Mostrar el registro sencillo del ítem
dc.contributor.author | Vega Ramírez, Alejandro Antonio | |
dc.date.accessioned | 2014-10-01T21:51:44Z | |
dc.date.available | 2014-10-01T21:51:44Z | |
dc.date.issued | 2011 | |
dc.identifier.uri | http://132.248.52.100:8080/xmlui/handle/132.248.52.100/4631 | |
dc.description.abstract | clasificador neuronal, circuitos lógicos, redes neuronales, neuronas, CPLD, FPGA | es_ES |
dc.language.iso | es | es_ES |
dc.subject | clasificador neuronal, circuitos lógicos, redes neuronales, neuronas, CPLD, FPGA | es_ES |
dc.title | Investigación, desarrollo e implementación digital de una red neuronal para reconocimiento de imágenes | es_ES |
dc.type | Tesis | es_ES |
dc.director.trabajoescrito | Baydyk Mykolaivna, Tetyana | |
dc.carrera.ingenieria | Doctorado en Ingeniería Eléctrica | es_ES |