

MICROPROCESADORES Y MICROCOMPUTADORAS

Coordinador: Luis H. Peñarrieta E.

Lunes 25 de noviembre	Luis H. Peñarrieta	(2 horas)
Capítulo 1	Desarrollo de la Microcomputación	
Capítulo 2	Lógicas de semiconductores	
Lunes 25 de noviembre	Hector Calvario	(2 horas)
Capítulo 3	Introducción a los Microprocesadores	
Martes 26 de noviembre	Hector Calvario	(2 horas)
Capítulo 3	El microprocesador Z80	
Martes 26 de noviembre	Manuel Correa	(2 horas)
Capítulo 3	La microcomputadora Z8	
Capítulo 3	El microprocesador de 16 bits MC68000	
Miercoles 27 de noviembre	Rolando Carrera	(2 horas)
Capítulo 4	Medio Ambiente de Programación	
Miercoles 27 de noviembre	Rolando Carrera	(2 horas)
Capítulo 5	Lenguaje Ensamblador y BASIC	
Jueves 28 de noviembre	Victor M. De Leon	(2 horas)
Capítulo 6	Memoria ROM	
Jueves 28 de noviembre	Luis H. Peñarrieta	(2 horas)
Capítulo 6	Memoria RAM	
Viernes 29 de noviembre	Hector Calvario	(2 horas)
Capítulo 7	Componentes de soporte para operaciones de E/S	
Viernes 29 de noviembre	Manuel Correa	(2 horas)
Capítulo 8	Periféricos de entrada y salida estandar	
Sabado 30 de noviembre	TODOS LOS PROFESORES	(5 horas)
Laboratorio	Práctica Número 1	

Lunes 2 de diciembre	Victor M. De Leon	(2 horas)
Capítulo 9	Acoplamiento analógico y de potencia	
Lunes 2 de diciembre	Luis H. Peñarrieta	(2 horas)
Capítulo 10	Fundamentos de Grabación Magnética	
Capítulo 11	Unidades de Cinta Magnética	
Martes 3 de diciembre	Luis H. Peñarrieta	(2 horas)
Capítulo 11	Unidades de Disco Magnético	
Martes 3 de diciembre	Rolando S. Carrera	(2 horas)
Capítulo 12	Controladores de Disco y Programación	
Miercoles 4 de diciembre	Manuel Correa	(2 horas)
Capítulo 13	Canal Principal de Comunicaciones	
Capítulo 13	Canal S-100	
Capítulo 13	Canal PC	
Miercoles 4 de diciembre	Luis H. Peñarrieta	(2 horas)
Capítulo 14	Diseño de Microcomputadoras	
Jueves 5 de diciembre	SESION DE LA INDUSTRIA	(4 horas)
	SIGMA - Commodore 64	
	Apple IIe	
	IBM PC	
	AT&T PC UNIX	
	ONYX	
Viernes 6 de diciembre	TODOS LOS PROFESORES	(4 horas)
Capítulo 16	Aplicaciones de Microcomputadoras	
	Mesa Redonda y	
	Clausura	
Sabado 7 de diciembre	TODOS LOS PROFESORES	(5 horas)
Laboratorio	Práctica Número 2	

DOCENTE

CURSO: "MICROPROCESADORES Y MICROCOMPUTADORAS"

FECHA: DEL 25 DE NOVIEMBRE AL 7 DE DICIEMBRE DE 1985

DOMINIO DEL TEMA	EFICIENCIA EN EL USO DE AYUDAS AUDIOVISUALES	MANTENIMIENTO DEL INTERES. (COMUNICACION CON LOS ASISTENTES, AMENIDAD, FACILIDAD DE EXPRESION)	PUNTUALIDAD			
C O N F E R E N C I S T A						
1	M ENI. LUIS H. PEÑARRIETA ECHENIQUE					
2	ING. HECTOR CALVARIO MARTINEZ					
3	ING. MANUEL CORREA SINTORA					
4	ING. ROLANDO CARRERA SANCHEZ					
5	ING. VICTOR MANUEL DE LEON QUEZADA					

CURSO: "MICROPROCESADORES Y MICROCOMPUTADORAS"

FECHA: DEL 25 DE NOVIEMBRE AL 7 DE DICIEMBRE DE 1985.

T E M A		ORGANIZACION Y DESARROLLO DEL TEMA	GRADO DE PROFUNDIDAD LOGRADO EN EL TEMA	GRADO DE ACTUALIZACION LOGRADO EN EL TEMA	UTILIDAD PRACTICA DEL TEMA
1	DESARROLLO DE LA MICROCOMPUTACION. LOGICAS DE SEMICONDUCTORES				
2	INTRODUCCION A LOS MICROPROCESADORES				
3	EL MICROPROCESADOR Z80				
4	LA MICROCOMPUTADORA Z8 EL MICROPROCESADOR DE 16 BITS MC68000				
5	MEDIO AMBIENTE DE PROGRAMACION				
6	LENGUAJE ENSAMBLADOR Y BASIC				
7	MEMORIA ROM				
8	MEMORIA RAM				
9	COMPONENTES DE SOPORTE PARA OPERACIONES DE E/S.				
10	PERIFERICOS DE ENTRADA Y SALIDA ESTANDAR				
11	PRACTICA NUMERO 1				

CURSO: "MICROPROCESADORES Y MICROCOMPUTADORAS"

FECHA: DEL 25 DE NOVIEMBRE AL 7 DE DICIEMBRE DE 1985

		ORGANIZACION Y DESARROLLO DEL TEMA	GRADO DE PROFUNDIDAD LOGRADO EN EL TEMA	GRADO DE ACTUALIZACION LOGRADO EN EL TEMA	UTILIDAD PRACTICA DEL TEMA	
T E M A						
12	ACOPLAMIENTO ANALOGICO Y DE POTENCIA					
13	FUNDAMENTOS DE GRABACION MAGNETICA. UNIDADES DE CINTA MAGNETICA					
14	UNIDADES DE DISCO MAGNETICO					
15	CONTROLADORES DE DISCO Y PROGRAMACION					
16	CANAL PRINCIPAL DE COMUNICACIONES. CANAL S-100. CANAL PC.					
17	DISEÑO DE MICROCOMPUTADORAS					
18	SESION DE LA INDUSTRIA					
19	APLICACIONES DE MICROCOMPUTADORAS					
20	MESA REDONDA					

EVALUACION DEL CURSO

C O N C E P T O		
1.	APLICACION INMEDIATA DE LOS CONCEPTOS EXPUESTOS	
2.	CLARIDAD CON QUE SE EXPUSIERON LOS TEMAS	
3.	GRADO DE ACTUALIZACION LOGRADO EN EL CURSO	
4.	CUMPLIMIENTO DE LOS OBJETIVOS DEL CURSO	
5.	CONTINUIDAD EN LOS TEMAS DEL CURSO	
6.	CALIDAD DE LAS NOTAS DEL CURSO	
7.	GRADO DE MOTIVACION LOGRADO EN EL CURSO	

ESCALA DE EVALUACION: 1 A 10

1.- ¿Qué le pareció el ambiente en la División de Educación Continua?

MUY AGRADABLE

AGRADABLE

DESAGRADABLE

2.- Medio de comunicación por el que se enteró del curso:

PERIODICO EXCELSIOR
ANUNCIO TITULADO DE
VISION DE EDUCACION
CONTINUA

PERIODICO NOVEDADES
ANUNCIO TITULADO DE
VISION DE EDUCACION
CONTINUA

FOLLETO DEL CURSO

CARTEL MENSUAL

RADIO UNIVERSIDAD

COMUNICACION CARTA,
TELEFONO, VERBAL,
ETC.

REVISTAS TECNICAS

FOLLETO ANUAL

CARTELERA UNAM "LOS
UNIVERSITARIOS HOY"

GACETA
UNAM

3.- Medio de transporte utilizado para venir al Palacio de Minería:

AUTOMOVIL
PARTICULAR

METRO

OTRO MEDIO

4.- ¿Qué cambios haría en el programa para tratar de perfeccionar el curso?

5.- ¿Recomendaría el curso a otras personas?

sí

no

6.- ¿Qué cursos le gustaría que ofreciera la División de Educación Continua?

7.- La coordinación académica fué:

EXCELENTE BUENA REGULAR MALA

8.- Si está interesado en tomar algún curso INTENSIVO ¿Cuál es el horario más conveniente para usted?

LUNES A VIERNES DE 9 a 13 H. Y DE 14 A 18 H. (CON COMIDAD) <input type="checkbox"/>	LUNES A VIERNES DE 17 a 21 H. <input type="checkbox"/>	LUNES A MIERCOLES Y VIERNES DE 18 A 21 H. <input type="checkbox"/>	MARTES Y JUEVES DE 18 A 21 H. <input type="checkbox"/>
VIERNES DE 17 A 21 H. SABADOS DE 9 A 14 H. <input type="checkbox"/>		VIERNES DE 17 A 21 H. SABADOS DE 9 A 13 H. DE 14 A 18 H. <input type="checkbox"/>	OTRO <input type="checkbox"/>

9.- ¿Qué servicios adicionales desearía que tuviese la División de Educación Continua, para los asistentes?

10.- Otras sugerencias:



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

M I C R O P R O C E S A D O R E S

Y

M I C R O C O M P U T A D O R A S

M. EN I. LUIS PEÑARRIETA ECHENIQUE
ING. HECTOR CALVARIO MARTINEZ
ING. ROLANDO SAMUEL CARRERA SANCHEZ
ING. OCTACIO OROZCO Y OROZCO
ING. DAVID BETANCOURT

NOVIEMBRE, 1985.

Indice

1. DESARROLLO DE LA MICROCOMPUTACION	1
1.1. EVOLUCION DE LOS MICROPROCESADORES	1
1.1.1. MICROS DE 4 BITS	2
1.1.2. MICROPROCESADORES DE 8 BITS	3
1.1.3. SEGUNDA GENERACION DE MICROPROCESADORES	4
1.1.4. MICROCOMPUTADORAS EN UN SOLO CHIP	6
1.1.5. MICROPROCESADORES ANALOGICOS	6
1.1.6. MICROS DE 16 BITS	7
1.1.7. TERCERA GENERACION DE MICROPROCESADORES	7
1.1.8. FUTUROS MICROS	8
1.2. DESARROLLO DE MICROCOMPUTADORAS	9
2. LOGICAS DE SEMICONDUCTORES	13
2.1. OPERACION DE LOS TRANSISTORES	13
2.1.1. TRANSISTORES BIPOLARES	13
2.1.2. TRANSISTORES MOSFET	15
2.1.3. TRANSISTORES CMOS	19
2.2. FAMILIAS LOGICAS	20
2.2.1. TTL	21
2.2.1.1. SUBFAMILIA TTL DE ALTA VELOCIDAD "H"	22
2.2.1.2. SUBFAMILIA TTL DE BAJO CONSUMO DE POTENCIA "L"	23
2.2.1.3. SUBFAMILIA TTL SCHOTTKY "S"	23
2.2.1.4. SUBFAMILIA TTL SCHOTTKY DE BAJO CONSUMO DE POTENCIA "LS"	23
2.2.2. ECL	24
2.2.3. IIL	25
2.2.4. FAMILIAS LOGICAS MOS	27
2.2.4.1. PMOS	27
2.2.4.2. NMOS	28
2.2.4.3. VMOS, DMOS Y HMOS	29
2.2.4.4. MOS COMPLEMENTARIO "CMOS"	31
2.2.4.5. SOS-CMOS	34
2.3. COMPARACION ENTRE FAMILIAS LOGICAS	34
3. MICROPROCESADORES	37
3.1. INTRODUCCION	37
3.2. ORGANIZACION DE LAS COMPUTADORAS	38
3.2.1. DEFINICION DE COMPUTADORA	38
3.2.2. UNIDADES FUNCIONALES DE UNA COMPUTADORA	39
3.2.2.1. UNIDADES DE ENTRADA/SALIDA	41
3.2.2.2. MEMORIA	41
3.2.2.3. CPU (Unidad Central de Procesamiento)	42
3.2.2.4. EL BUS	44
3.2.3. CONCEPTO DE PROGRAMA ALMACENADO	46

3.2.4.	EL CONJUNTO DE INSTRUCCIONES	47
3.2.5.	EVENTOS DE TIEMPO DENTRO DEL CPU	48
3.2.6.	FUNCIONAMIENTO DE UNA COMPUTADORA	49
3.2.7.	MODOS DE DIRECCIONAMIENTO	50
3.2.8.	INTERRUPCIONES	51
3.2.8.1.	ATENCION DE LA INTERRUPCION	52
3.2.8.2.	INTERRUPCIONES NO MASCARABLES	54
3.2.8.3.	INTERRUPCIONES MASCARABLES	54
3.2.8.4.	PRIORIDADES DE INTERRUPCION	55
3.2.8.5.	INTERRUPCIONES VECTORIZADAS	55
3.2.8.6.	INTERRUPCIONES NO-VECTORIZADAS	55
3.3.	QUE ES UN MICROPROCESADOR ?	56
3.3.1.	FUNCIONAMIENTO DE UN MICROPROCESADOR	57
3.3.2.	MICROPROCESADORES "BIT SLICED"	57
3.3.3.	MICROPROCESADORES DE 8 BITS	57
3.3.3.1.	EL MICROPROCESADOR 8080	59
3.3.3.2.	EL MICROPROCESADOR 8085	62
3.3.3.3.	EL MICROPROCESADOR Z80	64
3.3.3.4.	EL MICROPROCESADOR 6800	67
3.3.3.5.	EL MICROPROCESADOR 6502	69
3.3.4.	MICROPROCESADORES DE 16 BITS	72
3.3.4.1.	ESTRUCTURA INTERNA	72
3.3.4.2.	MODOS DE OPERACION	75
3.3.4.3.	REGISTROS INTERNOS	77
3.3.4.4.	TIPOS DE DATOS	78
3.3.4.5.	MODOS DE DIRECCIONAMIENTO	79
3.3.4.6.	CONJUNTO DE INSTRUCCIONES	82
3.3.4.7.	INTERRUPCIONES Y TRAPS	84
3.3.4.8.	ESPACIOS DE DIRECCIONAMIENTO	86
3.3.4.9.	MANEJO DE MEMORIA	87
3.3.4.10.	AYUDAS PARA MULTI-MICKOS	90
3.3.4.11.	VELOCIDAD DE OPERACION	92
3.3.4.12.	CHIPS DE SOPORTE	94
4.	MICROCOMPUTADORAS	95
4.1.	UNIDAD CENTRAL DE PROCESAMIENTO	95
4.2.	MEMORIA PRINCIPAL	95
4.2.1.	MEMORIAS DE LECTURA SOLAMENTE	97
4.2.1.1.	ROM DE MASCARA	98
4.2.1.2.	ROM PROGRAMABLE "PROM"	99
4.2.1.3.	ROM PROGRAMABLE Y BORRABLE "EPROM"	100
4.2.1.4.	PROM BORRABLE ELECTRICAMENTE "EEPROM"	101
4.2.1.5.	EJEMPLO: EPROM 2716	102
4.2.2.	MEMORIA DE LECTURA Y ESCRITURA	105
4.2.2.1.	ESTRUCTURA INTERNA DE LA MEMORIA RAM	108
4.2.2.2.	MEMORIAS MOS RAM ESTATICAS	109
4.2.2.3.	MEMORIA MOS RAM DINAMICA	111
4.2.2.4.	EJEMPLOS DE MEMORIAS RAM	114
4.3.	CHIPS DE SOPORTE PARA PERIFERICOS	122

4.3.1. PUERTOS PARALELOS "PIO"	124
4.3.1.1. ARQUITECTURA INTERNA DEL PIO	125
4.3.1.2. DESCRIPCION EXTERNA DEL PIO	125
4.3.1.3. PROGRAMACION DEL PIO	128
4.3.1.4. MODOS DE OPERACION	130
4.3.1.5. ATENCION DE INTERRUPCIONES	132
4.3.2. PUERTOS SERIALES "SIO"	134
4.3.2.1. ESTRUCTURA INTERNA DEL SIO	135
4.3.2.2. DESCRIPCION EXTERNA DEL SIO	137
4.3.2.3. MODELOS DE SIOS	139
4.3.2.4. FORMATOS DE OPERACION DEL SIO	139
4.3.2.5. PROGRAMACION DEL SIO	141
4.3.2.6. MANEJO DE INTERRUPCIONES	143
4.4. MEMORIA MASIVA	144
4.4.1. FUNDAMENTOS DE GRABACION-MAGNETICA	145
4.4.1.1. MEDIO DE GRABACION MAGNETICA	146
4.4.1.2. MECANISMO DE ESCRITURA	147
4.4.1.3. MECANISMO DE SENSADO O LECTURA	148
4.4.1.4. MECANISMO DE DIRECCIONAMIENTO	151
4.4.2. CODIGOS DE GRABACION MAGNETICA	151
4.4.2.1. RELOJ DE SINCRONIZACION	152
4.4.2.2. CODIGO NRZI	153
4.4.2.3. CODIGO FM	154
4.4.2.4. CODIGO-MFM O CODIGO MILLER	154
4.4.3. CINTAS TIPO CASSETTE	155
4.4.3.1. CASSETTE DE AUDIO	156
4.4.3.2. CASSETTE DIGITAL	156
4.4.4. DISCOS FLEXIBLES	157
4.4.4.1. TIEMPO DE ACCESO	158
4.4.4.2. VELOCIDAD DE TRANSFERENCIA	159
4.4.4.3. DIAGRAMA DE BLOQUES	159
4.4.4.4. EJEMPLOS DE DISCOS FLEXIBLES	161
4.4.5. DISCOS MAGNETICOS DUROS	162
4.4.5.1. DISCOS REMOVIBLES	162
4.4.5.2. DISCOS DE TECNOLOGIA WINCHESTER	163
4.4.5.3. EJEMPLOS DE DISCOS WINCHESTER	164
4.4.6. CONTROLADORES DE DISCOS MAGNETICOS	165
4.4.6.1. DIAGRAMA DE BLOQUES	166
4.4.6.2. FUNCIONES DE LOS CONTROLADORES DE DISCOS FLEXIBLES	168
4.4.6.3. FUNCIONES DEL CONTROLADOR DE DISCOS WINCHESTER	169
4.5. TERMINALES DE VIDEO	170
4.6. IMPRESORAS	171
4.7. EJEMPLOS DE MICROCOMPUTADORAS	173

Figura 3-12:	Estructura interna del microprocesador Zilog Z8000.	72
Figura 3-13:	Estructura interna del microprocesador Motorola MC68000.	72
Figura 3-14:	Estructura interna del microprocesador National Semiconductor NS16000.	75
Figura 3-15:	Modos de direccionamiento del Z8000 y sus capacidades en bytes.	86
Figura 3-16:	Diagrama de bloques de la Unidad de Manejo de Memoria (MMU) para el Z8000.	88
Figura 3-17:	Estructura del manejo de paginas (MMU) para el NS16032	90
Figura 4-1:	Tipos de memorias ROM	97
Figura 4-2:	Metalizado en las celdas del ROM de mascara	98
Figura 4-3:	Celda básica de un PROM	99
Figura 4-4:	Efecto en el voltaje de ruptura al programar el EPROM	100
Figura 4-5:	Organización interna del EPROM 2716	102
Figura 4-6:	Modo de lectura del EPROM 2716	103
Figura 4-7:	Modo de programación y verificación del EPROM 2716	103
Figura 4-8:	Tecnologías en memorias de semiconductores	106
Figura 4-9:	Memoria RAM vista desde afuera	106
Figura 4-10:	Arquitectura típica de una RAM	108
Figura 4-11:	Categorías de memorias RAM	109
Figura 4-12:	Organización interna de las celdas	109
Figura 4-13:	Celda de memoria de 6 transistores (estática)	110
Figura 4-14:	Entrada/Salida y selección de columna	111
Figura 4-15:	Celda de memoria de 4 transistores	111
Figura 4-16:	Carga y descarga de los capacitores C1 y C2	112
Figura 4-17:	Celda dinámica de un solo transistor	113
Figura 4-18:	RAM CMOS estática de 2K bytes (a) Diagrama de bloques (b) Distribución de patas del chip	114
Figura 4-19:	Ciclo de lectura de la memoria 6116	114
Figura 4-20:	Ciclo de escritura de la memoria 6116	114
Figura 4-21:	Memoria RAM dinámica 4864 (a) Diagrama de bloques interno (b) Distribución de patas en el chip	118
Figura 4-22:	Ciclo de lectura de la memoria 4864	118
Figura 4-23:	Ciclo de escritura de la memoria 4864	118
Figura 4-24:	Ciclo de refresco para la memoria 4864	118
Figura 4-25:	Diagrama de bloques interno del PIO	125
Figura 4-26:	Diagrama de bloques del puerto	125
Figura 4-27:	Descripción externa del PIO	125
Figura 4-28:	Modo 0 salida del puerto	130
Figura 4-29:	Modo 1 entrada al puerto	130
Figura 4-30:	Puerto A en modo 2, bidireccional	130

Figura 4-31:	Modo 3, bits independientes	131
Figura 4-32:	Ciclo de reconocimiento de interrupción	132
Figura 4-33:	Atención de interrupciones en una estructura de prioridades del tipo cadena	132
Figura 4-34:	Diagrama de bloques del SIO	135
Figura 4-35:	Diagrama de bloques interno del canal	135
Figura 4-36:	Formato de operación en modo asíncrono	139
Figura 4-37:	Formato de operación en modo síncrono	139
Figura 4-38:	Formato para el modo síncrono SDLC/HDLC	140
Figura 4-39:	Funciones de los registros de comandos	141
Figura 4-40:	Funciones de los bits de los registros de lectura	141
Figura 4-41:	Forma en como se afecta el vector de interrupción	143
Figura 4-42:	Comportamiento de un material ferromagnético, ciclo BH	146
Figura 4-43:	Flujo magnético en la cabeza	147
Figura 4-44:	Efectos de la grabación magnética en el medio (a) Corriente de escritura (b) Dipolos magnéticos en el medio	148
Figura 4-45:	Señal de sensado en la cabeza magnética	149
Figura 4-46:	Señal de sensado	149
Figura 4-47:	Efecto de juntar mucho las transiciones	150
Figura 4-48:	Formateo de una pista de disco	151
Figura 4-49:	Código NRZI	153
Figura 4-50:	Código FM, Frecuencia Modulada	154
Figura 4-51:	Código MFM o código Miller	154
Figura 4-52:	Zonas de grabación digital y analógica	156
Figura 4-53:	Diagrama de bloques del disco flexible	159
Figura 4-54:	Lógica de lectura	159
Figura 4-55:	Lógica de escritura	161
Figura 4-56:	Bloques básicos del controlador de discos	166
Figura 4-57:	Lógica de lectura	166
Figura 4-58:	Lógica de escritura	166
Figura 4-59:	Terminal de video en una computadora.	171
Figura 5-1:	ejemplos de los campos	179
Figura 5-2:	Los Delimitadores y su uso	179
Figura 6-1:	Arquitectura general de un editor	194

Lista de Tablas

Tabla 2-1:	Comparación de características comunes en varias familias lógicas	35
Tabla 3-1:	Tiempos de los diferentes ciclos en el 28000.	92
Tabla 3-2:	Tabla de comparación de velocidades de ejecución entre los micros 8086, 28000, MC68000 y NS16000.	92
Tabla 4-1:	Formas de operación del EPROM 2716	103
Tabla 4-2:	Límites de tiempos en los ciclos de lectura y escritura.	114
Tabla 4-3:	Condiciones recomendadas de operación en AC	118
Tabla 4-4:	Selección del modo en el P10	129
Tabla 4-5:	Comparación entre cassettes	155
Tabla 4-6:	Especificaciones de los minifloppies SA455 y SA465	161
Tabla 4-7:	Especificaciones de los discos SA706 y SA712	165

CAPITULO 1 DESARROLLO DE LA MICROCOMPUTACION

1.1. EVOLUCION DE LOS MICROPROCESADORES

En 1947 se inventó el transistor de punto de contacto en Bell Telephone Laboratories, sus inventores fueron los físicos William Shockley, John Bardeen y Walter H. Brattain, los cuales recibieron el premio Nobel de física en 1956 por este descubrimiento. La prensa tomo con indiferencia la noticia, el New York Times dedico escasos 4 parrafos al dia siguiente de la presentación hecha por Bell Labs. en la antepenultima página del periódico en la columna denominada "Las nuevas de la radio". El dia de la presentación del transistor fue el 30 de junio de 1948.

El nombre del transistor deriva de la dualidad que existe entre el dispositivo descubierto y el tubo de vacio. El parámetro importante en el tubo de vacio es la transconductancia, mientras que en el nuevo dispositivo era la transresistencia, por lo que John R. Pierce sugirió "transistor".

William Shockley dejo Bell Labs. en 1954 para instalar su propia compañía, Shockley Semiconductor Lab. en Palo Alto Calif. Entre la gente joven con mucho talento que contrató figuraban: Eugene Kliner, Jay Last, Victor Grinich, Jean Hoerni, Sheldon Roberts Julius Blank, Gordon E. Moore y Robert Noyce. Estos 8 jovenes, desconformes con el ambiente de laboratorio que reinaba en la compañía y motivados por los ofrecimientos de Fairchild Co., se retiraron y formaron la subsidiaria Fairchild Semiconductor en septiembre de 1957. Esta compañía instaló su planta, también en Palo Alto. El primer producto que sacaron al mercado fue uno que Shockley habia pensado antes, el transistor de difusión por base, basado en el proceso mesa. Fue una muy muy buena decisión, porque la mayoría de los procesos subsiguientes fueron a base de difusión. Posteriormente cambiaron al proceso planar haciendo bastantes mejoras sobre el proceso mesa. Noyce se especializó en cómo colocar varios transistores en un solo chip y así sucesivamente fueron produciendo artículos cada vez más atractivos.

En 1967, cuando Fairchild Semiconductors era una de las más importantes compañías de semiconductores se vio seriamente afectada por el éxodo masivo de ejecutivos de alto nivel a National Semiconductors, entre ellos se fue el gerente general y 4 directores de división, lo cual desmanteló prácticamente la cabeza de la compañía. Ante esta catastrofe Fairchild Co. nombró ejecutivos muy jóvenes, los cuales ampliaron el clima de inconformidad en el resto del personal. Noyce y Moore ante el panorama tan desalentador que se presentaba, decidieron separarse

de Fairchild y formar su propia compañía que la llamaron Intel Corporation, llevándose algunos colaboradores muy cercanos.

A finales de los sesentas el negocio de las calculadoras electrónicas estaba tomando matices dramáticos, la competencia era tan grande que los fabricantes de calculadoras deseaban obtener la exclusividad de los nuevos chips, en cambio los fabricantes de chips de calculadoras trataban de no quedar sujetos a un solo tipo de mercado o comprador, por el contrario ellos proponían arquitecturas de calculadoras modulares en donde las partes (chips) de las mismas pudieran ser atractivas a más de un fabricante de calculadoras.

1.1.1. MICROS DE 4 BITS

En agosto de 1969 Intel obtuvo un contrato con Busicom Co., una empresa japonesa dedicada a la fabricación de calculadoras para diseñar un conjunto de chips de calculadoras con características muy especiales, Marcian Hoff fue asignado al proyecto el cual estudio los requerimientos de Busicom Co., sus conclusiones fueron que el proyecto tal como estaba presentado era demasiado complejo requiriendo gran cantidad de logica discreta y chips de 30 a 40 patas, tecnologia que en esa epoca no estaba al alcance; por lo que propuso un enfoque mas general, una calculadora de programa almacenado en ROM, la cual podría utilizar una secuencia de instrucciones mas generales no solo aritméticas muy útiles para manejar el teclado, despliegue de la información, impresion de los resultados, etc. Busicom aprobo la propuesta de Intel y de inmediato se dedicaron a afinar las características del diseño. El conjunto de chips llamados 4004 fue diseñado por Federico Faggin, actual presidente de Zilog Co., los cuales se componían de 3 chips basicos, el CPU, ROM de 256 bytes y RAM junto con puertos paralelos y un registro de corrimiento. El diseño y desarrollo de estos chips fue realizado en forma conjunta entre Intel y un equipo de personas de Busicom en el valle del silicio (California), entre los japoneses que llegaron sobresalio Masatoshi Shima diseñador posteriormente del 8080 de Intel, 280 y 28000 de Zilog.

El conjunto de chips 4004 de tecnologia PMOS fue completado en 1971, año en que se inicio su producción masiva, sin embargo, estos chips podían ser vendidos unicamente, debido a las restricciones del contrato, a Busicom. Para entonces, la competencia en el mercado de las calculadoras era sorprendente, por lo que Busicom aunque tenía la exclusividad de los 4004, los compraba muy caros, motivo por el que propuso a Intel reducir los costos a cambio le permitía vender estos chips a clientes con aplicaciones distintas de las calculadoras. De esta manera fue como Intel lanzó su primer anuncio, en el "Electronic News" del 15 de noviembre de 1971, sobre microcomputadoras programables en

un chip. El principal chip del conjunto 4004 fue el CPU con un conjunto de 45 instrucciones, el chip tenia alrededor de 2000 transistores integrados en una sola pastilla al cual se le podia añadir 4K bytes de ROM y 4120 bits de RAM.

El principal rango de aplicación de estos chips, aparte de las calculadoras fue sustituir lógica discreta por lógica programable, sin embargo para llegar a esta conclusión hubo que pasar antes por un estudio de mercado de las minicomputadoras, ya que se pensó en principio que estos podían sustituir a las mismas en aplicaciones de pequeña escala, alrededor de un 10% del mercado de las minicomputadoras lo que representaba 20,000 unidades al año. La Dirección de Intel no se convencio del éxito del producto hasta que se contrato a Ed Gelbach ex director del departamento de Mercado de Texas Instruments, el cual propuso insertar inteligencia en muchos productos y equipo de medición y a la vez sustituir logica discreta por estos procesadores pequeños (microprocesadores), los cuales presentaban características muy ventajosas en costo, flexibilidad, facilidad de diseño, reducción del consumo de potencia, facilidad de mantenimiento, etc.

A partir de entonces, la nueva propaganda de estos chips se enfoco hacia sustituir lógica discreta y aumentar flexibilidad e inteligencia en los nuevos equipos. Fue tal el éxito de este nuevo enfoque que ni el más optimista esperaba que para febrero de 1972 ya hubiesen vendido 85,000 \$us. de este nuevo producto. Aunque el 4004 fue el primer producto en su clase, un año despues le siguieron otros microprocesadores, procedentes también de chips de calculadoras entre ellos destacan el PPS-4 de Rockwell anunciado a finales de 1972, el cual fue también de 4 bits, construido con PMOS, que tenia un conjunto de 50 instrucciones, un ciclo de instrucción de 5 microsegundos y un reloj de 0.2 MHz. En 1973 se anunciaron muchos otros microprocesadores entre ellos, el de Texas Instruments TMS 1000, Fairchild, National, Signetics, Toshiba, AMI y American Microsystems.

1.1.2. MICROPROCESADORES DE 8 BITS

Mientras Intel desarrollaba el sistema MCS-4, en paralelo tenia el proyecto de desarrollar un microprocesador de 8 bits, el cual sería, también, el primer dispositivo de 8 bits en el mercado, este chip se llamó 8008. Su origen data desde 1969 cuando Computer Terminals Corporation (ahora Datapoint), contrato a Intel para desarrollar circuitos integrados de alta escala de integración para su nueva terminal inteligente Datapoint 2200. Intel propuso a CTC integrar un procesador completo en una sola pastilla, por lo que se definio un procesador de 8 bits y el diseño del chip fue encargado a Hal Feeney. Poco tiempo después CTC dio las especificaciones a Texas Instrument el cual

desarrollo un chip de 8 bits de 212 x 224 mils (milesimas de pulgada).

El chip fue demostrado a CTC en marzo de 1971, sin embargo, la terminal no utilizó este chip. Aunque el contrato con CTC habia terminado, Feeney continuo con el proyecto 8008 y en abril de 1972 concluyó su trabajo, resultando un CPU de 8 bits paralelos con 45 instrucciones orientadas hacia el manejo de cadenas de caracteres, tenia un ciclo de instrucción promedio de 30 microsegundos, 6 registros de 8 bits de aplicación múltiple. Este procesador fue integrado en una pastilla de 18 patas con tecnología PMOS. Para una aplicación típica requiere de cuando menos 20 chips adicionales para conectarlo con memoria y I/O, puede direccionar hasta 16 K bytes de memoria.

1.1.3. SEGUNDA GENERACION DE MICROPROCESADORES

De 1972 a 1976 muchos fabricantes desarrollaron microprocesadores, componentes de soporte, tarjetas, sistemas y software muy rapidamente con el fin de ganar un nicho dentro de este nuevo mercado. En julio de 1974, 19 microprocesadores ya estaban en el mercado o habian sido anunciados, un año mas tarde el numero crecio a 40 y en 1976 a 54.

El 8080 de Intel anunciado en abril de 1974 se puede considerar como el inicio de la segunda generacion de microprocesadores. Este dispositivo sucesor del 8008 y 4004, fue diseñado en base a la experiencia de estos, por lo que su velocidad, capacidad de operación y conjunto de instrucciones lo convirtieron como una norma o punto de referencia para el desarrollo de los siguientes microprocesadores. Fue tal la demanda por este procesador que hubo la necesidad de producirlo por segundas fuentes (otros fabricantes), se cuenta este micro como el que tiene mayor cantidad de segundas fuentes.

Algunas de las características sobresalientes que el 8080 tiene son: un ciclo de instrucción de 2 microsegundos, un conjunto de 30 instrucciones más que el 8008, puede direccionar hasta 64 K bytes directamente, el stack (pila) fue puesto en memoria, se quitaron las restricciones en los anillos anidados, se incrementó el número de puertos a 256, tiene la capacidad de ejecutar operaciones aritméticas en decimal o BCD, un mejor procesamiento de interrupciones, etc. Solo 6 chips adicionales es necesario para tener un sistema utilizable. El diseño del 8080 está realizado con 5000 transistores en una pastilla de 40 patas.

La rápida aceptación y la increíble demanda del 8080, motivaron a otros fabricantes a producir microprocesadores con mejores características que posteriormente desplazaron prácticamente, al 8080 del mercado. Uno de estos micros es el

6800 de Motorola, el cual fue anunciado a la venta en 1974; este micro fue el primero en contar con una sola fuente de alimentación de 5 volts, por lo cual resultó muy popular.

Una nueva característica que trajo consigo la aparición de los microprocesadores fue la producción de chips de soporte para los micros, los cuales facilitan en gran medida la interfase de los micros con periféricos de almacenamiento y dispositivos de entrada y salida. Intel, Motorola y cada nuevo fabricante que lanzaba al mercado un nuevo micro, producía también toda una gama de chips adicionales que formaban una familia con características muy particulares. El objetivo de estos nuevos chips es sustituir lógica discreta y reducir en lo posible el número de componentes para construir microcomputadoras y controladores inteligentes.

Federico Faggin uno de los principales promotores de los micros de 8 bits de la segunda generación y uno de los más importantes integrantes del proyecto 8080, se separó de Intel en 1974 y bajo el apoyo de Exxon formó la compañía Zilog, la cual entro de lleno al mercado de los microprocesadores con el 280, el cual fue diseñado por Masatoshi Shima y un equipo de personas muy competente, muchos de los cuales procedían de Intel. El 280 se anuncio a la venta en 1976 el cual agrupa las mejores características de los micros precedentes. Una muy importante decisión a la hora de diseño del mismo fue mantener la compatibilidad de sus instrucciones e inclusive el código de operación del 8080 y además ampliar el conjunto de instrucciones a 158, con lo cual, neredabá automáticamente toda la gran cantidad de programas (software) escrito hasta ese momento para el 8080. Esta estrategia influenció en gran medida para que el 280 ganará popularidad muy rápidamente y en poco tiempo se convirtiera en el microprocesador de 8 bits más usado, inclusive a la fecha, aún es el micro más popular dentro de los de 8 bits; existen varios fabricantes que también lo producen a nivel de segundas fuentes.

Algunos micros de mediados de los setentas fueron el PPS-8 de Rockwell que aparecio en junio de 1974, otros el 2650 de Signetics y SCAMP de National, ambos de 1975. Un micro importante también en esa epoca, por sus características muy atractivas fue el 6502 de MOS Technology que aparecio en 1975. Un micro paralelo al 280 fue el 8085 de Intel que aparecio, también en 1976, manteniendo la misma compatibilidad con el 8080, sin embargo, sus características propias son de menor alcance que las del 280, ambos micros tienen un bus (canal paralelo) de datos de 8 bits, sin embargo, internamente pueden procesar datos de 16 bits. Algunos micros que llegaron tarde a la repartición de usuarios y no tuvieron la aceptación que sus fabricantes desearon son el 9980 de Texas Instruments, 8088 de Intel (ahora iAPX 88), el 6809 de Motorola, etc.

A partir del 8080 la tecnología más usada en los micros fue NMOS, la cual ofrece buenas ventajas en densidad y velocidad. La tecnología usada inicialmente fue PMOS por su facilidad y dominio de la técnica, pero se descartó por su lentitud. La tecnología bipolar ofrece alta velocidad pero baja densidad, por lo que quedó relegada a procesadores del tipo "bit slice" (procesadores de ancho incrementable). La tecnología CMOS ofrece el bajo consumo de potencia, pero también baja densidad, el primer microprocesador construido con esta tecnología fue el 1801 de RCA en 1974, al cual posteriormente le siguió el 1802 con características superiores.

1.1.4. MICROCOMPUTADORAS EN UN SOLO CHIP

Se ha dado por llamar micros de una nueva generación a aquellos dispositivos que tienen integrados en un solo chip el CPU, memorias RAM y ROM y puertos de entrada/salida para el manejo de periféricos. Gary Boone y Michael Cochran de Texas Instruments demostraron en 1971 la factibilidad de integrar en un solo chip toda la circuitería esencial de una microcomputadora. Recibieron el patente por esto en 1978. Su trabajo lo culminaron con la familia TMS-1000, chips microcomputadoras de 4 bits que tuvieron un enorme éxito en juegos, juguetes y aplicaciones de control de bajo nivel. El F8 de Fairchild es una microcomputadora de 2 chips, posteriormente le siguió el 3870 de Mostek que tuvo un gran éxito.

En realidad el primer chip microcomputadora de 8 bits fue el 8048 de Intel puesto a la venta en 1976. Posteriormente se anunció el 8748 el cual es un micro similar al 8048 con la diferencia que en lugar de ROM usa EPROM lo cual le da gran versatilidad al usuario para programar y reprogramar a voluntad sus aplicaciones. Motorola con el 6802, Rockwell y otros fabricantes pronto siguieron con micros similares.

1.1.5. MICROPROCESADORES ANALOGICOS

Muchos fabricantes desidieron integrar interfases analógicas con microprocesadores, Intel por ejemplo, sacó primero el micro 8022 con un puerto analógico de entrada y otro de salida, pero el que tiene gran éxito es el 2920 (procesador de señales analógicas), el cual tiene la capacidad de efectuar procesamiento digital en tiempo real de señales analógicas. Tiene un conjunto de instrucciones especial para el procesamiento de señales analógicas un ALU de 25 bits, la circuitería digital incluye EPROM para el almacenamiento de programas, RAM, reloj de tiempo real, el ALU y un escalador binario. La circuitería analógica consiste de 4 puertos de entrada analógicos, entrada y salida multiplexada, un mantenedor de nivel (sample and holds) de

entrada, conversores análogo/digital y digital/análogo, 8 puertos analógicos de salida y un mantenedor de nivel para la salida. En resumen este chip provee capacidad de procesamiento digital de alta velocidad en medios ambientes analógicos.

1.1.6. MICROS DE 16 BITS

El primer micro de 16 bits integrado en un solo chip fue el PACE de National Semiconductors, aparecido en 1974, el cual resultó ser una versión integrada del procesador "bit-slice" IMP-16. El PACE fue de tecnología PMOS con 10 microsegundos de ciclo de instrucción empaquetado en un chip de 40 patas. Posteriormente National continuo con su Super PACE (procesador bipolar considerablemente mas rápido que el PACE original). Otro micro de 16 bits temprano fue el 9900 de Texas Instruments aparecido en 1975, con un espacio de direccionamiento de 32 K bytes, posteriormente hubieron varias innovaciones de este micro como el 9980, 9981 y 9995, este último aparecido en 1980, finalmente los últimos son el 99110 y 99120. El micro CP1600 de General Instruments es también de los micros tempranos de 16 bits, este apareció en 1976. En esa época, también existían muchos micros con buses de 8 bits pero con capacidad interna para manejar datos de 16 bits.

1.1.7. TERCERA GENERACION DE MICROPROCESADORES

Los sorprendentes desarrollos de la tecnología de semiconductores han permitido colocar en un solo chip un microprocesador, al menos una orden de magnitud mayor tanto en rendimiento como en complejidad de circuitería que los previamente disponibles. Las intenciones de sus fabricantes fueron combinar las facilidades de desarrollo tecnológico con las técnicas modernas de las ciencias de la computación para obtener micros de 16 bits tan avanzados, que invadan áreas antes privilegiadas para los procesadores e las grandes computadoras. Se tomaron en consideración las facilidades necesarias en el hardware para montar sistemas operativos complejos de múltiples tareas y multiusuario, para desarrollar compiladores de lenguajes de alto nivel, para facilitar el uso de estos micros en medios ambientes de multiprocesamiento, sistemas de procesamiento distribuido, etc.

Los avances del dopado en plasma seco, reducción con rayos laser, transistores HMOS, (transistores NMOS de alta densidad) y las técnicas automatizadas ayudadas por computadora para el diseño de circuitos integrados VLSI provieron una base tecnológica firme para que los ingenieros de mercado tuvieran la suficiente libertad innovativa para diseñar micros fáciles de usar más confiables y más flexibles en sus aplicaciones mientras el rendimiento se incrementaba cada vez más.

Particular énfasis se ha puesto para obtener arquitecturas lo más regular posibles tanto en registros, instrucciones, modos de direccionamiento y tipos de datos; dos modos de operación con instrucciones privilegiadas para el sistema operativo, manejo sofisticado de interrupciones y traps y facilidades para compartir líneas con otros procesadores. De gran importancia para el programador de sistemas son las características que algunos micros de 16 bits tienen para detectar la ocurrencia de errores en la programación (bugs). Estas facilidades se presentan a nivel de traps y existen recursos integrados para la depuración de programas que facilitan el seguimiento de la misma instrucción por instrucción. El manejo de memoria ha sufrido cambios radicales, mientras que los micros de 8 bits tienen un espacio de direccionamiento directo de 64K bytes, los micros de 16 bits manejan un espacio segmentado de memoria virtual de varias decenas de mega bytes. Sin embargo, el manejo de memoria normalmente no está integrado en el mismo chip del procesador sino que lo realiza otro chip VLSI extra, especialmente diseñado para tal efecto. Este chip manejador de memoria tiene la capacidad de abortar instrucciones, proteger segmentos, checar por la existencia de memoria, etc., aspectos normalmente básicos para el uso de sistemas operativos de múltiple-tarea y multiusuario.

En 1978 fue cuando se entro a esta nueva era de micros de 16 bits, llamados micros de la tercera generación o de alto rendimiento. El primero en aparecer fue el 8086 (llamado ahora iAPX 86) de Intel, el cual ocupa un área de 51,000 mils cuadrados (milesimas de pulgada cuadrada) y contiene aproximadamente 29,000 transistores en un solo chip, posteriormente en 1979 aparecio el 28000 de Zilog en dos versiones una no segmentada con capacidad de micro tradicional y la otra segmentada con capacidad muy por encima del 8086. En 1980 Motorola cambio de su tradicional familia 6800 a MC68000, el cual es también, un procesador de gran alcance, este procesador contiene aproximadamente 68,000 transistores. En 1981 aparecio la familia de micros de National Semiconductors el NS16008, NS16016 y NS16032, de los cuales este último tiene características muy sobresalientes. En 1982 Zilog anuncio el 28003, el cual tiene el doble de velocidad que sus predecesores.

1.1.8. FUTUROS MICROS

Actualmente varias compañías están trabajando arduamente en producir sus futuros microprocesadores, los cuales en la mayoría de los casos serán de 32 bits. Estos micros que serán de la cuarta generación competirán directamente con los procesadores de las supercomputadoras, pero a un costo mucno menor. Existen ya algunos anuncios sobre estos micros, tal es el caso de Intel que desde nace más de un año anuncio su iAPX 432, el cual tendrá

integrados alrededor de 200,000 transistores, un direccionamiento directo de 16 Mbytes y un direccionamiento virtual de un trillon de bytes, podrá ejecutar dos millones de instrucciones por segundo cuando se use una configuración de múltiples procesadores, lo cual es comparable con una IBM 370/158. Dos chips compondrán el procesador, el CPU y el procesador de I/O (para el manejo de periféricos). Otro procesador recientemente anunciado es el 280,000 de Zilog, el cual también es de 32 bits con características de un super procesador, las aplicaciones de estos micros son el manejo de recursos y control de sistemas en línea, tales como bases de datos, redes de computadoras, etc.

1.2. DESARROLLO DE MICROCOMPUTADORAS

En 1972 Intel dedico gran parte de sus esfuerzos a promover sus nuevos microprocesadores, tanto de 4 como de 8 bits, debido al escepticismo de la epoca por el futuro de los micros. Las primeras tarjetas que fabricó fueron SIM4-01 y SIM4-02, las cuales las ofreció a sus clientes desde mayo de 1972. Estas tarjetas que usaban el 4004, eran prototipos para el entrenamiento de sus clientes en el manejo de esta nueva tecnología. Estas tarjetas contaban con un generador de reloj de dos fases, circuiteria de "reset" y prueba, interfase para teletipos ASR-33, PROM Y RAM.

Un problema grave por el que se enfrentaron las compañías de micros sobre todo Intel (pionera en la comercialización de los mismos), al principio de la era de los microprocesadores fue la prácticamente imposible posibilidad de conseguir programadores para que trabajen en una compañía de semiconductores en algo que más que procesador era un juguete. Aquella era la epoca de las grandes computadoras y muchos programadores sentian que perdian prestigio si no trabajaban en otra cosa que no fuera una gran computadora. Sin embargo, Intel dada la gran demanda pudo terminar en junio de 1972 un pequeño paquete de software para sus micros, consistente en un cross-ensamblador y un cross-emulador escrito en Fortran IV, que se vendia en cinta de papel perforada o tarjetas perforadas, para usarse en una macro o mini computadora, este paquete lo ofrecia gratis, también, a sus clientes cuyas ordenes eran superiores a los 20,000 dolares anuales. A finales de 1972, Intel saco el primer ensamblador en PROM para el 4004 8008 y el primer prototipo SIM8-01 con el nuevo micro 8008. Los sistemas de desarrollo Intellec 4 e Intellec 8 fueron ofrecidos en 1973, completos con cross-ensambladores y cross-simuladores. El lenguaje macro-ensamblador PL/M basado en PL/1 de IBM fue ofrecido por Intel en 1973 en la forma de cross-compiler, pero en 1974 llego a quedar residente en los sistemas de desarrollo Intellec. Con este macro-ensamblador los diseñadores podían desarrollar software modular a través de la

generación de tablas de ligado, en módulos de código objeto relocizable, de esta manera se podía producir un código más confiable, documentado y en un tiempo mucho menor que con el lenguaje ensamblador.

Los módulos ISIS e ICE fueron dos desarrollos muy importantes, ambos anunciados en 1975. El ISIS (Intel Systems Implementation Supervisor) incorpora recursos de programación modular, tales como macro-ensamblador, ligador, localizador, manejador de directorios y un editor de texto. El ICE (in circuit emulation) reemplazó las necesidades de simulación con cross-compiladores y facilitó enormemente a los diseñadores depurar hardware y software concurrentemente.

El desarrollo de las herramientas de software realizadas en los cinco primeros años después de la invención del microprocesador hizo posible incrementar en un orden de magnitud la productividad del programador y a su vez del diseñador de hardware, por las facilidades para detectar fallas de hardware y localizar errores de software.

Microcomputadoras de varias tarjetas proliferaron enormemente en poco tiempo, sus principales fabricantes fueron MITS Altair, Micral, Pro-Log, etc. Digital Equipment Corporation dio su serie LSI-11 a compañías OEM (integradores de sistemas) compatibles totalmente con la vasta cantidad de software generado por las minicomputadoras PDP-11. Lo mismo sucedió en Data General con su Micronova y en General Automation con su GA-16/110.

El uso de computadoras personales y de computadoras para pequeños negocios fue iniciado en 1975 por la microcomputadora Altair de MITS. El kit (partes listas para ensamblarse) se vendía por 395 dolares, lo cual facilitó a muchas personas de tener una microcomputadora en su propia casa. Esta revolución de la computadora fue facilitada por la posibilidad de adquirir un sistema operativo como CP/M a muy bajo costo, por solo 70 dolares era posible adquirir no solo el sistema operativo, sino un ensamblador, un depurador dinámico y un editor. El sistema operativo CP/M, tan popular dentro de los micros de 8 bits, fue escrito por Gary Kildall de Digital Research en 1975. La estructura del bus usada en Altair llegó a adoptarse ampliamente como una norma, este se conoce como el bus S-100. Recientemente este bus ha sido modificado, extendido a 16 bits y normalizado por la Sociedad de Computación de la IEEE, y actualmente se conoce como el bus IEEE-696.

Intel entró al mercado de las computadoras en una sola tarjeta en 1976 con su SBC 80/10 (Single Board Computer), la cual costaba en ese entonces 295 dolares y estaba basada en el 8080. Un año después lanzó al mercado una versión mejorada de la tarjeta que la llamó SBC 80/20 en la cual presentó la

arquitectura del sistema "Multibus", con el cual se pueden interconectar 16 SBC 80/20s. El Multibus ha sido extendido a procesadores de 16 bits y se normalizará como el bus IEEE-796.

CAPITULO 2 LOGICAS DE SEMICONDUCTORES

2.1. OPERACION DE LOS TRANSISTORES

En este capítulo se hará un breve repaso de la operación de los transistores bipolares y MOSFET sobre todo cuando trabajan en las zonas de saturación y corte, es decir cuando trabajan como switches. En la segunda parte del capítulo se analizarán las características de las distintas familias lógicas, sobre todo de las más utilizadas en la actualidad.

2.1.1. TRANSISTORES BIPOLARES

Los transistores bipolares tienen tres zonas de operación que son: la zona de saturación donde el transistor se dice que está prendido, la zona activa, que es la zona donde el comportamiento del transistor es lineal, esta es la zona que importa para las aplicaciones analógicas y finalmente la zona de corte donde se dice que el transistor está apagado. En aplicaciones digitales las zonas importantes son la de saturación y la de corte.

En la figura 2-1 se muestra un transistor NPN y otro PNP, algunas de las ecuaciones que rigen el comportamiento del transistor NPN son:

$$I_e = I_c + I_b$$

donde:

I_e = corriente de emisor
 I_c = corriente de colector
 I_b = corriente de base

$$V_{ce} = V_{cb} + V_{be}$$

donde:

V_{ce} = voltaje entre colector y emisor
 V_{cb} = voltaje entre colector y base
 V_{be} = voltaje entre base y emisor

Se denomina ganancia de corriente en DC a:

$$\beta_{(fe)} = I_c / I_b$$

Las siguientes son algunas de las características del transistor cuando se encuentra en la región de saturación:




Figura 2-1: Transistores NPN y PNP




Figura 2-2: Regiones de operación del Transistor Bipolar

- I_b tiende a cero.
- V_{ce} (sat) tiende a cero, generalmente tiene un valor de 0.2 volts.
- V_{cb} es menor que cero. Esta es la indicación más importante de que el transistor se encuentra en saturación.
- V_{be} es aproximadamente igual a 0.75 volts en el caso de los transistores de silicio.
- $I_c = (V_{cc} - V_{ce(sat)})/R_L = (V_{cc} - 0.2)/R_L$, o sea que I_c es casi igual a V_{cc}/R_L , es decir, la máxima corriente que se puede esperar de I_c .




Figura 2-3: Región de saturación muy bien definida

Las siguientes son algunas de las características del transistor cuando opera en la región de corte:

- I_b es mucho mayor que cero.
- V_{ce} es casi igual a V_{cc} .
- I_c es casi igual a cero.
- V_{be} es menor de 0.65 volts en el caso de transistores de silicio.
- V_{cb} es aproximadamente igual a $V_{cc} - V_{be}$.

En la figura 2-3 se muestra claramente la región de saturación, o sea es aquella donde las curvas tienen valores negativos para V_{cb} .

2.1.2. TRANSISTORES MOSFET

Existen dos tipos de transistores MOS, los NMOS en los cuales los portadores de carga son negativos, o sea los electrones y los PMOS donde los portadores de carga son positivos, en este caso los huecos.

Los transistores MOS tienen siempre tres terminaciones que son el "drain" o sumidero, el "source" o fuente y el "gate" o compuerta. Una característica muy importante en los MOS es que los portadores de carga siempre se mueven de la fuente hacia el sumidero. Los electrones tienen aproximadamente 3 veces más




Figura 2-4: Estructura Básica del MOSFET

movilidad que los huecos por lo que los transistores NMOS son, entonces, tres veces más veloces que los PMOS. En el caso de los transistores MOS no es muy facil definir la región de saturación y la región de corte como en los transistores bipolares.

Se denomina $V(T)$ al voltaje de umbral o voltaje de ruptura a partir del cual el transistor empieza a conducir. El voltaje de ruptura varia normalmente entre 2 y 5 volts. Si este voltaje es positivo (entre +2 y +5 volts) el transistor se denomina MOS enriquecido y si el voltaje es negativo (entre -5 y -2 volts) el transistor se denomina MOS empobrecido.




Figura 2-7: Voltajes de ruptura en MOSFETS enriquecidos y empobrecidos




Figura 2-5: Transistores NMOS y PMOS




Figura 2-6: Regiones de operación de los Transistores MOSFET

El transistor MOS está en saturación cuando:

$$V_{ds} \geq V_{gs} - V(T)$$

$$I_{ds} = K(V_{gs} - V(T))^2$$

El transistor MOS está en corte cuando:

$$V_{ds} \leq V_{gs} - V(T)$$

$$I_{ds} = K[2(V_{gs} - V(T))V_{ds} - V_{ds}^2]$$

donde:

$$K = (\mu_e/2t)W/L$$

μ es la movilidad de los portadores en el canal

98823

ϵ es la constante dielectrica de la capa de oxido
aislante
 t es el grosor del oxido bajo la compuerta
 W es el ancho del canal
 L es la longitud del canal

Para NMOS $\mu\epsilon/2t$ es aproximadamente 12 microamp./volts
 Para PMOS $\mu\epsilon/2t$ es aproximadamente 4 microamp./volts




Figura 2-8: El Inversor MOSFET

Para construir un inversor con transistores MOS se requieren dos transistores uno llamado manejador "driver" y otro carga "load". Es recomendable que el transistor de carga sea enriquecido para que cuando la entrada sea cero el transistor este apagado. El transistor de carga debe ser de baja conductancia. El voltaje $V(GG)$ debe ser mayor que $V(DD)$ para que el nivel de salida en alto tienda a ser igual a $V(DD)$. En las compuertas integradas MOS no se usa una resistancia como carga en virtud de que se requieren cargas del orden de 100 Kohms y es más difícil construir una resistancia de esta naturaleza que un transistor con carga equivalente. Por ejemplo una resistancia de 20 Kohms ocupa un área de 20 mils al cuadrado, en cambio un transistor MOS de una carga equivalente a 100 Kohms ocupa un área de 2 mils cuadrados.

El valor w/L para los transistores de carga debe ser de 0.1, mientras que el valor w/L para los transistores manejadores debe estar entre 20 y 40. Esto quiere decir que en el caso de los transistores manejadores el ancho del canal debe ser mucho mayor que su longitud. En la figura 2-9 se observa que mientras mayor




Figura 2-9: Curva de respuesta del Transistor MOSFET

sea el valor de gama es mejor porque el cambio de estado en la señal de salida será más abrupto.

2.1.3. TRANSISTORES CMOS

Los inversores CMOS se componen de 2 transistores complementarios uno es PMOS y el otro es NMOS, ambos enriquecidos.




Figura 2-10: El Inversor CMOS

Si el voltaje de entrada es cero el NMOS está apagado ($V_{gs} < V(T)$) y el PMOS prendido ($V_{sg} > V(T)$), en este caso el voltaje de salida es $V(SS)$. Si el voltaje de entrada es uno $V(SS)$, el NMOS está prendido ($V_{gs} > V(T)$) mientras que el PMOS está apagado ($V_{sg} < V(T)$), y el voltaje de salida es igual a cero (máximo 10 milivolts). Esto significa que siempre que la señal de entrada se encuentre en alguno de los dos estados, uno de los transistores está prendido y el otro apagado. El transistor que esté apagado ocasiona que no se conduzca corriente, por lo que no hay consumo de corriente de la fuente.




Figura 2-11: Consumo de corriente del CMOS

Solo hay consumo de corriente cuando se está en la transición de uno a otro estado y no así cuando la salida está estable en cualquiera de los dos estados.

2.2. FAMILIAS LOGICAS

Desde la integración de varios transistores en un solo chip, las compañías de semiconductores se han dedicado a elaborar familias lógicas, buscando siempre, la confiabilidad, facilidad de manejo y una serie de características que las hagan atractivas, tanto para la producción como para la utilidad de las mismas en diferentes aplicaciones. Las primeras familias, desde luego, no resultaron con características sobresalientes, por lo que se usaron poco, por el contrario los investigadores de estas compañías seguían buscando familias lógicas con mejores características. Las primeras familias fueron RTL (lógica de resistencia transistor), DTL (lógica de diodo transistor), para

los casos de lógicas bipolares. En este capítulo se analizarán las características de algunas familias lógicas muy utilizadas en la actualidad.

2.2.1. TTL

James L. Buie fue uno de los diseñadores y el que recibió la patente por el acoplamiento entre etapas a través de transistores, que posteriormente se llamó lógica TTL. Este invento tan trascendental se produjo en una pequeña compañía instalada en Los Angeles Ca. llamada Pacific Semiconductors Co. que posteriormente fue adquirida por TRW y se convirtió en la División de Semiconductores de TRW. Los diseños iniciales los realizaron en 1961, pero fue en la segunda mitad de los sesentas cuando la versión estandar de esta familia se llegó a consolidar totalmente. Muchos fabricantes optaron por esta familia y pronto aprendieron a producir estos chips con un alto grado de eficiencia a un costo muy bajo. La familia TTL estandar se dividió en dos grandes ramas: la comercial, denominada 7400 con un rango de temperatura de 0 a 70 grados centigrados y la militar denominada 5400 con un rango de temperatura de 0 a 125 grados centigrados.




Figura 2-12: Compuertas NAND TTL estandar:
 (a) Salida "totem pole"
 (b) Salida de colector abierto

198825

La subfamilia TTL estandar presenta, sin embargo, algunas deficiencias sobre todo en velocidad de transferencia, que es relativamente lenta, y en el alto consumo de potencia, pese a que es la más barata de todas. Debido a estas deficiencias se optó por producir nuevas subfamilias mejorando en cada caso alguno de esos aspectos.




Figura 2-13: Niveles de voltaje del TTL estandar

2.2.1.1. SUBFAMILIA TTL DE ALTA VELOCIDAD "H"

La subfamilia (H) 74H00/54H00, tiene una alta velocidad de propagación, sin embargo, el consumo de potencia también es muy alto. El factor de carga (la corriente que demandan las señales de entrada) es 1.25 veces más que la subfamilia TTL estandar. Esta subfamilia es más cara que la estandar y que la (LS).

2.2.1.2. SUBFAMILIA TTL DE BAJO CONSUMO DE POTENCIA "L"

La subfamilia (L) 74L00/54L00 tiene un muy bajo consumo de potencia, sin embargo, es muy lenta en la velocidad de transferencia. Otra ventaja es el factor de carga que es muy bajo en comparación con la subfamilia estandar 0.25 de esta. Esta subfamilia es más cara que la estandar y que la (LS). Esta subfamilia es la más apropiada para interfasear TTL con circuitos MOS, por su muy baja demanda de energía en las señales de entrada.

2.2.1.3. SUBFAMILIA TTL SCHOTTKY "S"

Posteriormente a las dos subfamilias anteriores, se inventó el diodo Schottky que se conecta entre colector y base de los transistores; esta técnica mejora considerablemente la velocidad inclusive es mayor que la subfamilia (H) y de menor consumo de potencia. Esta subfamilia se denominó Schottky TTL en honor a su inventor y se conoce como la subfamilia (S) 74S00/54S00. El factor de carga es 1.25 veces más que la subfamilia estandar. Esta subfamilia es la más cara de todas, por lo que resulta no popular.

2.2.1.4. SUBFAMILIA TTL SCHOTTKY DE BAJO CONSUMO DE POTENCIA "LS"

Finalmente, se modificó la subfamilia (S) para producir la (LS), en la cual se sacrifica un poco la velocidad de la (S) pero se reduce enormemente el consumo de potencia; la velocidad de propagación de esta subfamilia es ligeramente mayor que la estandar y el consumo de potencia es mucho menor. El factor de carga es la mitad del correspondiente a la subfamilia estandar. Lo cual la hace atractiva para conectarse con salidas de circuitos MOS. Esta subfamilia es un poco más cara que la estandar, pero debido a sus ventajas en el consumo de potencia que es solo una quinta parte del consumo de la estandar, se ha convertido en la subfamilia más utilizada.

Las siguientes son algunas recomendaciones para trabajar con compuertas TTL:

1. Las entradas que no se usen deben conectarse a tierra directamente o a Vcc a través de una resistencia de 1 K ohm, según sea el caso que convenga.
2. Las salidas de compuertas TTL no deben conectarse entre si a menos que sean salidas de colector abierto o salidas de tres estados.

3. El voltaje máximo que se debe aplicar a Vcc es 7 volts.
4. El voltaje máximo de una señal de entrada es 5.5 volts teniendo Vcc a 5 volts.
5. Existe un máximo "fan-out" (número de entradas que puede manejar una salida) de 10 en cada subfamilia TTL.
6. Se debe instalar un capacitor de 0.1 microfarath o 0.01 microfarath entre Vcc y tierra cada grupo de 5 chips que se usen.
7. Las distancias entre las conexiones no deben ser mayores 35 cms. para el caso de la subfamilia normal y 10 cms. para la subfamilia (S).

2.2.2. ECL

La familia ECL (lógica acoplada por emisor) es muy distinta de la familia TTL, su principal característica es un muy pequeño retardo de propagación. Los chips típicos de esta familia son los MECL 10,000, los cuales utilizan una alimentación de voltaje de -5.2 volts, esto hace que sea muy difícil conectarlos con compuertas TTL.

La compuerta más simple de esta familia es la OR-NOR, en lugar de la NAND que es para TTL. Esta familia tiene un gran "fan-out", del orden de 90 entradas por salida. Sus desventajas son:

- Muy alto consumo de potencia.
- Niveles de voltaje no compatibles con TTL.
- Transiciones muy rápidas en los tiempos de levantamiento, lo que ocasiona que cualquier conexión un poco larga haga que se comporte como una línea de transmisión por las reflexiones que se suscitan. Para evitar las reflexiones hay que terminar estas pequeñas líneas con la impedancia característica de las mismas.

La familia ECL III es muy poderosa debido a la capacidad de operar a frecuencias muy altas, sin embargo, los problemas de reflexiones son difíciles de manejar. En 1968 Motorola sacó la familia MECL 10,000 la cual mantiene bajos los retardos de propagación pero incrementa los tiempos de levantamiento de 1




Figura 2-14: Compuerta elemental ECL

nseg. a 3.5 nseg., con esto es posible manejar líneas no terminadas hasta un máximo de 20 cms. Esta familia es muy usada en computadoras de muy alta velocidad e inclusive existen microprocesadores del tipo "bit slice" construidos con esta lógica.

2.2.3. IIL

Esta es otra familia lógica con transistores bipolares, la cual recibe el nombre de lógica de corriente de inyección o lógica de inyección integrada (IIL). Este tipo de lógica no es usada para integrar compuertas discretas, como las anteriores dos familias, sino que se usa sobre todo para circuitos integrados que contienen miles de compuertas, tales como un reloj digital completo, o una calculadora en un solo chip, o un

microprocesador, por ejemplo, Texas Instrument tiene una versión del micro TMS9900 con esta lógica.




Figura 2-15: Compuerta 1L1L básica

Algunas ventajas de esta lógica son:

- La simplicidad de las compuertas y su bajo consumo de potencia hace posible integrar una gran cantidad de compuertas en una área muy pequeña.
- Las corrientes que se generan son constantes por lo que usualmente no existen las transientes en la línea de Vcc como sucede en TTL o CMOS.
- Debido a la facilidad de programar la corriente de inyección, se pueden variar los retardos de propagación de las señales y la disipación de potencia sobre un rango muy amplio. Por ejemplo, una corriente de inyección de 10 nanoamp. produce un retardo en la propagación de 100 microseg. y una corriente de inyección de 100 microamp. reduce el retardo en la propagación a 25 nanoseg. Para aplicaciones lentas se puede reducir el consumo de potencia al mínimo.
- Otra ventaja de esta lógica es que puede quedar fácilmente integrado en el mismo chip lógica digital

con circuitos analógicos bipolares tales como amplificadores operacionales.

Una desventaja de esta lógica es que requiere un paso más en el proceso de manufactura que el MOS, el cual es definitivamente su principal competidor en el mercado de LSI (lógica de gran escala de integración).

2.2.4. FAMILIAS LOGICAS MOS

Los transistores MOS son de baja disipación de potencia y requieren muy pequeñas áreas en los chips, debido a esto las familias lógicas MOS son ampliamente usadas en muchos circuitos LSI tales como memorias, microprocesadores, etc. Existen muchas variaciones de la familia MOS, las más comunes son: PMOS, NMOS, CMOS, DMOS, HMOS, VMOS y SOSMOS. La subfamilia CMOS es la única en el grupo que se usa inclusive para fabricar chips con compuertas o funciones simples como en el caso de TTL.

2.2.4.1. PMOS

PMOS es la primer subfamilia que se ha producido en forma masiva, esta subfamilia usa los transistores MOS canal P en modo enriquecido para formar las compuertas. Las típicas fuentes de voltaje a tierra son -13 o -27 volts.

Las primeras versiones de los transistores PMOS tenían un alto voltaje de umbral, posteriormente, se desarrollaron transistores PMOS con voltajes de umbral relativamente bajos, entre 2 y 4 volts. Tradicionalmente se han necesitado acopladores especiales para conectar transistores MOS con lógica TTL, debido a las diferencias de nivel. Posteriormente, las versiones PMOS de bajo voltaje de umbral sustituyeron las compuertas de metal por compuertas de silicio para los transistores internos. Este enfoque mejoró la velocidad de propagación y proporcionó compatibilidad con TTL tanto a la entrada como a la salida. Las fuentes de voltaje típicas para chips PMOS con bajo voltaje de umbral pueden ser de los siguientes casos:

$V_{cc} = 5 \text{ volts}$, $V_{dd} = -5 \text{ volts}$ y $V_{gg} = -12 \text{ volts}$
 $V_{cc} = 5 \text{ volts}$, $V_{dd} = -12 \text{ volts}$ y $V_{gg} = -12 \text{ volts}$

Este tipo de chips pueden manejar una carga TTL normal en sus salidas y sus entradas aceptan señales de nivel TTL.




Figura 2-16: Compuerta PMOS básica

2.2.4.2. NMOS

Los chips PMOS fueron los primeros de la familia MOS en fabricarse debido a que el procesamiento del canal P tiene menos problemas de contaminación que el procesamiento de canal N. La tecnología NMOS provee mayor velocidad de propagación que la PMOS debido a que los portadores en NMOS son los electrones, los cuales tienen una movilidad 3 veces superior a los huecos, que son los portadores en los PMOS. Otra ventaja de los NMOS sobre los PMOS es que los chips resultantes ocupan menor área por transistor. Con todas estas ventajas los fabricantes de semiconductores cambiaron a NMOS tan pronto como el procesamiento de la tecnología lo permitió. La mayoría de las actuales memorias y microprocesadores MOS usan alguna variante de la tecnología MOS de canal N.

Entre los primeros circuitos NMOS de gran escala de integración (LSI) fue el microprocesador 8080A, el cual usa $V_{cc} = 5$ volts, $V_{bb} = -5$ volts y una fuente de alto voltaje $V_{dd} = 12$ volts con el fin de mejorar la velocidad interna de los circuitos y hacer que las salidas sean compatibles con señales TTL. Posteriormente salieron los primeros chips NMOS con una sola fuente de alimentación de 5 volts, tal es el caso de la memoria RAM estática de 1 K bit 2102, que usa una tecnología de compuertas de silicio y una estructura "push-pull" en las salidas




Figura 2-17: Compuertas NOR y NAND del tipo NMOS

con el fin de proveer suficiente corriente a las salidas para manejar cargas TTL normales, manteniendo en todos los casos una sola fuente de 5 volts. Las memorias RAM dinámicas NMOS fueron de las últimas en cambiar a una sola fuente de alimentación de 5 volts, debido a que el estado de las celdas lo representa la carga de un capacitor y mientras más alto sea el voltaje de carga menos tiempo se tardará en descargar. Las actuales memorias de 64 Kbits ya son de una sola fuente de alimentación de 5 volts.

2.2.4.3. VMOS, DMOS Y HMOS

VMOS, DMOS y HMOS son variaciones estructurales de la tecnología MOS de canal N, los cuales producen circuitos con mucho menor tiempo de propagación. Los transistores VMOS deben su nombre a la estructura en V que toman los mismos, y al hecho de que las corrientes fluyen verticalmente del "source" al "drain" y no horizontalmente como sucede en los demás NMOS.

Los transistores VMOS debido a su baja capacitancia y alta velocidad prometen como amplificadores de potencia para radio frecuencia, así como para circuitos de lógica LSI.

DMOS reduce la longitud efectiva del canal con el fin de reducir los tiempos de propagación, dosificando doblemente el dopado en la región del "gate".




Figura 2-18: Transistor VMOS




Figura 2-19: Transistor DMOS

HMOS o los MOS de alto rendimiento logran reducir los tiempos de propagación escalando hacia abajo en forma proporcional todas las dimensiones de los transistores NMOS del chip. La única dificultad con HMOS, al parecer, es que para lograr un óptimo rendimiento se requiere una fuente de voltaje menor que el estandar de 5 volts.

Estas tres variantes de lógica NMOS son capaces de lograr velocidades tipo ECL, mientras que requieren mucho menor potencia y área de chips que ECL.

2.2.4.4. MOS COMPLEMENTARIO "CMOS"

Casi al mismo tiempo que la tecnología de canal P había sido desarrollada para circuitos LSI, la lógica CMOS o MOS complementario fue usada para producir una familia cuyas funciones se podían comparar con aquellas encontradas en TTL, pero con una disipación de potencia mucho menor. Los circuitos CMOS usan un área mucho mayor que el requerido para PMOS, sin embargo, son mucho más rápidos y tienen características de entrada y salida compatibles con la mayoría de las familias lógicas. Una propiedad interesante del CMOS es que se requiere una sola fuente de voltaje que puede tener cualquier valor entre 3 y 15 volts.

Existen cuatro series comunes de CMOS: la serie original 4000A, la serie mejorada de la anterior, conocida como 4000B, la serie de Fairchild 4500 y la serie de National Semiconductor 74C00, la cual es similar en características que la serie 4000B, pero tiene las mismas funciones lógicas y números de patas que los correspondientes chips TTL.




Figura 2-20: Compuertas NOR y NAND del tipo CMOS

La impedancia de entrada es muy alta porque, desde luego la entrada es un transistor MOS, por lo que el consumo de corriente a la entrada es de 10 pamp. tanto en estado alto como en bajo. En los circuitos integrados CMOS modernos es usual incluir en cada señal de entrada un diodo a V_{cc} como protección para prevenir

daños con cargas estáticas. La capacitancia total en las señales de entrada es de 5 a 7 picofaradios.




Figura 2-21: Niveles de voltaje y márgenes de ruido en CMOS

El peor caso para el nivel de la señal de entrada en bajo es máximo $1/3$ de V_{CC} y en alto es mínimo $2/3$ de V_{CC} , el margen de ruido en ambos casos es $1/3$ de V_{CC} . El peor caso para los niveles de las señales de salida es aproximadamente igual a V_{CC} menos 10 milivolts en estado alto y 0 más 10 milivolts en estado bajo. Por lo tanto esto proporciona un margen de señal a ruido muy grande, por lo que hace que esta familia lógica tenga una alta inmunidad al ruido eléctrico, pudiendo operar correctamente en medios ambientes ruidosos como plantas eléctricas, fábricas, etc.

Las compuertas CMOS operando con una fuente de alimentación de 5 volts tienen un tiempo de propagación de más de 100 nseg, lo cual limita su uso a aplicaciones lentas de pocos megahertz, sin embargo, al incrementar el voltaje de alimentación a 15 volts el tiempo de propagación decrece a menos de 100 nseg, lo cual permite que la lógica CMOS pueda ser usada en aplicaciones donde se requieren mayores frecuencias. Uno de los mayores problemas del CMOS es precisamente el tiempo de propagación que es directamente proporcional a la carga capacitiva de la salida, si esta carga es de 15 pf (picofaradios) equivale a tener 3 entradas conectadas a esta salida el tiempo de propagación es de 50 a 75 nseg mientras que si la carga se incrementa a 50 pf o equivalente a 10 entradas el tiempo de propagación puede subir hasta un máximo de 360 nseg. Estas variaciones tan grandes en los tiempos de propagación pueden causar serios problemas en algunos circuitos.

Una de las mayores ventajas del CMOS es su muy baja disipación de potencia cuando opera a bajas frecuencias. Una compuerta CMOS típica disipa solo 10 microwatts cuando está

operando a 1 Khz. con 5 volts de alimentación. Surge la duda de porque la frecuencia de operación está relacionada directamente con la disipación de potencia, esto se debe a que las compuertas CMOS no consumen prácticamente energía cuando la salida está en estado estable cualquiera que sea el nivel lógico cero o uno. Solo hay consumo de energía en la transición de los estados de cero a uno o de uno a cero, es por esto que a medida que se incrementa el número de transiciones (aumente la frecuencia de operación) el consumo de energía también se incrementará. Esta característica del CMOS lo hace muy atractivo para usarse con pilas o baterías en aplicaciones de relativa baja frecuencia.




Figura 2-22: Curva de transferencia del CMOS.
Inmunidad a la temperatura.

Otra gran ventaja del CMOS es la inmunidad a la temperatura, el rango de temperatura para la operación del CMOS es muy grande. La curva de transferencia del inversor CMOS varía muy poco con respecto a los cambios de temperatura, aún considerando los límites militares de temperatura que son -55 y 125 grados centígrados, la curva de transferencia varía en forma insignificante entre esos dos extremos.

Una desventaja del CMOS es la complejidad del proceso tecnológico de fabricación que requiere más pasos que el proceso PMOS o NMOS, lo cual redundará en el costo haciendo que el CMOS resulte más caro que los dos anteriores.




Figura 2-23: Estructura básica del CMOS

2.2.4.5. SOS-CMOS

Una versión de alto rendimiento del CMOS es el SOS-CMOS, la cual consiste en la construcción de transistores CMOS sobre una base o sustrato de safiro (sapphire) en lugar del usual sustrato de silicio. El sustrato de safiro es un buen aislante cuyo efecto en los transistores es reducir la capacitancia que siempre se forma entre estos y el sustrato. Además, aumenta considerablemente la frecuencia de operación del CMOS, pudiéndose tener frecuencias de operación hasta de 50 MHz.

La tecnología SOS (significa silicio sobre safiro) es usada principalmente para circuitos LSI tales como memorias y microprocesadores.

2.3. COMPARACION ENTRE FAMILIAS LOGICAS

Es difícil, prácticamente imposible, decir que familia lógica es mejor, puesto que cada una tiene características sobresalientes en algún aspecto, mientras que dejan mucho que desear en otro(s). La aplicación juega un papel importante en la decisión de la familia lógica, ya que marca las políticas que se deben seguir para escoger a la misma. Por ejemplo, si se desea trabajar a muy alta velocidad se puede escoger ECL, o si lo que más importa es el costo puede ser TTL estandar, o bien, si el consumo de potencia es crítico, lo más lógico sería escoger CMOS o bien IIL, etc.

La figura 2-24 muestra las curvas típicas de disipación de potencia contra la frecuencia de entrada, se observa en la lógica




Figura 2-24: Típica disipación de potencia vs. frecuencia de la señal de entrada

TTL que el consumo de potencia es prácticamente independiente de la frecuencia de la señal de entrada, los cambios se presentan solo a muy alta frecuencia, cerca de los límites establecidos por la misma lógica. En cambio CMOS es una lógica que depende directamente de la frecuencia de la señal de entrada, con frecuencias arriba de 1 MHz, el consumo de potencia es comparable con la lógica TTL, sin embargo, a muy bajas frecuencias no consumen prácticamente nada de energía.

La siguiente tabla proporciona una visión bastante clara sobre algunas características comunes de las lógicas comerciales más usadas en la actualidad. Puede ser una gran ayuda para decidir que lógica se debe emplear dependiendo de la aplicación.

Tabla 2-1: Comparación de características comunes en varias familias lógicas

LOGIC FAMILY	OPERATING SUPPLY VOLTAGE		MINI-MUM LOGIC "1" INPUT	MAXI-MUM LOGIC "0" INPUT	MINI-MUM LOGIC "1" OUTPUT	MAXI-MUM LOGIC "0" OUTPUT	MAXI-MUM LOGIC "0" INPUT CURRENT	MAXI-MUM LOGIC "1" INPUT CURRENT	MAXI-MUM LOGIC "0" OUTPUT CURRENT	MAXI-MUM LOGIC "1" OUTPUT CURRENT	TYPICAL PROPAGATION DELAY (ns) $C_L = 50 \text{ pF}$		MAXI-MUM COUNTER FRE. QUENCY	FANOUT	LOADING FACTOR	TYPICAL POWER DISSIPATION PER GATE	TYPICAL $t_{10-90\%}$	SPECIFIC DEVICE
	MIN	MAX									T_{PHL}	T_{PLH}						
7400	4.75	5.25	20	0.8	2.4	0.4	1.6 mA	40 μ A	16 mA	400 μ A	8 ns	13 ns	35 MHz	10	1	10 mW	15 ns	7400
5400	4.5	5.5																5400
74H	4.75	5.25	20	0.8	2.4	0.4	-2.0 mA	50 μ A	20 mA	500 μ A	6.2 ns	5.9 ns	50 MHz	12-74 10-74H	1.25	22 mW	7 ns	74H00
74L	4.75	5.25	20	0.8	2.4	0.4	0.18 mA	10 μ A	3.6 mA	200 μ A	30 ns	60 ns	3 MHz	2-74 10-74L	0.25	1 mW	30 ns	74L00
74S	4.75	5.25	20	0.8	2.7	0.5	2.0 mA	50 μ A	20 mA	1 mA	5 ns	5 ns	125 MHz	12-74 10-74S	1.25	19 mW	3 ns	74S00
74LS	4.75	5.25	20	0.8	2.7	0.4	0.36 mA	20 μ A	4 mA	400 μ A	8 ns	8 ns	45 MHz	2-74 10-74LS	0.5	2 mW	15 ns	74LS00
PECL III OR MECL III	-4.7	-5.7	-0.980	-1.000	-0.950	-1.620	350 μ A	350 μ A	40 mA	40 mA	1 ns	1 ns	1000 MHz	DC - 63 MECL III	NOT TTL-COMPAT. IBLE	60 mW	1 ns	MC1662
MECL 10 000	-4.7	-5.7	-0.980	-1.630	-0.960	-1.650	0.5 μ A	265 μ A	50 mA	50 mA	2 ns	2 ns	200 MHz	DC - 92 MECL	NOT TTL-COMPAT. IBLE	25 mW	3.5 ns	MC10101
I ² L	1	15	0.7	0.4	V_{CC}	0.4	INJECTOR CURRENT	INJECTOR CURRENT	20 mA	ZERO WITHOUT RESISTOR TO V_{CC}	ADJUSTABLE 25 ns-250 ns		—	DEPENDS ON INJECTOR CURRENT	DEPENDS ON INJECTOR CURRENT	6 nW-70 μ W	—	—
LOW THRESH. HOLD PMOS	$V_{CC} = +5 \pm 5\%$ $V_{DD} = -9 \pm 5\%$ $V_{ON} = V_{DD}$		30	0.65	3.5	$V_{CC} = 6 \text{ V}$ MOS OR 0.45	1 μ A	1 μ A	16 mA @ 0.45 V	0.2 mA @ 3.5 V	—	—	1 MHz	—	—	—	—	1701A ROM
+12 +5 -5 NMOS	$V_{CC} = +5$ $V_{DD} = +12$ $V_{SS} = -5$		33	0.8	3.7	0.45	$\pm 10 \mu$ A	$\pm 10 \mu$ A	1.9 mA	150 μ A	—	—	—	—	—	—	—	808CA
NMOS +5 ONLY	4.5	5.5	20	0.2	2.4	0.4	10 μ A	10 μ A	2.1 mA	100 μ A	—	—	—	1-74 5-74LS	—	—	—	2102 RAM
4000A +5 V CMOS	3	15	$2/3 V_{CC}$	$1/3 V_{CC}$	$V_{CC} - 0.1$	0.01	10 pA	10 pA	.12 mA @ .5 V	.12 mA @ 4.5 V	50 pF 180 ns	50 pF 125 ns	1 MHz CD4040	DC = ∞ AC = 3 - 10 CMOS	—	DEPENDS ON OPERATING FRE. QUENCY	175 ns	CD4011
4000B +5 V CMOS	3	18	$2/3 V_{CC}$	$1/3 V_{CC}$	$V_{CC} - 0.1$	0.01	$\pm 1 \mu$ A	$\pm 1 \mu$ A	0.4 mA @ 0.4 V	1.6 mA @ 2.5 V	50 pF 160-320 ns	50 pF 210-420 ns	2.5 MHz 4520	DC = ∞ AC = 3 - 10 CMOS	—	—	100 ns	CD4091B
4000B +15 V CMOS	3	18	$2/3 V_{CC}$	$1/3 V_{CC}$	$V_{CC} - 0.1$	0.01	$\pm 1 \mu$ A	$\pm 1 \mu$ A	3 mA @ 1.5 V	3 mA @ 13.5 V	50 ns	65 ns	8 MHz 10 V 4520	3-10 CMOS	—	—	40 ns	CD4091B
74C00 +5 V CMOS	3	15	15	1.5	4.5	0.5	5 nA	5 nA	0.4 mA @ 0.4 V	0.36 mA @ 2.4 V	50 pF 90 ns	50 pF 90 ns	2 MHz 74C90	3-10 CMOS 2-74L00	—	—	100 ns	74C00

CAPITULO 3 MICROPROCESADORES

3.1. INTRODUCCION

Uno de los avances tecnológicos de mayor significancia de la década pasada fué el surgimiento de los circuitos con gran escala de integración LSI (Large Scale Integration). Los métodos de fabricación y la tecnología apropiada permitieron la producción de circuitos muy complejos en una sola tableta de silicio empaquetados llamados "chips". La evolución en el campo de la lógica digital fue a través de etapas de producción de subunidades lógicas estandares en circuitos integrados IC (Integrated Circuits). En la primera etapa surgieron las compuertas simples (v.g. and, or, inversores) y "flip-flops" en chips de pequeña escala de integración SSI (Small Scale Integration). De esta etapa surgieron los chips con mediana escala de integración MSI (Medium Scale Integration), los cuales contenían registros, contadores, codificadores, decodificadores, etc. El número de los diferentes elementos en un chip está determinado en gran manera por el número requerido de conexiones externas hacia el chip, por lo que es típico encontrar un multiplexor de ocho entradas y una salida o bien cuatro flip-flops en un chip de 16 patas.

Conforme aumentaba la habilidad para construir ICs con gran cantidad de elementos lógicos, se hizo ventajoso considerar circuitos que requirieran un gran número de elementos pero con pocas (relativamente) conexiones externas. El resultado fué la aparición de chips más complejos, tales como, unidades capaces de procesar funciones aritméticas y lógicas sobre datos codificados en cuatro dígitos binarios (bits) en paralelo. Estos primeros dispositivos fueron llamados microprocesadores debido a su relativa baja velocidad de procesamiento y su limitación para operar con datos de tamaño reducido en comparación con las computadoras de la década pasada (actualmente esta distinción es de poco valor). Pronto surgieron chips que operan con datos de 8 bits y más recientemente de 16 bits.

En el año de 1971, la compañía Intel introdujo al mercado el microprocesador Intel 4004 (de cuatro bits), para un fabricante japonés de calculadoras, desde entonces los microprocesadores han sido motivo de gran uso para las industrias de la electrónica y de procesamiento de datos.

Fué cuando estos dispositivos maravillaron al mundo haciendo posible las calculadoras de bolsillo, que actualmente, son de uso corriente y común.

A pesar del alto precio de entonces (160 dolares), esos dispositivos fueron bien recibidos por el mundo de la electrónica digital. En 1975 cuando los precios se redujeron drásticamente, la popularidad y aplicaciones de los microprocesadores crecieron exponencialmente. Tan solo en un solo periodo de tres meses, los precios de los microprocesadores cayeron en un 50 a 70 por ciento, y no solo en grandes ordenes de cantidades sino también en compras unitarias.

Actualmente, los microprocesadores cuestan, algunos, poco menos de 20 dolares, otros en un rango de 10 dolares y otros cerca de los 5 dolares.

Hoy en día, esos dispositivos, son usados en computadoras, dispositivos perifericos, automoviles, relojes, máquinas de juegos, sistemas de seguridad, hornos de micro-ondas, juegos de TV, juguetes, comunicaciones y en una amplia variedad de aplicaciones.

3.2. ORGANIZACION DE LAS COMPUTADORAS

Antes de describir y entender a los microprocesadores, es necesario conocer que son las computadoras, cuales son sus unidades funcionales, y en términos generales su funcionamiento.

3.2.1. DEFINICION DE COMPUTADORA

Una computadora digital o simplemente computadora en su mas simple forma, es una máquina electrónica capaz de realizar cálculos con gran rapidez, obedeciendo instrucciones muy específicas y elementales que reflejan su estructura funcional u organización.

Dentro de las computadoras existen dos grandes tipos; aquellas que realizan los cálculos de manera secuencial (tipo Von Neumann) a la cuál pertenecen la mayoría de las computadoras y aquellas que realizan procesos en paralelo, de concepción mas reciente y generalmente están en etapa de investigación y desarrollo.

Para los propósitos del curso nos referiremos a aquellas de tipo Von Neumann o de propósito general que son las comunmente utilizadas ya sea en ambientes científicos o comerciales.

Con la palabra computadora abarcamos una gran cantidad de máquinas que difieren enormemente en costo, capacidad, velocidad, etc. Sin embargo es comun hablar de "micros", "minis", y máquinas grandes (mainframes). Tradicionalmente se han manejado los

términos capacidad, costo y velocidad del procesador para ubicar a un equipo de cómputo en alguna de las categorías antes mencionadas, sin embargo, actualmente es más difícil establecer los límites y rangos de cada una de ellas (tal vez la mejor manera de saberlo es preguntar al constructor en que categoría coloca a su equipo).

Si bien existen desde un punto de vista de complejidad enormes diferencias y variaciones entre los equipos grandes y pequeños, funcional y conceptualmente son iguales, y estas ideas son las que trataremos de explicar aquí.

3.2.2. UNIDADES FUNCIONALES DE UNA COMPUTADORA

Tradicionalmente se ha dividido a una computadora como se muestra en la figura 3-1.




Figura 3-1: Componentes de una computadora.

Las unidades de entrada "aceptan" información codificada, ya sea de humanos o bien de otros dispositivos, esta información se almacena en la memoria (MEM), se procesan por la unidad aritmético lógica (ALU), la cual realiza las funciones deseadas en base a un "programa" almacenado en la misma memoria donde además se pueden encontrar los datos; los resultados se "entregan" al mundo exterior haciendo uso de los dispositivos de salida. Todo esto es coordinado por la unidad de control (UC).

También, se acostumbra representar una computadora como en la figura 3-2, donde la unidad central de proceso (CPU "Central Process Unit"), engloba las funciones de la ALU y de la UC, y se le conoce simplemente como el procesador o CPU.

La mayor parte de los dispositivos de entrada-salida (E/S), tienen posibilidad de realizar funciones tanto de entrada como de salida de información, por lo que se representan en un solo bloque.

Se mencionó que la información codificada, ya sean datos y/o




Figura 3-2: Representación de una computadora.

instrucciones se almacenan en la misma memoria. Esto es importante, ya que podemos distinguir entre datos e instrucciones. Ambos coexisten "dentro" de la misma memoria (ocupando diferentes lugares por supuesto). Los programas (conjunto de instrucciones que realizan una función) son comandos que gobiernan el flujo de información dentro del CPU, la memoria y los dispositivos de E/S.

Para que un programa pueda ser ejecutado, deberá estar almacenado en la memoria (aunque no es necesario que lo esté en su totalidad) de donde el CPU obtendrá y ejecutará una a una las instrucciones.

Normalmente la obtención y ejecución se realiza en forma secuencial, aunque es factible tener "brincos" de una instrucción a otra, en base al programa almacenado.

La información manejada dentro de una computadora debe ser codificada (esto es, traducir la información proporcionada por el mundo exterior) de una manera que ésta la entienda. Dado que se emplean circuitos y dispositivos lógicos electrónicos que representan dos posibles estados: encendido (ON) y apagado (OFF), para ello existe el código binario que puede representar el ON como un uno (1) y el OFF con un cero (0). A los unos o ceros se les denomina BITS (que es una contracción de dos palabras del inglés BINARY DIGITS).

Los números usualmente se representan en magnitud y signo o en complemento a dos, los caracteres alfanuméricos se representan básicamente en dos códigos: ASCII, donde cada caracter se representa con 7 bits y EBCDIC donde los caracteres se representan con 8 bits.

3.2.2.1. UNIDADES DE ENTRADA/SALIDA

Las unidades de E/S son dispositivos que nos permiten la comunicación con el medio exterior y la computadora. Existe una gran cantidad de ellos como lo son las terminales de pantalla o CRT (Cathode Ray Tube), los teletipos (TTY), lectoras de tarjetas y de cinta de papel, impresoras, unidades de cinta magnética, unidades de discos magnéticos, graficadoras, digitalizadores, etc.

3.2.2.2. MEMORIA

La función de la memoria consiste en almacenar datos e instrucciones. Podemos distinguir entre dos tipos de memoria: **Memoria Principal**, es aquella que esta formada por dispositivos electrónicos rápidos, capaces de almacenar información, la otra es la llamada **Memoria Secundaria o Masiva**, ésta se encuentra externa a la computadora y está formada de elementos con propiedades magnéticas (discos, floppys, diskettes y cintas) que permiten la grabación y almacenamiento de información.

La memoria principal está organizada en celdas, cada una de ellas es capaz de almacenar un cero o un uno, es decir un bit de información. Estas celdas se pueden manejar en forma individual o bien agruparlas en conjuntos de varios bits, formando "bytes" y éstos a su vez formarán "palabras" ("words").

La memoria principal puede configurarse de tal manera que el contenido de un bit, byte o palabra pueda ser obtenido o almacenado (depende de la computadora) en una sola operación de lectura o escritura respectivamente. Generalmente el acceso es por palabra y para poder hacerlo, es necesario darle un nombre diferente a cada una de ellas. Estos nombres son números de identificación y se les denomina **Direcciones Físicas** o simplemente **direcciones**. Una dirección de una localidad de memoria es la identificación dada a una posición de la memoria.

Al número n de bits que forman una palabra, se le conoce como "**longitud de la palabra**", que varía de acuerdo a la máquina en cuestión. Actualmente las micros tienen entre 8, 16 y 32 bits, las minis entre 16 y 32 bits y las maxis más de 32 bits.

La capacidad o **espacio de memoria**, es un parámetro que

indica el número de localidades de memoria (palabras o bytes) que tiene una computadora, siendo valores típicos desde 4 Kb hasta 20 Mb (1 Kb = 1024 bytes, 1Mb = 1000 Kb).

Las memorias principales pueden o no tener capacidad para poder accesarse ya sea para escribir y o leer información. Aquellas que permiten tanto la lectura como la escritura son llamadas memorias RAM (Random Access Memory), las cuales pueden ser estáticas (SRAM) o dinámicas (DRAM). Existen aplicaciones que requieren la información permanentemente almacenada o raramente alterada (v.g. los programas de control en las calculadoras de bolsillo están usualmente almacenados permanentemente), las memorias que proporcionan éste tipo de acceso (solo lectura) son llamadas memorias ROM (Read Only Memories) y aquellas memorias ROM que pueden ser reprogramadas o reescritas son las PROM (Programmable Read Only Memories). La información almacenada en las ROMs y PROMs es no volátil, esto es, aquella no se pierde cuando dejan de ser energizadas, a diferencia de las RAM que son volátiles.

El tiempo para acceder una localidad de memoria se le conoce como ciclo de memoria y varía, dependiendo de la computadora entre unos 100 ns (un nanosegundo "ns" es una milmillonesima parte de un segundo) a 1 microsegundo.

3.2.2.3. CPU (Unidad Central de Procesamiento)

El procesador está formado por el ALU, la cual hace las veces de una calculadora, realizando funciones aritméticas y lógicas; la Unidad de Control se encarga de organizar y coordinar la operación de los diferentes dispositivos conectados a la máquina. La UC envía las señales de tiempo y sincronía para realizar las diferentes instrucciones. Estas señales de tiempos son realizadas por un circuito de tiempos llamado "reloj del sistema" o simplemente reloj.

El reloj marca secuencias de tiempos repetitivos llamados ciclos de tiempo, de máquina o periodos de reloj. Los ciclos o periodos son cuantificados en unidades de tiempo, a ésta medición se le denomina frecuencia (la frecuencia y el periodo son reciprocos). La frecuencia se mide en términos de "Hertz" cuando la unidad de tiempo utilizada es el segundo, esto es, un Hertz (Hz) es un ciclo por segundo (1Hz = ciclo/s). Las abreviaciones KHz y MHz, denotan respectivamente Kilo (mil) y Mega (millon) de Hertz. Se debe tener cuidado de no confundirlo con el "reloj de tiempo real" o "timer", el cuál es usado para generar "interrupciones" (las cuales se trataran posteriormente) y que es conectado externamente al CPU para provocarselas.

2.2.1.3.1. BLOQUES FUNCIONALES DEL PROCESADOR

En la figura 3-3 se muestra de manera mas detallada la estructura interna del procesador y las conexiones entre el y la memoria principal.




Figura 3-3: Conexiones entre el CPU y la memoria principal.

A excepción de los bloques UC, ALU (vistos anteriormente) y del bloque DEC, los demás son dispositivos de almacenamiento temporal con capacidad de una o dos palabras, similares a las localidades de la memoria principal. Estos dispositivos electrónicos son llamados registros. El bloque DEC es un circuito complejo que puede contener varios registros, decodificadores y lógica asociada.

A continuación se hace una descripción de los diferentes bloques que componen al CPU.

1. PC.- Program Counter. Contiene siempre la dirección de memoria de la siguiente instrucción a ejecutar.
2. MAR.- Memory Address Register. Contiene la dirección de memoria de la instrucción o dato que se va a leer de la memoria.

3. MBR.- Memory Buffer Register. Registro donde se almacena el contenido de la localidad de memoria apuntada por el MAR.
4. IR.- Instruction Register. Contiene la instrucción que se está ejecutando.
5. RPG.- Registros de Propósito General. Registros temporales donde el usuario o el sistema almacenan operandos de carácter temporal.
6. PSw.- Processor Status word. Registro del CPU que contiene información respecto al estado actual del procesador en base a la operación anteriormente realizada.
7. DEC.- Decodificador. Circuito encargado de interpretar la instrucción que se encuentra en el IR y que fue previamente leída de memoria.

3.2.2.4. EL BUS

Hasta ahora se han discutido las diferentes partes funcionales de una computadora. Para que ésta sea un sistema funcional, sus unidades deberán estar conectadas de una manera organizada. Existen diferentes maneras de hacerlo y tienen mucho que ver con la velocidad de operación de la computadora.

Para que una computadora tenga una velocidad razonable de operación, esta deberá estar organizada de tal manera que sus unidades puedan manejar completamente una palabra a un tiempo dado. Lo cual también significa que las transferencias sean hechas en un solo tiempo (una palabra a la vez y no bit por bit), esto implica la consideración de un gran número de líneas para establecer las conexiones. Una colección de tales líneas (alambres), que tengan una identidad en común es llamada "bus". El bus que transporta datos es llamado "bus de datos", también se vio que para acceder un dato a memoria es necesario una dirección, así que el conjunto de líneas que transportan direcciones se les denomina "bus de direcciones". Además de las líneas que transportan datos y direcciones, es esencial tener algunas líneas para propósitos de control. A menudo se considera al bus como una sola entidad consistente de líneas de control, datos y direcciones.

La configuración de una computadora mostrada en la figura 3-2 muestra dos buses denominados, uno el "bus de memoria", por el cual el CPU interactúa con la memoria; el otro bus es el llamado "bus de E/S" por el cual se manejan las funciones de entrada/salida, de tal manera que los datos pasan a través del

CPU en ruta hacia la memoria principal. En esta configuración las transferencias de E/S son bajo el control directo del CPU. Este inicia la transferencia y la monitorea hasta su completa finalización (esta acción es comunmente llamada "entrada salida/programada").

Una configuración un poco diferente a la anterior es una en la que el CPU y la memoria estan invertidos, esto es, la unidad de E/S está directamente conectada con la memoria a través del bus de E/S y el CPU con la memoria por medio del bus de memoria. En este esquema las transferencias de E/S son realizadas directamente desde o hacia memoria. Debido a que la memoria tiene poca o nula circuiteria para controlar tales transferencias (a diferencia del CPU), es necesario introducir un dispositivo que sea capaz de efectuarlas. Este dispositivo es llamado "Canal de E/S", o "Manejador de Acceso Directo a Memoria" (DMA-"Direct Access Memory"). La manera de llevar a cabo la transferencia es haciendo que el CPU indique la información necesaria al canal o DMA, el cuál controla la transferencia.

Las dos descripciones anteriores son representativas de la mayoría de las computadoras y en general de las grandes. Muchas máquinas tienen diferentes buses lo que de hecho las convierte en máquinas "multibus". Sin embargo, su operación está adecuadamente representada por las organizaciones de dos buses. La razón de la inclusión de buses es para mejorar la velocidad de operación en base a un mayor paralelismo de acciones entre las unidades de la computadora.

Una organización significativa por su estructura es la que considera todas las unidades funcionales de la computadora (Entrada, Salida, Memoria y CPU) en "un solo bus", el cual se muestra en la figura 3-4. Este provee un medio único de interacción. Debido a que el bus solo puede ser usado para una transferencia a la vez, esto conlleva a que solamente dos unidades pueden estar activas usando el bus a un tiempo. Este tipo de bus contiene las líneas de datos, direcciones y control. La principal virtud de la estructura de un solo bus es su bajo costo y flexibilidad para "colgarle" dispositivos periféricos. Su desventaja es su baja velocidad de operación. La estructura de un solo bus es frecuentemente encontradas en minis y microcomputadoras.

A pesar que las diferencias entre las diferentes estructuras de bus tienen un efecto significativo en la eficiencia de las computadoras, esto no afecta esencialmente los principios de operación de las computadoras de proposito general. Por lo que, para fines del curso, se puede considerar que la estructura del bus es independiente de los principios funcionales de operación.

Por último hay que mencionar que los elementos que conforman




Figura 3-4: Estructura de un solo bus.

al CPU (ver fig. 3-3), también están interconectados por un bus denominado "bus interno".

3.2.3. CONCEPTO DE PROGRAMA ALMACENADO

El concepto de "programa almacenado" fué introducido en 1833 por Charles Babbage como una característica de una "máquina calculante", que él propuso para que se construyera. Esa máquina, realizaría aritmética decimal, ayudándose de engranes mecánicos de conteo. La máquina de Babbage, incorporó principios que son básicos para el diseño de las computadoras electrónicas. La forma moderna del programa almacenado fué introducido por John von Neumann, quien le añadió un refinamiento significativo. Él especificó que tanto los datos a ser procesados como las instrucciones que los procesan debían estar escritas en la misma notación. Con esta contribución las instrucciones pueden ser manipuladas por la máquina como si fueran datos. Por lo que un programa puede alterar a otro programa o a sí mismo.

La idea de que un programa pueda alterar a otro puede extenderse a que el programa puede ser controlado, monitoreado o supervisado por otro más "inteligente". Este nuevo "superprograma", además de manejar programas puede tener la capacidad de controlar los recursos de la computadora, por ejemplo, la memoria principal, las unidades de entrada y salida y el procesador, y de coordinarlos para un mejor aprovechamiento de la misma computadora así como de los programas que supervisa. A tal "superprograma" se le denomina "sistema operativo".

3.2.4. EL CONJUNTO DE INSTRUCCIONES

Una instrucción es una operación ejecutable por la computadora. El hecho de poder ser ejecutable está en función de su organización y características propias del CPU, pues desencadenan una serie de acciones muy bien definidas en sus unidades funcionales. Así que, diferentes computadoras podrán ejecutar instrucciones "similares" (nótese que pueden ser similares, ya que, por ejemplo, una instrucción "suma dos valores" puede ser ejecutada por la mayoría de las computadoras y seguramente en diferente forma), pero, existirán instrucciones que solo puedan ser ejecutadas en cada una de ellas.

La instrucción para ser "entendible" por la computadora deberá estar representada por un patrón de bits. El tamaño de ese patrón, es una indicación del número de bits requeridos para construir una instrucción ejecutable. El número de bits o tamaño de la instrucción generalmente es algún múltiplo del tamaño de la palabra de la computadora y pueden ser normalmente de 1 a 3 palabras. Usualmente instrucciones de una palabra requieren menos tiempo de ejecución que una de dos palabras y a su vez ésta menos tiempo que una de tres palabras. Las instrucciones cortas son generalmente aquellas que operan con registros u operandos contenidos en registros, mientras que las instrucciones largas pueden ser capaces de trabajar con uno o dos operandos en memoria principal.

El conjunto de instrucciones, es el grupo de instrucciones ejecutables por la computadora (NOTA: no confundir con programa, el cual es un conjunto de instrucciones que le indican a la computadora la realización de una tarea específica y generalmente siguiendo un lineamiento lógico denominado "algoritmo").

El conjunto de instrucciones puede ser dividido en clases bien delimitadas según las acciones que produzcan en la computadora. De manera general estas clases son:

1. Transferencia de datos entre la memoria principal y los registros del CPU.
2. Operaciones aritméticas y lógicas sobre los datos (operandos).
3. Transferencias de control y secuencia de ejecución de instrucciones en un programa.
4. Transferencia de datos desde o hacia dispositivos de E/S.

3.2.5. EVENTOS DE TIEMPO DENTRO DEL CPU

Existe dentro del CPU un mecanismo para producir las acciones de ejecución de las instrucciones en base a una referencia fija en el tiempo. Esta base de tiempo está dada por el circuito del reloj que se encuentra en el CPU.

Para que una instrucción sea ejecutada, deberá apegarse a un cierto tiempo, el cual está en función de las características estructurales de la computadora (en particular el CPU). Este tiempo de ejecución de la instrucción se le denomina ciclo de instrucción.

El ciclo de instrucción, está dividido en los llamados ciclos de máquina, los cuales a su vez están formados por una cantidad fija de ciclos de reloj. Existen diferentes tipos de ciclos de máquina (cada uno realizando una serie de acciones básicas), los cuales pueden ser:

- Ciclo para la obtención de una instrucción.
- Ciclo para realizar una lectura o escritura de algún operando o resultado.
- Ciclo para la lectura o escritura en operaciones con dispositivos de E/S.
- Ciclo para manejar la utilización del bus.
- Ciclo para el manejo de interrupciones.
- Ciclo para indicar el fin de acciones del CPU.

Cada ciclo de instrucción tiene un número variable de ciclos de máquina, pues depende del tipo de instrucción a ejecutar. Esto es, no es lo mismo ejecutar una instrucción que indique que se detenga la ejecución de acciones del CPU que una que requiera de acceder un operando de memoria almacenarlo en un registro, acceder otro operando de memoria, guardarlo en otro registro, aplicarles algún operador y posteriormente almacenar el resultado en alguna localidad de memoria; esto evidentemente se llevará un mayor tiempo de ejecución y por consiguiente el ciclo de instrucción es mayor que el que indica el alto de acciones del CPU.

3.2.6. FUNCIONAMIENTO DE UNA COMPUTADORA

A pesar de lo complejo que pueda parecer la computadora, lo único que realiza siempre e ininterrumpidamente es un ciclo de instrucción de tres fases, las cuales a su vez por simplicidad en la explicación pueden ser alguno de los ciclos de máquina antes mencionados o bien pueden estar constituidos por varios ciclos de máquina. Estas fases son identificables en casi todas las computadoras y son:

FETCH	Se obtiene la instrucción de memoria principal.
DEFEER	Decodificación o interpretación de la instrucción.
EXECUTE	Fase que ejecuta la instrucción.

Este ciclo de instrucción se realiza repetitivamente, ya sea que la máquina esté ejecutando una parte del sistema operativo o bien el programa del usuario.

El ciclo lo ejecuta la unidad de control, para lo cual genera las señales de tiempo y sincronía necesarias.

Durante la fase de **FETCH** se realizan las siguientes operaciones:

MAR <-- PC

Se copia en el MAR el valor del PC; éste apunta siempre a la siguiente instrucción por ejecutar, así que antes de comenzar la ejecución del programa el PC ya tiene la dirección de la primera instrucción.

PC <-- PC+1

Se incrementa automáticamente el valor del PC para que apunte siempre a la siguiente instrucción por ejecutar.

MBR <-- MEM[MAR]

Se copia en el MBR el contenido de la localidad de memoria apuntada por el MAR. Es decir, en el MBR se coloca la instrucción misma.

IR <-- MBR

El contenido del MBR es copiado en el IR, el cual contendrá la instrucción que se está ejecutando.

A continuación la fase de **DEFER** toma el contenido del IR y lo pasa al circuito decodificador de instrucciones, donde se decide el tipo de instrucción de que se trata.

Finalmente en la fase de **EXECUTE** se realiza la ejecución de la instrucción. Puede suceder que ésta requiera de algún dato (operando) almacenado en memoria, o bien que tenga la necesidad de almacenar algún valor en la misma memoria principal, por lo que se hará uso del MAR y del MBK, los cuales servirán como registros "puente" entre la memoria y el procesador.

Una vez terminado la fase de **EXECUTE** comienza de nueva cuenta la fase de **FETCH** iniciándose el ciclo, se copiará en el MAR el valor del PC que había sido incrementado automáticamente. Ahora el MAR tiene la dirección de la siguiente instrucción ejecutable del programa.

En casi todas las máquinas modernas, las fases del ciclo anterior se traslapan con el fin de ganar velocidad en la ejecución de las instrucciones, esto es, la fase de ejecución de la instrucción puede realizarse simultáneamente con la de decodificación de la siguiente instrucción y esta con la fase de obtención de una tercera.

3.2.7. MODOS DE DIRECCIONAMIENTO

Para que una instrucción pueda acceder los diferentes operandos necesarios para su correcta ejecución, es necesario dotarla de algún mecanismo llamado método o modo de **direccionamiento**; el cual se encuentra indicado dentro de la misma instrucción. Los diferentes modos de direccionamiento se pueden definir como las diferentes formas de acceder los registros de propósito general del procesador o las localidades de memoria.

Si bien en todas las computadoras, estos modos de direccionamiento son diferentes en su forma no lo es así en su función, pues pueden distinguirse cuatro modos básicos:

INMEDIATO En este modo el operando se encuentra dentro de la misma instrucción, esto es, el operando es accedido por el CPU al momento de hacer el **FETCH** de la instrucción.

DIRECTO o ABSOLUTO En este modo, la instrucción tiene explícitamente la dirección efectiva de localización del operando.

INDIRECTO o DIFERIDO

La dirección efectiva del operando está en la localidad de memoria principal o registro cuya dirección aparece en la instrucción.

En este modo existe un paso más de direccionamiento que en el directo, pues no se tiene la dirección directamente en la instrucción, sino que, el operando se obtiene indirectamente, esto es, existe una dirección en la instrucción que indica una localidad de memoria o registro donde se encontrara la dirección (la efectiva) donde se encontrará finalmente el operando.

INDEXADO o RELATIVO

En este modo, la dirección efectiva del operando es generada por la suma de un valor índice con la dirección dada en la instrucción. Esto es, el operando se encuentra en una dirección relativa a otra considerada como "base".

El valor índice, o simplemente el índice, está normalmente contenido en un registro del CPU. En algunas computadoras, un registro está dedicado únicamente para este propósito. Este es llamado el registro índice y está involucrado implícitamente cuando se especifica este modo. En otras computadoras, el registro índice puede ser uno de los registros de propósito general, en tal caso, el registro deberá ser nombrado explícitamente en la instrucción.

3.2.8. INTERRUPCIONES

Una interrupción en su amplio sentido, es la acción provocada en el CPU debida a una requisición de atención de un evento externo o interno al procesador.

Las interrupciones debidas a un evento externo están provocadas por los dispositivos de E/S, los cuales provocan la acción por medio de señales transmitidas por el bus hacia el CPU. La señal de interrupción normalmente es generada por circuitos propios de los dispositivos de E/S, esto es, es una interrupción por "hardware" o simplemente interrupción.

Sin las interrupciones, la lógica externa no tendría manera de controlar las secuencias de ejecución de un programa. Sin las interrupciones, un dispositivo externo que requiera la ejecución de un programa en específico debe "llamar" la atención del

procesador modificando el estado de algunas banderas de estado del mismo dispositivo. El dispositivo externo debe entonces esperar hasta que el procesador "vea" el estado de esas banderas. A estas acciones se les conoce como "poleo". El poleo no es adecuado para situaciones en las que la lógica externa requiera de atención inmediata y quizá después de un cierto tiempo el procesador cheque el estado de las banderas del dispositivo para atenderlo y entonces probablemente sea muy tarde para que se realice alguna acción, pues, puede suceder que datos que el dispositivo externo necesite proporcionar al procesador sean perdidos; o bien que la información que tiene el dispositivo no llegue a tiempo al procesador; o también puede suceder que el procesador continúe efectuando operaciones de entrada/salida sobre el dispositivo una vez que el mismo determine algún error fatal y trate de reportarlo a él. Para evitar que lo anterior suceda, el CPU debe estar entonces "poleando" o monitoreando continuamente al dispositivo, lo cual resulta en consumir mucho tiempo en la acción.

Muchas veces el evento externo está asociado con la transferencia de datos entre los dispositivos de E/S y memoria principal o CPU; también con funciones de "tiempo real" provocadas por circuitos externos al CPU que generan intervalos de tiempos para la atención de algún evento en momentos preestablecidos; o bien puede estar asociado con condiciones catastróficas o anormales, típicamente por fallas de potencia o una falla en una porción de la computadora o en un sistema en tiempo real conectada a ella. Los ejemplos anteriores son situaciones en las que el dispositivo debe tomar un papel activo, forzando al procesador a detenerse y realizar una serie de acciones que atiendan la necesidad en forma precisa.

3.2.8.1. ATENCION DE LA INTERRUPCION

El dispositivo externo debe mandar una serie de señales apropiadas para realizar una "petición de interrupción". El procesador prueba esas líneas de petición de interrupción en la ejecución de cada instrucción. Algunas interrupciones pueden ser "nabilitadas" o "desnabilitadas" bajo el control de programa (esto es, por el usuario), otras no pueden serlo. El procesador ignora aquellas peticiones de interrupción desnabilitadas; este sirve las peticiones de interrupción nabilitadas de la siguiente manera:

1. Detiene la ejecución del programa que esté ejecutando en ese momento.
2. Ejecuta un programa especial que cumple con las necesidades del dispositivo externo que provoca la interrupción.

3. Continúa ejecutando el programa a partir del punto donde ocurrió la interrupción.

RECONOCIMIENTO DE LA INTERRUPCION

El paso 1 anterior se le conoce como "reconocimiento de la interrupción". Durante el reconocimiento de la interrupción el procesador debe "salvar" o guardar el PC y el PSW, en alguna area de memoria, a menudo es en un area de RAM denominada "stack". El PC entonces direcciona la siguiente instrucción secuencial; esto es, la instrucción la cual debió ser ejecutada si la interrupción no hubiese ocurrido. Esta es tambien la instrucción que será ejecutada tan pronto como la interrupción haya sido servida en el paso 3. En el paso 2, la ejecución "brinca" a un programa especial dedicado a una interrupción en particular que haya sido reconocida.

RUTINA DE SERVICIO DE LA INTERRUPCION

El programa ejecutado debido a la atención de una interrupción reconocida se le conoce como "rutina de servicio de la interrupción". Esta rutina normalmente comienza salvando información adicional que no es automáticamente salvada durante el proceso de reconocimiento. Por ejemplo, los contenidos de todos los registros son frecuentemente guardados en el stack antes de que cualquier registro sea modificado por la rutina de servicio. Es entonces cuando la rutina de servicio efectúa las operaciones requeridas por la interrupción reconocida.

RETORNO DE LA INTERRUPCION

Finalmente, en el paso 3, ocurre un retorno de la interrupción; esto es exactamente el proceso inverso al del reconocimiento de la interrupción. Si la rutina de servicio salvó información adicional antes de empezar a ejecutarse, entonces esta restaurará esta información antes de efectuarse el retorno de la interrupción presente. Por ejemplo, si la rutina de servicio de interrupción salvó inicialmente todos los registros del CPU en el stack, entonces restaurará todos esos contenidos del stack. Es entonces cuando se ejecuta una instrucción del tipo "Retorno de Interrupción"; esta restaura los contenidos del PC y del PSW que fueron salvados durante el proceso de reconocimiento, causando posteriormente que continúe la ejecución del programa interrumpido a partir del punto donde fué interrumpido (recuerdese que el PC restaurado tiene la dirección de la siguiente instrucción a ejecutarse del programa).

3.2.8.2. INTERRUPCIONES NO MASCARABLES

Algunas interrupciones son tan importantes que no pueden ser deshabilitadas. Estas son llamadas "interrupciones no mascarables". El procesador siempre reconocerá y servirá una interrupción no mascarable. Las interrupciones no mascarables son frecuentemente usadas para indicar una falla de potencia; un procesador usualmente puede ejecutar unos cientos de instrucciones entre el tiempo de detección de la falla de potencia y el tiempo cuando la potencia sea insuficiente para operar al procesador (a la computadora en general). Esas instrucciones pueden "poner en orden" al programa, permitiendo un reinicio cuando la potencia sea reestablecida de nuevo.

3.2.8.3. INTERRUPCIONES MASCARABLES

Las interrupciones que pueden ser habilitadas y deshabilitadas son conocidas como "interrupciones mascarables". Todas las interrupciones encontradas durante la ejecución normal de un programa deberían ser interrupciones mascarables (o enmascarables).

La secuencia del evento de interrupción es por sí misma calificable, cuando la interrupción es de tipo interno al procesador. Por lo que el CPU permiten que la secuencia del evento sea iniciada por cierta lógica interna a el. Esto puede ocurrir en una de las dos formas siguientes:

1. Una condición detectada durante la ejecución de una instrucción puede iniciar una secuencia de eventos similar a una petición de interrupción; esta es llamada "TRAP DE SOFTWARE". Por ejemplo, si en el ciclo de Fetch se obtiene una instrucción con código desconocido, el CPU debe responder ejecutando un Trap.
2. Muchos procesadores (la mayoría de los microprocesadores de 16 bits o mas), tienen instrucciones que están diseñadas para que ocurra una secuencia de interrupción. Estas son conocidas como "INTERRUPCIONES DE SOFTWARE".

3.2.8.4. PRIORIDADES DE INTERRUPCION

Un procesador puede recibir diferentes peticiones de interrupción; por lo que puede suceder que dos o mas peticiones de interrupción ocurran al mismo tiempo, y solo una debe ser servida determinada por una "lógica de prioridades de interrupción". Esta lógica de prioridades se aplica únicamente durante la fase de reconocimiento de la interrupción; no se aplica durante el periodo completo de servicio de la interrupción. Por ejemplo, si dos peticiones de interrupción ocurren simultáneamente y se reconoce una petición de interrupción con prioridad alta, entonces, la rutina de servicio de interrupción alta mantendrá la interrupción de baja prioridad deshabilitada. Si la rutina de alta prioridad no mantiene deshabilitada a la de baja, sucederá que la interrupción de baja prioridad sea reconocida dentro de la rutina de alta prioridad.

Una vez, que la rutina de alta prioridad inicia su ejecución, únicamente la petición de interrupción de baja prioridad quedará pendiente. Solo podrá ser reconocida dentro de la rutina de alta prioridad si dentro de ella se habilitan las interrupciones.

3.2.8.5. INTERRUPTONES VECTORIZADAS

Una vez que la interrupción ha sido reconocida, hay dos maneras con las cuales el CPU puede identificar la fuente de la interrupción. Si la interrupción es vectorizada, entonces no se requiere proceso de identificación, debido a que la secuencia de reconocimiento maneja la identificación. Cada interrupción vectorizada tiene una rutina de servicio y el proceso de reconocimiento de interrupción incluye algun mecanismo para la identificación de esta rutina de interrupción. Este tipo de interrupciones hacen uso de un vector, el cual simplemente es un apuntador a una dirección de memoria que contiene la rutina de servicio apropiada. Los vectores de auto-identificación son proporcionados por los dispositivos que interrumpen y pueden ser tanto la dirección de memoria completa o un número índice que es sumado a una base para desarrollar el vector completo.

3.2.8.6. INTERRUPTONES NO-VECTORIZADAS

En este tipo de interrupciones, el procesador proporciona directamente la rutina de atención al dispositivo que lo requiere. La manera en que identifica al dispositivo es por medio de una "línea" especial conectada entre el y el procesador sin necesidad de una identificación explícita. Pero pueden existir casos en los que dos o más dispositivos compartan una sola línea de interrupción. Entonces el microprocesador tiene que "polear"

a los dispositivos que comparten la petición de interrupción. El CPU debe leer el contenido de los registros de estatus de los diferentes dispositivos, lo cual es lo mismo si no hubieran interrupciones (o sea si siempre estuviera poleando para determinar si hay interrupción). La razón de que polee es que es la interrupción la que inicia ese poleo. Sin la interrupción el procesador tendría que estar poleando continuamente, o bien en otro esquema que de tiempo en tiempo lo haga.

3.3. QUE ES UN MICROPROCESADOR ?

Un **microprocesador** es el CPU de una computadora, reducido a tal escala que cabe en un chip (los primeros a veces ocupaban más de uno), el cual contiene decenas de miles de transistores, resistencias y elementos de circuitos similares integrados en "gran escala" (LSI). Aunque estrictamente hablando, un microprocesador puede ser implementado con componentes mas convencionales de "mediana escala de integración" (MSI).

El microprocesador **no** es una computadora en su amplio sentido (al menos, no en la mayoría de los casos), pero contiene los elementos lógicos para manipular datos y efectuar operaciones lógicas y aritméticas sobre ellos. Para que sea una computadora **completa**, el microprocesador, generalmente deberá reunir una serie de elementos de **soporte** (que junto con el microprocesador conforman las llamadas familias) tales como memoria, circuitos de entrada y salida, fuentes de poder y otros con funciones especializadas. El microprocesador junto con sus circuitos de soporte normalmente están organizados alrededor de una estructura de "un solo bus" (ver fig. 3-4), esto es todos los elementos que "cuelgan" del bus están conectados en paralelo, con las consabidas ventajas y desventajas de bajo costo y "relativa" lenta velocidad de operación debido, al compartimiento del bus entre sus elementos (solo dos lo pueden utilizar en una acción).

Así que, una computadora configurada alrededor de un microprocesador es llamada **microcomputadora**. También existen **microcomputadoras** integradas en un solo chip, esto es: CPU, memoria principal y circuitos de entrada-salida empaquetados en uno solo.

3.3.1. FUNCIONAMIENTO DE UN MICROPROCESADOR

La tarea de un microprocesador, así como en el CPU de una gran computadora, es:

- Recibir datos en forma de "cadenas" de dígitos binarios, a través de un dispositivo de entrada.
- Almacenar los datos para un procesamiento posterior.
- Realizar operaciones aritméticas y lógicas sobre los datos de acuerdo con las instrucciones previamente almacenadas (programa).
- Y por último otorgar los resultados al usuario a través de mecanismos (dispositivos) de salida.

Así que el diagrama típico de un microprocesador es el mostrado en la figura 3-3, y el funcionamiento de sus unidades se aplica de manera similar al descrito en la sección anterior.

3.3.2. MICROPROCESADORES "BIT SLICED"


Los microprocesadores generalmente manejan un tamaño fijo de palabra (la cuál puede ser 8, 12, 16 y en ocasiones de 32 bits); también existen aquellos en los cuales sus unidades funcionales, están divididos modularmente en varios chips idénticos que pueden ser ligados en paralelo, el número total de chips depende de la longitud de la "palabra" que el usuario desea procesar: cuatro bits, ocho bits, doce bits o más. Tal arreglo "multichips" es conocido como una organización "rebanadas de bits" ("bit sliced"). Una característica de este tipo de microprocesadores es que ellos son microprogramables: permiten al usuario crear grupos específicos de instrucciones, lo cual es una ventaja definitiva en muchas aplicaciones.

3.3.3. MICROPROCESADORES DE 8 BITS

Una vez que se han entendido los conceptos fundamentales de una computadora y por consiguiente de los microprocesadores, será necesario revisar algunos representativos tanto por su característica de manejo de palabras de 8 bits como por lo común que son en el mercado, su marcada preferencia y su trascendencia histórica (como lo es el caso del Intel 8080, precursor de los micros de 8 bits). No se revisarán los microprocesadores "bit slice", debido a sus aplicaciones tan específicas, además de ser necesario introducir conceptos nuevos a los vistos como lo es la

"microprogramación", concepto que dista (como pudiera intuirse) de la programación de microprocesadores de propósito general con tamaño fijo de palabra y que pudiesen (de mala manera) asociarlos con estos.

Los microprocesadores seleccionados son el Intel 8080 y 8085, el Motorola 6800, el Zilog Z80, y el 6502 de Mostek. Su revisión será en base a sus aspectos funcionales y filosofía estructural.



NOTA: el símbolo ===> representa a el apuntador.

Figura 3-5: Las acciones de PUSH y POP en el STACK

Antes de conocerlos, es necesario mencionar una característica importante que presentan la gran mayoría de los microprocesadores y es la del manejo de un area de memoria a veces interno al CPU y en otras arquitecturas externo a el. Esta area de memoria consiste de localidades consecutivas de palabras

manejadas como un "stack", cuyo funcionamiento es el almacenar datos contiguos. Estos datos van siendo apilados uno encima del otro y la manera de poder obtenerlos es: el último apilado (escrito en el stack) es el primero que se lee. Para poder acceder (leer o escribir) datos en el stack, es necesario contar con un **apuntador** o "pointer", el cuál señala la posición del último dato metido en el. Este apuntador tiene la dirección del "tope" del stack.

En la figura 3-5, se muestran las acciones llevadas a cabo en el stack, las cuales son la de "meter" y "sacar" datos (escribir o leer), a estas acciones se les conoce como hacer un "push" o hacer un "pop" respectivamente.

El apuntador en algunos microprocesadores está contenido en un registro dedicado, denominado generalmente como **registro del apuntador del stack** o "stack pointer register".

El "stack", sirve para almacenar los contenidos del PC, del PSW, de los registros en general, y cualquier dato que pudieran ser afectados durante la ejecución del programa o en los casos de interrupciones y llamadas a "subrutinas".

3.3.3.1. EL MICROPROCESADOR 8080

En la figura 3-6, se muestra el diagrama del CPU del microprocesador 8080. En el se pueden distinguir perfectamente el ALU, el FCW llamado FLAG FLIP-FLOPS, la UC, un arreglo de registros, el MAR llamado "Address Buffer", el MBR o "Data Bus Buffer/Latch", el IR, el circuito de decodificación y ejecución de la instrucción y el bus interno de datos.

Este microprocesador (o micro simplemente), tiene las siguientes características:

TECNOLOGIA: NMOS, en chip de 40 patas.

FUENTES DE ALIMENTACION:
+5, -5 y +12 Volts.

RELOJ: Externo de dos fases, con un circuito generador (8224), frecuencia de 2 MHz (aunque hay versiones con relojes más rápidos de 2.6MHz y 3MHz).

CICLOS DE MAQUINA:

Cada uno requiere de uno a cinco ciclos de reloj. Existen 10 diferentes ciclos: 1. FETCH, 2. MEMORY READ, 3. MEMORY WRITE, 4. STACK READ, 5. STACK WRITE, 6. INPUT, 7. OUTPUT, 8. INTERRUPT, 9. HALT, 10. HALT&INTERRUPT.




Figura 3-6: Diagrama de Bloques Funcionales del CPU 8080.

CICLO DE INSTRUCCION:

Esta constituido de uno a cuatro ciclos de máquina.

TAMAÑO DE LA INSTRUCCION:

De 8, 16 y 24 bits (1,2 y 3 palabras).

REGISTROS:

Hay 6 registros de propósito general arreglados en pares, llamados: B,C; D,E; y HL, con los cuales se pueden manejar datos de 16 bits o de 8 bits utilizandolos por separado, además del acumulador A. Tiene tambien un par de registros temporales W,Z. Y el registro del "stack pointer" de 16 bits.

STACK:

Externo, y de tamaño máximo de 64K bytes.

ESPACIO DE MEMORIA:

Puede direccionar 64K bytes con modo de direccionamiento directo.

BANDERAS:

Tiene un registro de banderas(flags), las cuales indican el estado de la instrucción previamente ejecutada y son cada una de un bit: No cero, Cero, No acarreo, Acarreo, Paridad par e impar, y Signo positivo y negativo.

ENTRADA/SALIDA: Transferencia de datos entre el acumulador (A) y dispositivos de E/S con tamaño de palabra de 8 bits.

SISTEMA DE INTERRUPCIONES:

Vectorizada con 8 niveles (una por cada rutina de atención).

CONJUNTO DE INSTRUCCIONES:

Consiste de 78 instrucciones, agrupadas en las de movimiento de datos entre registros, registros a memoria al stack, del stack o memoria hacia los registros, de entrada/salida de o hacia el acumulador; de transferencia de control; operaciones aritméticas y lógicas y para manejo de interrupciones. Puede efectuar operaciones de suma y resta entre dos registros en 2 microsegundos.

TIPO DE ARITMETICA:

En complemento a dos y en BCD (4 bits/dígito).

MODOS DE DIRECCIONAMIENTO:

Direccionamiento directo; Direccionamiento por par de registros (se especifica una dirección en uno de los regs. pares); Direccionamiento por el apuntador del stack (una localidad de memoria se puede acceder via el registro del apuntador del stack); y Direccionamiento Inmediato.

Presenta un registro temporal TMP, el cual recibe información del bus interno y puede mandar todo o porciones de el hacia el ALU, al registro de banderas y hacia el bus interno.

199215

3.3.3.2. EL MICROPROCESADOR 8085

Este micro esta ilustrado en el diagrama de la figura 3-7. Se puede observar que en su estructura es muy similar al 8080 de la figura 3-6, con la diferencia de que el 8085 en primera instancia presenta un circuito para control de interrupciones, un control de E/S seriales para una interfase serial simple. El 8085 utiliza un bus de datos multiplexado (compartido) para datos y direcciones. La dirección es dividida entre el bus de direcciones altas (A15-A8) y los 8 bits bajos de direcciones, son colocados en el bus de Datos/Direcciones (AD7-AD0). Otra diferencia esta en los registros.

8085 CPU FUNCTIONAL BLOCK DIAGRAM




Figura 3-7: Diagrama de los bloques funcionales del CPU 8085

Las características principales de este micro estan a continuación:

TECNOLOGIA: NMOS, en chip de 40 patas.

FUENTES DE ALIMENTACION:
Solo una fuente de +5 volts.

RELOJ: Tiene el generador de reloj incluido y solo necesita un cristal externo o un circuito oscilador KC. Frecuencia de 3Mz.

CICLOS DE MAQUINA:
Consiste de 3, 4 o 6 ciclos de reloj. Existen los siguientes ciclos de máquina: 1. WRITE MEMORY, 2. READ MEMORY, 3. INPUT, 4. OUTPUT, 5. FETCH, 6. INTERRUPT, 7. HALT, 8. HOLD y 9. RESET.

CICLOS DE INSTRUCCION:
De cuatro a 18 ciclos de reloj.

TAMANO DE LA INSTRUCCION:
De 8, 16 y 24 bits (1, 2 y 3 palabras).

REGISTROS: Hay 6 registros de 8 bits arreglados en pares BC; DE; y HL. Tambien está el acumulador A de 8 bits el del apuntador al stack de 16 bits y el registro de banderas.

STACK: Externo de 64K bytes.

ESPACIO DE MEMORIA:
Direccionamiento de 64K bytes en modo directo.

BANDERAS: Las mismas que en el 8080.

ENTRADA/SALIDA: Transferencia de datos de 8 bits en paralelo y además cuenta con un puerto serial para entrada y salida.

SISTEMA DE INTERRUPCIONES:
Vectorizada con 12 niveles. Tiene 3 interrupciones con máscara programable, una no enmascarable (TRAP) para condiciones catastróficas, como falla de potencia.

CONJUNTO DE INSTRUCCIONES:
Consiste de 80 instrucciones del tipo de las del 8080 y además algunas para el manejo de interrupciones y para las máscaras de las interrupciones enmascarables. Realiza operaciones de suma y resta entre registros en un tiempo de 1.3 microsegundos.

TIPO DE ARITMETICA:

Decimal (BCD), binaria (en complemento a dos) y de doble precisión (operandos de 16 bits).

MODOS DE DIRECCIONAMIENTO:

Inmediato; Inmediato Extendido (igual que el inmediato pero con operandos de 16 bits); direccionamiento Directo; Directo por Registr; direccionamiento Extendido; direccionamiento de Página Cero (utilizado solo para la instrucción RST).

Este micro es compatible en el conjunto de instrucciones con el 8080, presenta mejoras como control de sistema con información disponible de los ciclos de máquina para control de un sistema mayor. Presenta también cuatro entradas de interrupción y además una interrupción compatible con el 8080. Otra diferencia está en el reloj que es de una fase.

3.3.3.3. EL MICROPROCESADOR 280

Este micro es uno de los más populares que existen en el mercado, presenta mejoras sustanciales con respecto al 8080 (en realidad es una mejora del 8080) y en otras con el 8085.

En la figura 3-8, se muestra la estructura funcional del CPU 280. Este micro presenta un conjunto de registros mayor a los del 8080 y 8085 pues se añaden dos registros más para manejo de índices, un registro para la identificación de dispositivos que pudieran interrumpir y un registro especializado para producir las secuencias de "refrescamiento" en las memorias dinámicas asociadas con este micro. Tiene además de los registros A, F, BC, DE, y HL del 8080 otro grupo de registros "espejo" de estos.

Las características de este micro son las siguientes:

TECNOLOGIA: NMOS en chip de 40 patas.

FUENTES DE ALIMENTACION:
Solo una de +5 Volts.

RELOJ: Externo de una fase, con un circuito convencional de cristal o KC y frecuencia de 4 MHz.

CICLOS DE MAQUINA:
Cada ciclo de máquina está compuesto de tres a seis ciclos de reloj. Existen siete tipos de ciclos de máquina: 1. FETCH; 2. MEMORY READ o




Figura 3-8: Diagrama de los bloques funcionales del CPU 280.

MEMORY WRITE, 3. INPUT o OUTPUT 4. BUS REQUEST/ACKNOWLEDGE, 5. INTERRUPT REQUEST/ACKNOWLEDGE, 6. NONMASCARABLE INTERRUPT REQUEST/ACKNOWLEDGE, 7. EXIT.

CICLO DE INSTRUCCION:

Consiste de uno a seis ciclos de máquina (con excepción de instrucciones relacionadas con movimiento de datos).

TAMAÑO DE LA INSTRUCCION:

De 8 y 16 bits (1 y 2 palabras).

REGISTROS:

Consiste de 14 registros de propósito general de 8 bits llamados A, B, C, D, E, H y L y A', B', C', D', E', H' y L' (espejos), también existe el registro de banderas

F y F'. Se pueden utilizar en pares de BC, DE y HL así como sus correspondientes primos (espejos). Estos registros pueden intercambiar sus contenidos con sus correspondientes primos. También hay registros de propósito especial llamados I (usado para formar los 8 bits más significativos de un apuntador a una dirección en un vector de direcciones de rutinas de servicios); 2 registros IX e IY de 16 bits cada uno (para manipulación de datos organizados en tablas, así como para implementación de código relocalizable); un registro R para el manejo automático de "refresco" en memorias dinámicas; y un registro del apuntador del stack llamado SP.

STACK: De 64K bytes, externo en memoria RAM.

ESPACIO DE MEMORIA:

Se pueden acceder hasta 64K bytes de memoria con modo directo.

BANDERAS:

Tiene 7 banderas en un registro de 8 bits llamado F. Estas banderas son la de signo (S), la de cero (Z), bandera de medio carry en operaciones BCD (H), bandera para paridad/sobreflujo (P/V), bandera de substracción en operaciones de resta BCD (N) y la bandera de acarreo del bit de mayor orden del acumulador (C).

ENTRADA/SALIDA: Transferencia de datos de 8 bits entre el acumulador y dispositivos de E/S por medio de instrucciones especiales (IN y OUT).

SISTEMA DE INTERRUPCIONES:

Vectorizada, enmascarable y no enmascarable, con un alto grado de sofisticación en relación con los micros presentados.

CONJUNTO DE INSTRUCCIONES:

Las instrucciones se pueden agrupar en aquellas de carga de datos de 8 y 16 bits; de intercambio, transferencia de bloques de datos y búsquedas, de aritmética de 8 y 16 bits; lógicas; orientadas a manejo de bits; de transferencia y control de programa y de entrada/salida.

TIPO DE ARITMETICA:

Binaria, decimal y de doble precisión.

MODOS DE DIRECCIONAMIENTO:

Tiene modos Inmediato; Inmediato Extendido;

Direccionamiento por Registro; Extendido; Indirecto; Relativo; Modificado para Pagina Cero; y direccionamiento por Bit.

Las características que lo hacen superior a los micros 8080 y 8085 es su conjunto de registros, un mejor manejo de interrupciones, un mayor número de instrucciones y más modos de direccionamiento (son extensiones de los básicos, pero de manera explícita).

Notese que los micros 8080, 8085 y 280 tienen la misma filosofía de organización funcional pero con ventajas sustanciales en el último.

3.3.3.4. EL MICROPROCESADOR 6800

Este micro se muestra en la figura 3-9, en el se muestran el MAR o Output Buffers de 16 bits, el MBR o Data Buffer, el IR, la UC, el PC y el Stack Pointer compuestos de dos registros de 8 bits cada uno (uno para la parte mas significativa y el otro para los bits menos significantes), un par de acumuladores, el ALU y el PCW llamado Condition Code Register. A continuación se muestran las características importantes de este microprocesador:

TECNOLOGIA: NMOS, en chip de 40 patas.

FUENTES DE ALIMENTACION:
Solo una fuente de +5 Volts.

RELOJ: Externo, de dos fases, por medio de un circuito generador de tiempos (MC6870). Y con frecuencia de 1 MHz.

TAMAÑO DE LA INSTRUCCION:
De 8 16 y 24 bits (1, 2 y 3 palabras).

REGISTROS: Tiene solo dos registros de proposito general aritmeticos de 8 bits cada uno llamados A y B. Tiene tambien un registro índice para manejo de datos de 16 bits, y un registro para el apuntador al stack de 16 bits, divididos cada uno de estos en dos de 8 bits.

STACK: Es externo y de tamaño máximo de 64K bytes.

ESPACIO DE MEMORIA:
Se pueden direccionar 64K bytes de memoria con modo directo.

873801




Figura 3-9: Diagrama de los bloques funcionales del CPU 6800.

BANDERAS: Tiene seis banderas, una para el acarreo (C), otra para marcar el sobreflujo (V), para el cero (Z), para indicar resultado negativo (N), para interrupción (I) y para medio acarreo en operaciones BCD (H).

ENTRADA/SALIDA: Transferencia de datos con tamaño de 8 bits.

SISTEMA DE INTERRUPCIONES: Es Vectorizada enmascarable y una no enmascarable.

CONJUNTO DE INSTRUCCIONES:

Tiene 72 instrucciones agrupadas como aritméticas, lógicas, de control y transferencia, para el manejo de interrupciones y manejo del stack.

TIPO DE ARITMETICA:

Puede efectuar aritmética binaria y decimal.

MODOS DE DIRECCIONAMIENTO:

Hay 7 modos: Direccionamiento por el acumulador; Inmediato; Directo; Extendido; Indexado, relativo e Implicado.

Este micro efectúa operaciones de suma y resta en 5 microsegundos (es más lento que los anteriores), tiene también la ventaja de poseer únicamente dos registros aritméticos (A,B) y solo un registro índice (IX). No presenta capacidad de autoincremento, por lo que es necesario hacerlo con instrucciones separadas. Sin embargo tiene un amplio repertorio de modos de direccionamiento y su sistema de interrupciones es más completo que el del 8080.

3.3.3.5. EL MICROPROCESADOR 6502

Este microprocesador es muy semejante al 6800, solo que en lugar de tener dos registros aritméticos y uno índice, tiene solo un acumulador y dos registros índices. El diagrama del micro 6502 se muestra en la figura 3-10. Este microprocesador presenta las siguientes características:

TECNOLOGIA: NMOS en cnp de 40 patas.

FUENTES DE ALIMENTACION:

Una fuente de +5 Volts.

RELOJ:

Tiene un generador de reloj integrado, el cual solo necesita un circuito externo oscilador o una red RC. La frecuencia es de 1 MHz.

CICLO DE MAQUINA:

El número mínimo de ciclos de reloj para formar un ciclo de máquina es de 2.

TAMAÑO DE LA INSTRUCCION:

Puede ser de 8, 16 y 24 bits (1, 2, o 3 palabras).

08049




Figura 3-10: Diagrama de los bloques funcionales del CPU 6502.

- REGISTROS: Tiene dos registros índices de 8 bits cada uno llamados X y Y, un acumulador como registro aritmético de propósito general A y el apuntador al stack de 8 bits.
- STACK: Este es reducido de tamaño máximo de 256 bytes.
- ESPACIO DE MEMORIA: Puede direccionar hasta 64K bytes de memoria con direccionamiento directo.
- BANDERAS: Tiene 7 banderas cada una de un bit. Y son: de acarreo (C), de resultado cero (Z), para deshabilitar interrupciones (I), para aritmética decimal (D), para un "break" (B) (solo es prendida por el micro y es usada para determinar si durante un servicio de interrupción, fué esta causada por el comando break o por una interrupción real), una bandera para sobreflujo (V) y una bandera de resultado negativo (N).
- ENTRADA/SALIDA: La transferencia de datos en E/S es de tamaño de 8 bits.
- SISTEMA DE INTERRUPCIONES: Es del tipo "poleadas", con dos líneas, enmascarable y no enmascarables.
- CONJUNTO DE INSTRUCCIONES: Consiste de 64 instrucciones y son del tipo aritméticas, lógicas, de transferencia y control de programa, pero no hay para manejo de interrupciones.
- TIPO DE ARITMETICA: Binaria y decimal (BCD).
- MODOS DE DIRECCIONAMIENTO: Tiene 9 modos los cuales son: Inmediato; Absoluto; Página cero; Implícito; Relativo; Indexado Absoluto; Indexado en Página cero; Indirecto Indexado y Indexado Indirecto.

Este micro presenta una diferencia sustancial con respecto a los anteriores y es el de su manejo de interrupciones pues lo hace de manera "poleada". El tiempo para efectuar una suma o una resta es de dos microsegundos.

3.3.4. MICROPROCESADORES DE 16 BITS

Ahora se procederá a revisar las características de los micros de 16 bits y que no presentan los micros de 8 bits. Por su importancia se describirán de manera general los micros: 8086 de Intel, 28000 de Zilog, MC68000 de Motorola y el NS16000 de National Semiconductors.

3.3.4.1. ESTRUCTURA INTERNA

El 8086 de Intel, básicamente es una versión mejorada del 8080/8085 a nivel de 16 bits. Las instrucciones son orientadas por byte y se pueden ejecutar todas las instrucciones del 8080 y 8085. Internamente se compone de dos unidades, la unidad de ejecución y la unidad de interfase al bus, ver la figura 3-11. Una de sus mejores características es la de manejar una cola de 6 bytes para instrucciones próximas a ejecutarse, esta cola alimenta instrucciones a la unidad de ejecución en segmentos de 8 bits. El bus interno es de 8 bits, mientras que, el del ALU es de 16 bits.

El 28000 de Zilog no es una mejora del 280 sino que, tiene una estructura interna totalmente distinta, no son compatibles ni en código ni en instrucciones. Existen dos versiones de este micro, el 28001 o versión segmentada que permite un manejo sofisticado de memoria y el 28002 o versión reducida no segmentada, que tiene un espacio de direccionamiento de 64K bytes, por lo que, tiene una capacidad semejante a los micros de 8 bits. Sin embargo, por lo demás son compatibles totalmente, incluso el 28001 puede ejecutar código de 28002 operando en modo no segmentado. Sus trayectorias internas de datos e instrucciones son de 16 bits, aunque puede manejar bytes, las instrucciones son orientadas por palabras de 16 bits. En la figura 3-12 se muestra el diagrama de bloques del micro. El 68000 de Motorola es arquitectónicamente distinto de los anteriores y de los micros de 8 bits ya que está totalmente microprogramado. Su estructura es más simple y se muestra en la figura 3-13, su operación se centra alrededor de una unidad de ejecución de microprograma controlada. El tamaño del almacén de control se minimiza a través del uso de una estructura de control de dos niveles. En el nivel uno, las instrucciones de máquina se producen por secuencias de "microinstrucciones" en el almacén del microcontrol. Estas microinstrucciones son apuntes a "nano-instrucciones" en el "nano-almacén" del nivel dos. El nano-almacén contiene palabras de control las cuales controlan la unidad de ejecución.

La arquitectura del microprocesador NS16032, se muestra en la figura 3-14, en el se contempla un mecanismo de anticipación el cual pre-almacena la secuencia de la instrucción en una cola de 8 bytes, mientras se extrae la instrucción anterior de la cola




Figura 3-11: Estructura interna del microprocesador Intel 8086 (iAPX 86).




Figura 3-12: Estructura interna del microprocesador Zilog Z8000.




Figura 3-13: Estructura interna del microprocesador Motorola MC68000.

para su decodificación simultáneamente se está terminando de ejecutar la instrucción más anterior. Por lo tanto, tres instrucciones sucesivas pueden ser procesadas simultáneamente por el procesador. La arquitectura representa una máquina de dos operandos donde cada operando puede ser direccionado por todos los modos de direccionamiento. Se implementó un "microcódigo" con técnica de dos niveles para compartir las partes comunes, rutinas de cálculo de la dirección efectiva, de todas las instrucciones y evitar de esta manera pérdidas de tiempo en llamadas a subrutinas y espacios en memoria al tener que repetir partes del microcódigo. El nivel superior es un preprocesador que controla el cálculo de la dirección efectiva del operando u operandos y las secuencias de ejecución, mientras que, el nivel inferior concierne a los detalles de los pasos de ejecución. Internamente el 16032 es una máquina de 32 bits puesto que maneja buses de datos, registros de 32 bits y ALU de 32 bits, con lo que se pueden efectuar operaciones aritméticas de 2 operandos de 32 bits ya sea binario o BCD.

3.3.4.2. MODOS DE OPERACION

Una característica específica de los microprocesadores de 16 bits y no encontrada en ningún micro de 8 bits es el manejo de dos modos de operación. Esta característica es muy importante para los sistemas operativos de multitarea y multiusuario ya que uno de los modos está reservado para el sistema operativo de la máquina y el otro para los usuarios. Cada modo tiene sus propios registros, su propio status y su propia memoria; existen algunas




Figura 3-14: Estructura interna del microprocesador National Semiconductor NS16000.

partes privilegiadas del micro (instrucciones, direccionamiento, etc.), las cuales son usadas exclusivamente por el sistema operativo. En los micros de 8 bits no existen recursos específicos de "hardware" para el sistema operativo, todas las medidas de protección y reserva deben tomarse por "software", mientras que en los micros de 16 bits parte de esas medidas están concebidas en el hardware.

Esta es una de las características más importantes en los micros de 16 bits que ha cambiado totalmente el enfoque de aplicaciones y utilidad de los microprocesadores, ya que de ser unos simples controladores de equipo, computadoras pequeñas monousuarias han pasado ahora a ser usadas en aplicaciones de mayor alcance y a competir con las minicomputadoras. El 8086, sin embargo, tiene un solo modo de operación.

El 28000 tiene dos modos de operación el modo sistema y el modo normal. El sistema operativo se ejecuta en el modo sistema desde donde se pueden manejar todos los recursos del procesador, existen instrucciones privilegiadas que solo se pueden usar en modo sistema, intentar usar estas instrucciones en modo normal ocasionan un trap interno. Por hardware existe una señal que indica el modo en el que se encuentra operando el procesador, usando esta señal se puede duplicar la memoria y usar una parte para sistema y otra para normal.

El 68000 tiene dos modos principales de operación el modo supervisorio y el modo usuario. El sistema operativo se ejecuta en el modo supervisorio. Existe un modo alterno que es el modo de depuración o de seguimiento (modo trace) el cual es una herramienta integrada de ayuda para la depuración de errores. Este modo permite seguir un programa instrucción por instrucción y observar su comportamiento con fines de detección de errores. El modo trace resulta en un trap después de la ejecución de cada instrucción. El modo trace está disponible en modo supervisorio o modo usuario, pero al presentarse el trap se pasa inmediatamente al modo supervisorio.

El 16000 tiene dos modos de operación el modo supervisor y el modo usuario. El sistema operativo se ejecuta en modo supervisor y existen 11 instrucciones privilegiadas que sólo se ejecutan en este modo.

3.3.4.3. REGISTROS INTERNOS

La estructura de los registros internos ha cambiado totalmente de la de los micros de 8 bits; los micros de 16 bits se caracterizan por tener mayor cantidad de registros y una organización regular en estos. Existen registros de propósito general y registros de uso específico, en algunos casos existen registros duplicados, uno para el sistema operativo y otro para los usuarios. Los registros de propósito general pueden ser agrupados para manejar datos de diferente tamaño (8, 16, 32 o 64 bits), cosa que en los micros de 8 bits a lo sumo se llegaban a manejar datos de 16 bits.

El 8086 mantiene la estructura de los registros internos semejante a la del 8080, 8085 y 280. Tiene 4 registros de 16 bits manejables por byte que pueden considerarse de propósito general aunque uno de ellos, el acumulador, tiene mayores prerrogativas que los otros 3. Los otros 10 registros son de 16 bits y de propósito especial: apuntador al stack, apuntador base, índice fuente, índice destino, apuntador a instrucción, status y 4 para el manejo de memoria segmentada, que son: de código, dato, stack y extra.

El 28000 tiene 16 registros de propósito general de 16 bits que pueden ser agrupados para manejar datos de 8, 16, 32 o 64 bits. Uno de estos registros se comporta como un registro doble que sirve como apuntador al stack del sistema y apuntador al stack normal. Tiene los siguientes registros de propósito específico: contador de programa, palabra de status y control, apuntador al área del nuevo status del programa (NPSAP) y contador de retresco para memorias dinámicas.

El 68000 tiene 8 registros de 32 bits para datos y 8 registros de 32 bits para direcciones, el último registro de las direcciones sirve como apuntador al stack y es un registro doble uno se usa para el stack del modo usuario y el otro para el stack del modo supervisorio. Además tiene el contador de programa (32 bits) y el registro de status (16 bits). Los registros no pueden agruparse para manejar datos de 64 bits, pero si pueden ser usados para datos de 16 bits o bytes.

La arquitectura del 16000 maneja 8 registros de propósito general de 32 bits cada uno y 8 registros de propósito específico, que son: contador de programa (24 bits), registro de base estática (24 bits), apuntador al bloque de stacks (24 bits), apuntador al stack de usuario (24 bits), apuntador al stack de interrupciones (24 bits), registro base de interrupciones (24 bits), registro de status (16 bits) y registro módulo (16 bits).

3.3.4.4. TIPOS DE DATOS

Se ha puesto mucho énfasis en el manejo de los datos de los micros de 16 bits. Se pueden operar desde bits hasta palabras de 64 bits, las cadenas secuenciales de datos son muy comunes en estos micros.

El 8086 maneja los siguientes tipos de datos: dígitos BCD, conversión automática a/de ASCII, bytes, palabras de 16 bits, y puede manejar cadenas secuenciales de bytes.

El 28000 maneja los siguientes tipos de datos en memoria:

- bits
Fija, quita o prueba cualquier bit.
- dígitos BCD (4 bits)
Para operaciones aritméticas.
- bytes (8 bits)
Para caracteres o pequeños valores enteros.
- palabras (16 bits)

Para enteros, direcciones no segmentadas e instrucciones.

- palabras dobles (32 bits)
- Para enteros muy grandes y direcciones segmentadas.
- cadenas secuenciales de bytes (máximo 64K bytes).
- cadenas secuenciales de palabras (máximo 64K bytes).

El 68000 puede manejar los siguientes 5 tipos de datos: bits dígitos BCD (4 bits), bytes (8 bits), palabras (16 bits) y palabras grandes (32 bits).

El 16000 por sí solo puede manejar los siguientes tipos de datos: bits, dígitos BCD, bytes, palabras (16 bits), palabras dobles (32 bits) y palabras cuádruples (64 bits). Además, añadiendo un chip adicional, llamado procesador de punto flotante, puede manejar conjuntamente con este chip datos de punto flotante: precisión simple (32 bits) y doble precisión (64 bits). Finalmente tiene todas las facilidades para manejar arreglos de datos de los siguientes tipos:

- Bytes o enteros pequeños.
- Palabras o enteros medianos.
- Palabras dobles o enteros de doble precisión o datos de punto flotante de precisión sencilla.
- Palabras cuádruples o datos de punto flotante doble precisión.

3.3.4.5. MODOS DE DIRECCIONAMIENTO

Existe una mayor cantidad de modos de direccionamiento en los micros de 16 bits que en los de 8 bits. En este caso se manejan dos tipos de modos de direccionamiento los que están explícitos en la misma instrucción y los implícitos. En los micros de 8 bits, prácticamente, se manejan solo los explícitos.

El 8086 tiene 24 modos de direccionamiento de los operandos.

En el 28000 existen 8 modos de direccionamiento que están explícitamente especificados en la instrucción. Autoincremento y autodecremento son los dos modos de direccionamiento implícitos para instrucciones de bloque o cadenas de datos. Dentro de los modos explícitos hay 5 principales y 3 secundarios. Los modos

principales son profusamente manejados en casi todas las instrucciones y son:

- Registro (R).
- Registro indirecto (IR).
- Directo (DA).
- Inmediato (IM).
- Indicado (X).

Los modos secundarios utilizados solo en algunas instrucciones son:

- Dirección base (BA).
- Base Indicada (BX).
- Dirección relativa (RA).

El 68000 tiene 14 modos de direccionamiento de los cuales 6 son de tipo básico:

- Directo de registro.
- Indirecto de registro.
- Absoluto.
- Inmediato.
- Relativo al contador de programa.
- Implicado.

El 16000 tiene la característica novedosa de ser una máquina de 2 operandos, donde cada uno de ellos puede ser direccionado por 9 modos de direccionamiento, 4 son comunes en los otros micros y los 5 restantes son modos de direccionamiento especiales no encontrados en los otros micros de 16 bits que ayudan al desarrollo de software de alto nivel. Los 4 modos comunes son:

- Registro.
- Inmediato.
- Absoluto.
- Relativo al registro.

Los 5 modos especiales son:

- Espacio de Memoria, permite que las referencias sean relocalizables a áreas de memoria comúnmente usadas en lenguajes de alto nivel.
- Parte superior del stack, cualquier operando puede ser referido al primer dato del stack, el dato es extraído del stack y el apuntador al stack puede o no ser modificado según la necesidad de la instrucción.
- Relativo a memoria, útil para manejar apuntadores, este modo usa dos desplazamientos, el primero es añadido a uno de los registros dedicados, especificado por el modo, y el segundo es un desplazamiento inmediato.
- Indexado escalado, calcula la dirección efectiva añadiendo al contenido de uno de los registros de propósito general la dirección base multiplicada por 1, 2, 4 u 8, muy útil para manejar arreglos de datos de doble precisión o de punto flotante, ya que los elementos del arreglo pueden ser manejados como bytes, palabras, doble palabra o palabras cuádruples directamente.
- Modo de direccionamiento externo, facilita que los módulos sean relocalizados sin necesidad de ligarse. Este modo es usado para referir operandos externos al módulo de ejecución en ese momento. Asociado a cada módulo existe una tabla de ligado que contiene las direcciones absolutas de las variables externas y las direcciones relativas de los operandos a ser accedidos por otros módulos. El modo de direccionamiento externo especifica dos desplazamientos: el número ordinario de la variable externa y el corrimiento de la variable referenciada.

3.3.4.6. CONJUNTO DE INSTRUCCIONES

El conjunto de instrucciones de los micros de 16 bits es mayor que el de los micros de 8 bits. Se busca mucho la simetría entre las instrucciones, modos de direccionamiento y códigos de condiciones. Una característica importante en el conjunto de instrucciones de los micros de 16 bits es el manejo escrupuloso de los bits pudiéndose acertar, negar, probar o prueba y pone cualquier bit; esta facilidad es muy importante para el manejo de periféricos y en sistemas de control donde continuamente hay que leer el estatus, monitorear alguna variable o enviar un comando por alguna señal. En operaciones aritméticas se incluyeron la multiplicación y división signadas. Existen instrucciones privilegiadas que sólo se ejecutan en un modo. Otra novedad son las instrucciones o ayudas de software para manejar un micro en medios ambientes de múltiples microprocesadores.

El 8086 tiene 86 instrucciones. Entre ellas ajustes de ASCII para resta, multiplicación y división. Tiene multiplicación y división no signadas e instrucciones de bloque más primitivas que el 280. El 8086 tiene dos instrucciones para manejar dispositivos externos ESC y LOCK.

El 28000 tiene 110 instrucciones que combinadas con los modos de direccionamiento resultan un total de 414. Para representar una instrucción se utilizan de 1 a 5 palabras según la complejidad de la instrucción. El espacio de direccionamiento de I/O es distinto al espacio de direccionamiento de memoria, se distinguen por las líneas de status. Existen dos tipos de instrucciones de I/O; cada uno con su propio espacio de direccionamiento:

- Normales, para dispositivos de I/O. Se usa el byte menos significativo del bus de datos.
- Especiales, para cargar y descargar los MMUs. Se usa el byte más significativo del bus de datos.

El 28000 tiene las siguientes instrucciones privilegiadas que sólo se ejecutan en modo sistema y ocasionan un trap interno si se tratan de ejecutar en modo normal.

- Todas las instrucciones de entrada/salida.
- Halt.
- Habilitación y deshabilitación de interrupciones.

- Cargado de la palabra de control.
- Cargado del nuevo status del programa.
- Regreso de interrupción.
- Todas las instrucciones para operación con múltiples micros.

Tiene multiplicación y división signadas, acertar, negar, probar o prueba y pone cualquier bit y una amplia variedad de instrucciones de bloque.

El 68000 tiene 68 instrucciones, algunas de ellas operan con varios modos de direccionamiento y diferentes códigos de condiciones. Tiene multiplicación y división por hardware, varias instrucciones de prueba de bits, como: prueba bit, prueba bit y acierta, prueba bit y niega y prueba bit y cambia. Tiene tres instrucciones para la generación de traps por software y 8 instrucciones privilegiadas que son:

- Reset a dispositivos externos.
- RFE retorno de excepciones.
- STOP detener la ejecución de programas.
- OR, AND y EOR del registro de status.
- Mover el apuntador del stack de usuario.
- Cargar un nuevo registro de status.

El conjunto de instrucciones de la micro NS16000 incluye más de 100 tipos de instrucciones básicas codificadas en códigos de máquina de longitud variable. El tamaño de ese código es de uno a 3 bytes de longitud. Existen instrucciones que usan hasta 5 operandos con uno a tres desplazamientos (de uno a cuatro bytes cada uno). Los códigos de instrucción fueron cuidadosamente asignados, de tal forma que las instrucciones usadas con mayor frecuencia tienen códigos muy cortos, mientras que las usadas pocas veces utilizan códigos más largos. En adición a las instrucciones convencionales de todo micro tales como, movimiento de datos, operaciones lógicas y aritméticas, y corrimientos en todas las direcciones (en el caso del 16000 con la capacidad de efectuarlo de memoria a memoria), la arquitectura del 16000 incluye instrucciones avanzadas que son muy útiles en medios ambientes de lenguajes de alto nivel. Algunas de estas instrucciones son:

- CHECK, que determina si el índice de un arreglo está dentro de sus fronteras, caso contrario lo ajusta a su valor cero del arreglo.
- INDEX, implementa pasos de indexado recursivo, útil para arreglos de dimensiones múltiples.
- STRING, maneja cadenas de datos con traducción opcional, verifica si son caracteres <ESC>, <CR>, <LF>, etc.
- CXP, permite llamadas automáticas a rutinas externas por un simple "call external procedure".
- ENTER y EXIT minimizan los procedimientos de llamadas manejando los recursos (registros y stack frame) posicionados al comienzo de un procedure y reclamados al final del mismo.
- INTERLOCKED (prueba y coloca/niega) provee una primitiva para la implementación de semáforos que coordinen sistemas de multitareas y multiprocesamiento.
- PUNTO FLOTANTE, estas instrucciones se manejan con ayuda de un chip adicional y pueden manejar operaciones aritméticas de precisión simple (32 bits) o doble precisión (64 bits).

3.3.4.7. INTERRUPCIONES Y TRAPS

Los micros de 16 bits tienen un esquema sofisticado para el manejo de las interrupciones, a diferencia de los métodos muy simples de los micros de 8 bits. Una característica nueva, no conocida en los micros de 8 bits, es el manejo de traps. Las interrupciones son eventos asíncronos mientras que los traps son eventos síncronos que se generan al presentarse alguna anomalía interna del procesador, en algunos casos puede ser una anomalía externa.

El 8086 tiene dos tipos de interrupciones, la interrupción no enmascarable y la interrupción enmascarable, con 128 niveles distintos para cada interrupción.

El 28000 tiene tres tipos de interrupciones y dos tipos de traps, interno o externo. El orden de prioridad de las interrupciones y traps para que sean atendidas por el procesador es el siguiente:

- Trap interno. Se genera con cualquier intento de

ejecutar bien sea instrucciones privilegiadas en modo normal, instrucciones ilegales o la instrucción "Call System".

- Interrupción no enmascarable (NMI).
- Trap externo o trap de segmento. Se genera cuando se presenta alguna anomalía en el manejo de memoria.
- Interrupción enmascarable vectorizada (VI).
- Interrupción enmascarable no vectorizada (NVI).

El 68000 provee 7 niveles de prioridades de interrupción. Los dispositivos pueden ser encadenados externamente dentro de cada uno de los niveles de prioridades de interrupción, logrando de esta manera, que un ilimitado número de dispositivos periféricos puedan interrumpir al procesador. El nivel 7 es el de mayor prioridad y el de nivel uno es el de menor prioridad. Inclusive el mismo procesador tiene un nivel de prioridad que por software se programa en el registro de status, todo nivel igual o menor que el procesador se inhibe. El 68000 provee dos tipos de traps, el trap de hardware y el trap de software, los traps de hardware se generan cuando se presentan condiciones anormales internas. El micro detecta las siguientes condiciones de error:

- Acceso a una palabra con dirección impar.
- Instrucciones ilegales.
- Instrucciones no existentes.
- Acceso ilegal a memoria (error de bus).
- División por cero.
- Sobreflujo al código de condiciones.
- Registro fuera de condición (instrucción CHK se usa para verificar fronteras de arreglos de datos).
- Interrupción espúrea.

Adicionalmente se proveen 16 instrucciones de traps de software, las cuales pueden ser utilizadas por el programador en aplicaciones de detección y corrección de errores.

Las interrupciones en el NS16000 se manejan por medio de un

100057

chip extra, especializado en el manejo de interrupciones NS16202. Los traps pueden ser internos o externos. Los traps internos se refieren a malfunciones del microcódigo, en cambio los traps externos los generan tanto el MMU en todo intento de acceder memoria incorrectamente como el procesador de punto flotante al encontrar incongruencia en las operaciones que trata de ejecutar.

3.3.4.8. ESPACIOS DE DIRECCIONAMIENTO

Una nueva característica de los micros de 16 bits es que tienen varios espacios de memoria totalmente distintos entre sí, lo que automáticamente amplía el espacio de direccionamiento del procesador. Los micros de 8 bits se caracterizan por tener un espacio de direccionamiento directo reducido, máximo 64K bytes, mientras que los micros de 16 bits manejan espacios de 2 o 3 órdenes de magnitud mayores, esto se debe a dos factores básicos:

1. El acelerado avance de la tecnología en memorias de semiconductores permite construir memorias de alta densidad a bajo costo.
2. Los requerimientos de sistemas operativos y compiladores modernos son de un gran espacio de memoria. Por ejemplo, para atender a una gran cantidad de usuarios se requiere un buen espacio de memoria.

El micro 8086 tiene un espacio de direccionamiento de 1M byte y tiene la capacidad de distinguir 4 espacios de memoria distintos que son: código, datos, datos alternos y stack.

El 28000 tiene la capacidad de distinguir entre instrucciones datos y stack en ambos modos sistema y normal. Esta distinción la realiza por una combinación de estados en las líneas de status. A continuación en la figura 3-15, se mencionan los espacios de direccionamiento que tiene este micro y sus capacidades.

El 68000 puede distinguir referencias a memoria bien sea si son instrucciones o datos en ambos modos supervisor y usuario. Estas 4 áreas de memoria las distingue a través de las líneas de status. Por lo tanto, puede direccionar como máximo 64 M bytes, considerando las cuatro áreas de memoria.

El NS16000, tiene un solo espacio de direccionamiento de 16 M bytes donde efectúa todos los manejos de datos y ejecución de programas.

	28001		28002
	Directo	Virtual	Directo
Código en modo sistema	8 M	16 M	64 K
Instruc. en modo sistema	8 M	16 M	64 K
Stack en modo sistema	8 M	16 M	64 K
Código en modo normal	8 M	16 M	64 K
Instruc. en modo normal	8 M	16 M	64 K
Stack en modo normal	8 M	16 M	64 K
T O T A L	48 M	96 M	384 K

Figura 3-15: modos de direccionamiento del 28000 y sus capacidades en bytes.

3.3.4.9. MANEJO DE MEMORIA

Una de las características más importantes de los micros de 16 bits es la posibilidad de manejar la memoria en forma segmentada a través de un chip adicional llamado unidad manejadora de memoria (MMU). El MMU tiene la capacidad de relocalizar dinámicamente los segmentos con lo cual las direcciones de software del usuario quedan independientes de las direcciones físicas de almacenamiento, liberándolo de tener que especificar en que direcciones físicas se encuentra la información que necesita. Este manejo inteligente de memoria facilita el desarrollo de los sistemas de multi-programación/multi-usuario, la implantación de sistemas manejadores de bases de datos, el despliegue elegante de imágenes, etc.

Las funciones que normalmente realizan los MMUs son las siguientes:

- Validación de accesos a memoria, lo cual protege áreas de memoria de accesos no autorizados o no intencionales, característica muy importante cuando se atienden a varios usuarios.
- Alarma al usuario cuando llega al final del segmento. Los segmentos pueden ser de tamaño variable y cada acceso a memoria se verifica si pertenece al segmento previamente definido.
- Verifica el status del acceso, modo, si es instrucción, datos o stack, etc.

- Hay la posibilidad de proteger segmentos de escrituras, por lo que éstos se convierten en segmentos de lectura solamente, para estos segmentos el MMU verifica si el acceso es de lectura, caso contrario aborta el acceso.

En todo acceso a memoria que se pretenda realizar se verifican estos atributos, si alguno de ellos no se cumple se genera un trap de segmento (trap externo).

El chip 8086 es el único que tiene el sistema manejador de memoria integrado en el mismo chip del procesador, por lo que las direcciones que entrega son direcciones físicas siempre. La memoria puede ser dividida lógicamente en segmentos de código, dato, dato alterno y stack de 64 Kbytes cada uno.

El chip manejador de memoria (MMU) para el micro 28001 es el 28010. Tiene la capacidad de manejar como máximo 64 segmentos de tamaño variable múltiplo de 256 bytes, desde 256 bytes hasta 64K bytes. La traducción de direcciones virtuales a físicas se efectúa a través de una tabla donde se programan el tamaño del segmento, el origen o dirección base del segmento y el status de acceso del mismo. El diagrama de bloques del MMU se muestra en la figura 3-16, donde también se observa el procedimiento para calcular la dirección física en base a la dirección virtual compuesta del número de segmento y un desplazamiento dentro del mismo (offset). Tiene la capacidad de efectuar todos los anteriores atributos y el esquema de protección puede operar en cualquiera de las siguientes maneras lectura solamente, lectura/escritura, ejecución solamente o sistema solamente. Las tablas de traducción y protección son cargadas y descargadas como un periférico de I/O con las instrucciones especiales de I/O que usan el byte más significativo del bus de datos. Ese cargado y descargado es dinámico y sucede a medida que las tareas son creadas, suspendidas o cambiadas. Dentro de un espacio de direccionamiento varios MMUs se pueden usar para crear varias tablas de traducción.

El MC68451 es el chip manejador de memoria para el MC68000, que entre sus características más sobresalientes están las siguientes:

- Manejar 16 Mbytes de un espacio de direccionamiento lógico.
- Separar los espacios de direccionamiento del usuario y del sistema.
- Separar los espacios de direccionamiento de programas y datos.

198259




Figura 3-16: Diagrama de bloques de la Unidad de Manejo de Memoria (MMU) para el 28000.

- Comunicación entre procesos a través de recursos compartidos.
- Capacidad para manejar ambos paginación o segmentación.
- Manejo de memoria virtual y sistemas masters de múltiples buses.
- Protección para segmentos de lectura solamente.
- Provisión para múltiples MMUs en un sistema.

Cada MMU puede manejar 32 descriptores de segmento, cada uno variando desde 256 bytes hasta 16 mbytes.


Para transformar el micro NS16032 en una máquina de memoria virtual, el MMU 16082 es apareado con el CPU. El MMU opera como esclavo del CPU, se comunican a través de un protocolo complejo pero seguro. El MMU es un sistema de manejo de memoria paginado, con mecanismos de protección en las páginas y tiene una sección especial que facilita la depuración del software. El MMU se programa solo en modo supervisor, se genera un trap al intentar programarlo en modo usuario. Se pueden manejar, en cualquier momento, uno o dos espacios de memoria con el MMU. En el modo de un solo espacio, cada usuario comparte un espacio de memoria virtual de 16 mbytes con el sistema operativo. Ellos tienen tablas de traducción comunes. En el modo de doble espacio, cada usuario y el sistema operativo tienen espacios de memoria virtual separados de 16 mbytes. La estructura del MMU no limita el número de usuarios. La estructura del MMU se muestra en la figura 3-17, cada página es de 512 bytes, existen 256 tablas de 128 apuntadores cada una, por lo tanto existen $256 \times 128 = 32 \text{ K}$ páginas en 16 M bytes. El acceso a estas tablas se efectúa a través de una tabla maestra de 256 apuntadores. La característica más importante es la capacidad de abortar instrucciones si se trata de acceder páginas protegidas, o páginas de lectura solamente, o páginas del sistema operativo, etc. - La forma como el MMU contesta los abortos es durante la comunicación bidireccional que se lleva a cabo durante el protocolo, con lo cual el MMU tiene la posibilidad de indicar por la línea de datos que tipo de aborto se refiere.

3.3.4.10. AYUDAS PARA MULTI-MICROS

Los micros de 16 bits tienen recursos para facilitar la operación de los mismos en medios ambientes de múltiples procesadores. Estos recursos son tanto a nivel de hardware como a nivel de software, en hardware existen líneas para manejar buses de tiempo compartido y en software se dedican ciertas instrucciones para manejar estas líneas.

El 28000 tiene dos patas para facilitar el manejo de buses de tiempo compartido, el multi-micro-output sirve para enviar un requerimiento por un recurso físico y el multi-micro-input es usado para reconocer el estado de ese recurso. De esta forma cualquier procesador en un sistema de múltiples microprocesadores puede utilizar un recurso compartido arbitrando su acceso por medio de estas ayudas o bien excluir a los otros procesadores de compartir un recurso crítico.

Ninguno de los otros micros 8086, MC68000 ni NS16000 tienen señales de hardware ni instrucciones de software que los ayuden para su operación en medios ambientes de múltiples procesadores.



09885

Figura 3-17: Estructura del manejo de paginas (MMU) para el NS16032

3.3.4.11. VELOCIDAD DE OPERACION

Los micros de 16 bits tienen código muy compacto, significa que sus instrucciones tienen un alto contenido de operaciones internas y una amplia gama de instrucciones, lo cual ocasiona que con muy pocas instrucciones se puedan desarrollar rutinas complejas. Existen algunas instrucciones de los micros de 16 bits que tienen que representarse por medio de una rutina de varias instrucciones en los micros de 8 bits, por ejemplo, las instrucciones de bloque, prueba y pone, etc.

Hay dos formas en que la velocidad de operación de los micros de 16 bits se incrementa:

1. En forma indirecta, al contar con código compacto y una amplia variedad de instrucciones.
2. En forma directa al aumentar la velocidad de ejecución de las instrucciones, es decir, al operar con relojes cada vez más rápidos. La unidad básica de tiempo es el ciclo de reloj, ya que un conjunto de ciclos de reloj forma un ciclo de máquina y un conjunto de ciclos de máquina forma un ciclo de instrucción.

El 8086 tiene densidad relativa en sus instrucciones, tarda mucho cuando se trata de datos de doble palabra (32 bits). Sin embargo, opera con relojes de muy alta velocidad, inicialmente 8086 5 MHz, 8086-4 4 MHz, y desde que cambio de nombre iAPX-86/10 tiene la capacidad de operar a 8 MHz.

El 28000 cumple con las dos formas de aumento de velocidad de operación, tiene código compacto y opera con relojes de alta velocidad.

En la tabla 3-1, se muestran los diferentes tiempos requeridos para los diferentes ciclos de reloj, máquina e instrucción, utilizando los modos de direccionamiento por registro y absoluto, en las diferentes versiones del 28000.

Se ha puesto gran énfasis en la densidad del código del 68000 con el propósito de aumentar la velocidad de operación y reducir la longitud de los programas, existen instrucciones de extra rápida ejecución y las operaciones de multiplicación y división normalmente tardadas en su ejecución, en este caso, han sido optimizadas en el microcódigo para que se ejecuten muy rápidamente. La frecuencia del reloj en el 68000 empezó en 5 MHz y actualmente es de 8 MHz.

El microprocesador de 16 bits más rápido de los cuatro

Micro	Frec. Max.	Ciclo reloj	Ciclo máq. Ciclo Instr Direc. Reg.	Ciclo Instr. Direc. absol.
28000	4 MHz	250 nseg	1 useg	2.5 useg
28000A	6 MHz	167 nseg	668 nseg	1.67 useg
28000B	8 MHz	125 nseg	500 nseg	1.25 useg

Tabla 3-1: Tiempos de los diferentes ciclos en el 28000.

OPERACION	DATO	8086	28000	MC68000	NS16000
MOVIMIENTO reg -> reg	Byte/Palab Doble pal.	0.40 0.80	0.75 1.25	0.50 0.50	0.30 0.30
MOVIMIENTO mem -> mem	Byte/Palab Doble pal.	7.00 14.00	7.00 8.50	2.50 3.75	1.60 2.40
SUMA mem -> mem	Byte/palab Doble pal.	3.60 7.20	3.75 5.25	1.50 2.25	1.10 1.50
MULT mem -> mem	Byte Palabra Doble pal.	13.00 23.00 115.20	20.25 16.00 85.75	8.75 8.75 43.00	2.80 4.60 7.60
Salto Condicional	Efectuado No efect.	1.60 0.80	1.50 1.50	1.25 1.00	1.30 0.70
Salto a subrutina		3.80	3.75	2.25	2.50

Tabla 3-2: Tabla de comparación de velocidades de ejecución entre los micros 8086, 28000, MC68000 y NS16000.

estudiados es el NS16000, ya que tiene un código muy compacto y opera con relojes de 10 MHz. Aún así, las operaciones de multiplicación y división son muy rápidas.

En la tabla 3-2, se muestra una comparación de las velocidades de ejecución en microsegundos de algunas operaciones como son el movimiento de datos entre registros, entre localidades de memoria; sumas y multiplicaciones entre operandos localizados en memoria y registro o bien ambos en memoria; también se muestran los tiempos para efectuar saltos (branches o jumps).

198861

3.3.4.12. CHIPS DE SOPORTE

Para facilitar su utilidad y aplicación de los micros de 16 bits, sus fabricantes ofrecen una serie de chips adicionales de soporte compatibles con las características de sus procesadores. Estos chips facilitan en forma considerable las siguientes tareas:

- Manejo de memoria.
- Manejo de periféricos.
- Ejecución de operaciones aritméticas complejas como operaciones de punto flotante.
- Interfase hacia el mundo real.
- Manejo de comunicaciones (transmisión de datos).

El éxito de un micro depende no solo de la arquitectura del mismo, sino de los chips de soporte que el fabricante pueda ofrecer.

CAPITULO 4 MICROCOMPUTADORAS

4.1. UNIDAD CENTRAL DE PROCESAMIENTO

La unidad central de procesamiento (CPU) de las microcomputadoras es un microprocesador que puede ser de 8 ó 16 bits. Las microcomputadoras monousuario usan un CPU de 8 bits, en cambio el CPU de 16 bits, generalmente, esta reservado para sistemas de múltiples tareas, o de múltiples usuarios.

Además del microprocesador, el CPU involucra, también, la circuitería del reloj central, de inicialización "reset" y amplificadores de corriente "buffers" los cuales van a permitir que las líneas del procesador puedan ser usadas por muchos dispositivos.

En este capítulo no se profundizará más a cerca de la unidad central de procesamiento, en virtud de que el anterior capítulo esta dedicado integramente a los microprocesadores.

4.2. MEMORIA PRINCIPAL

En electrónica, el termino memoria significa la capacidad de almacenar información digital. La memoria principal es uno de los componentes claves de toda computadora, en ella se almacenan programas y datos que se estan usando o serán usados muy proximately por el procesador o cualquier otro dispositivo que este conectado a la memoria. Dependiendo de la complejidad del sistema, la cantidad de información que puede almacenar una memoria puede variar desde unas cuantas piezas de información hasta billones de estas piezas. Estas piezas de información son referidas como celdas de memoria, cada celda de memoria es un dispositivo o circuito electrónico que tiene dos o más estados estables.

Las memorias más comunes son las binarias que tienen solamente dos estados estables, por lo que sus celdas tienen la capacidad de almacenar dígitos binarios o bits. El agrupamiento físico de varias de estas celdas o bits nos proporcionan dígitos decimales (4 bits), bytes (8 bits), o palabras (n bits). Los bytes o palabras son referidos como un "quantum" en la memoria principal por lo que todos sus bits son accedidos simultaneamente para operaciones de lectura o escritura.

Dos características muy importantes se notan en la memoria principal:

- La memoria principal puede ser de lectura y escritura (RWM), en tal caso la información puede ser almacenada o recuperada en cualquier instante; o bien puede ser una memoria solo de lectura (ROM), en cuyo caso se puede leer información a velocidad comparable con las memorias de lectura/escritura, sin embargo, la operación de escritura esta restringida, en algunos casos a una sola vez y fuera del sistema en un dispositivo aparte.
- La memoria principal es una memoria de acceso aleatorio "random" (RAM), donde el tiempo para tener acceso a cualquier palabra es constante, independiente de la secuencia en la cual las palabras se almacenen o hayan sido almacenadas. Esto contrasta con las memorias seriales tales como discos, cintas, registros de corrimiento, CCDs, memorias de burbuja magnética, etc., en los cuales los datos se almacenan y están disponibles en una secuencia determinada, y el tiempo para tener acceso a estos datos es variable.

La magnitud de la memoria principal se mide como w palabras de b bits cada una, siempre en ese orden.

Existen una serie de requerimientos muy deseables que toda memoria principal debe tener, los más importantes son:

- Gran capacidad de energía a la salida. Significa que las líneas de salida deben tener la capacidad de manejar la mayor cantidad de carga posible.
- Baja captación de energía a la entrada. Significa que las líneas de entrada de la memoria deben consumir la menor cantidad de corriente posible de tal manera que cualquier dispositivo las pueda manejar.
- Bajo consumo de potencia por celda de memoria. Este es un requerimiento muy importante porque mientras menor sea el consumo de energía de la celda, menores serán las condiciones para la fuente de alimentación de la memoria.
- Lectura no destructiva. Algunas memorias pierden la información cuando son leídas, tal es el caso de las memorias magnéticas de rerritas de core, en las cuales hay que restituir el dato que se lee para que puedan ser leídas nuevamente, esta condición retarda el proceso de lectura.

- Insensibilidad de las celdas no seleccionadas. Es decir, que no sufra ninguna alteración la información de aquellas celdas que no se usan.
- No volatilidad. Esto significa que la memoria principal no pierda información cuando haya una falla en la alimentación eléctrica.
- Bajo costo por bit. El costo de cada bit debe ser muy bajo para que el costo total de la memoria no se incremente mucho a medida que se incremente la magnitud de la misma.
- Volumen pequeño de cada celda. La idea es que mientras más pequeño sea el volumen que ocupa cada celda habrá mayor capacidad de almacenamiento en un volumen determinado.
- Menor tiempo de acceso posible. Este es otro de los requerimientos más importantes porque mientras menor sea el tiempo que toma leer o escribir un dato en memoria principal mayor será la velocidad de operación que se logre en el sistema.
- Inmunidad al ruido. Esto significa que la información que guarda la memoria no debe alterarse aunque el medio ambiente en donde se encuentre la misma sea muy ruidoso electricamente.

4.2.1. MEMORIAS DE LECTURA SOLAMENTE

Las memorias de lectura solamente o ROM son un tipo de memorias de semiconductores, las cuales almacenan permanentemente la información, inclusive aún fallando la alimentación de la energía eléctrica. En algunos dispositivos los datos deben ser construidos durante el proceso de manufactura, y en otros los datos pueden ser grabados electricamente. El proceso de alimentar los datos al ROM se lo conoce como programación.

Las memorias ROM juegan un papel importante en las computadoras en general y en las microcomputadoras en particular ya que se usan en aplicaciones donde la información no va a cambiar frecuentemente, por ejemplo, para almacenar programas que quedarán residentes definitivamente en la memoria principal, tales como monitores (programa para interactuar con los recursos del sistema), "bootstraps" (programas que sirven para arrancar la ejecución de un programa mucho más grande), sistemas operativos, funciones especiales, etc.

Existen varios tipos de memorias ROM, la figura 4-1 muestra




Figura 4-1: Tipos de memorias ROM

las dos tecnologías y los diferentes tipos de ROMs que existen para cada caso.

En terminos generales, los ROMs bipolares se caracterizan por un tiempo de acceso muy pequeño, entre 30 y 90 nseg y una baja capacidad de almacenamiento por chip, desde 256 bits hasta 4K bits. En cambio, los ROM del tipo MOS tienen características contrarias totalmente, un tiempo de acceso grande, entre 200 y 1500 nseg y una gran capacidad de almacenamiento por chip desde 4K bits hasta 128 Kbits.

4.2.1.1. ROM DE MASCARA

El ROM de mascara es un dispositivo en el cual el patrón de datos que se deseé almacenar se programa como una parte del proceso de manufactura. Una vez que el dispositivo ha sido programado el patrón de datos no puede ser cambiado nunca más, por lo tanto se requiere una seguridad absoluta con los datos para solicitar la programación. Aparte de este problema, los fabricantes, que son los que efectúan la programación, no programan ROMs en cantidades pequeñas por el alto costo del proceso tecnológico, sino unicamente cuando se trata de grandes cantidades de chips. Sin embargo, en cantidades muy grandes el costo de cada chip es muy barato.

La programación del patrón de datos se efectua en la última etapa del proceso tecnológico, o sea en la etapa de metalización,




Figura 4-2: Metalizado en las celdas del ROM de máscara

en la cual se inyecta una capa de aluminio a toda la oblea y por medio de una máscara inyectando una sustancia química se elimina el aluminio de las partes deseadas. En el ROM de máscara, la programación consiste en quitar o dejar el aluminio en las celdas de memoria (intersecciones de renglones y columnas). Según la figura 4-2 cuando se deja aluminio en la intersección de un renglón y una columna, ambos quedan en corto circuito, produciendo un uno (voltaje alto) a la salida cuando se seleccione dicha intersección. Cuando se quita el aluminio de las intersecciones la selección de alguna de estas proporciona un cero a la salida.

4.2.1.2. ROM PROGRAMABLE "PROM"

El ROM programable eléctricamente, más conocido como PROM, difiere del ROM de máscara en que el patrón de datos se programa eléctricamente por el usuario en lugar de que sea un paso del proceso de fabricación del circuito integrado. La programación usualmente se lleva a efecto con un equipo especial conocido como programador de PROMs, y se hace fuera de la tarjeta o del sistema que usará el PROM. Una vez que el patrón de datos ha sido programado es, en la gran mayoría de los casos, imposible cambiarlo. El PROM es usado principalmente en aplicaciones donde la cantidad de estos es pequeña y por lo tanto no amerita usar ROMs de máscara.

La celda básica del PROM, ver figura 4-3, está constituida




Figura 4-3: Celda básica de un PROM

por un transistor que se conecta entre el renglón y la columna. Entre el emisor y la columna existe un fusible que puede ser de Nicromo (aleación de Niquel y Cromo) o un fusible de silicio policristalino. Haciendo circular una gran cantidad de corriente se rompe o destruye el fusible y queda para siempre abierta esa celda, es decir, la conexión en esa intersección entre el renglón y columna respectiva. Si la celda no ha sido programada (fusible sano) se leerá un uno lógico, en cambio, si la celda se ha programado (fusible roto) a partir de ese momento siempre se leerá un cero lógico.

4.2.1.3. ROM PROGRAMABLE Y BORRABLE "EPROM"

Este es un ROM que puede ser programado electricamente por el usuario, sin embargo, su patrón de datos puede ser borrado exponiendo el dispositivo a luz ultravioleta durante un cierto tiempo. Este dispositivo es conocido como EPROM y la gran diferencia con el PROM radica en que el EPROM puede ser reprogramado nuevamente, luego borrado y reprogramado otra vez y así sucesivamente pueden realizarse varios ciclos de este estilo. En los EPROMs modernos se pueden tener del orden de 20 ciclos de borrado y reprogramación.

Los EPROMs se usan sobre todo en las áreas de investigación y desarrollo, ya que en estos casos los programas se prueban una y otra vez hasta lograr la versión definitiva del programa. También, son usados en situaciones en las cuales la información almacenada eventualmente puede cambiar.




Figura 4-4: Efecto en el voltaje de ruptura al programar el EPROM

En 1971 Intel lanzó al mercado el primer EPROM, fue el 1702 el cual tenía como celda de memoria un transistor llamado FAMOS (floating gate avalanche injection MOS). El efecto que se produce en el transistor FAMOS al programarse la celda es un corrimiento del voltaje de umbral hacia un valor más alto, tal como se indica en la figura 4-4, de esta manera al seleccionar una celda programada no se llega a prender el transistor, en cambio al seleccionar una celda no programada este se prende inmediatamente.

4.2.1.4. PROM BORRABLE ELECTRICAMENTE "EEPROM":

Se denomina EEPROM al PROM programable eléctricamente y también borrable eléctricamente. La gran diferencia con el EPROM es la facilidad de programarlos y borrarlos por el mismo sistema sin necesidad de quitarlos de la tarjeta y programarlos aparte con un equipo de programación especial. Estos son los últimos dispositivos que han salido al mercado y tienen la ventaja que se pueden realizar cientos de miles de ciclos de borrado y reprogramación. El área de aplicación de estos dispositivos es mucho más amplia que los anteriores tipos de ROMs, ya que pueden servir para las mismas aplicaciones y además para los casos en que los datos van a permanecer constantes un cierto tiempo y luego cambiar, por ejemplo en dispositivos donde se programan datos o parámetros previamente, tal como calculadoras con memoria no volátil, terminales, equipo de medición, aparatos de control, memoria para salvar el estatus de ejecución de las máquinas antes de que se corte la energía eléctrica, etc.

Estos dispositivos tienen las características de las memorias de ferritas de core, porque retienen la información cuando se corta la alimentación de la energía eléctrica y además

tiene la capacidad de cambiar los datos en forma rápida. También, tiene características de RAM y ROM de semiconductores por su costo menor al de las territas de core, bajo consumo de potencia y alta densidad.

El EEPROM tiene tres modos principales de operación:

1. Modo de lectura. Similar a una RAM, con tiempos de acceso en el orden de 500 nanosegundos.
2. Modo de escritura básica. Para lo cual se requiere una fuente de 17 volts en una sola pata y un pulso de 100 microseg., y una corriente de escritura de 10 miliamp.
3. Modo de borrado. Borra todas las celdas del chip con un solo pulso de 17 volts en V(DD) y en la misma pata que para la escritura. Este pulso es de 100 microseg. y requiere una corriente de borrado de 10 miliamp.

El tiempo que almacenan la información estos chips es del orden de 10 años, aún permaneciendo a 100 grados centígrados.

4.2.1.5. EJEMPLO: EPROM 2716

El EPROM 2716 es un chip muy usado que tiene una capacidad de almacenamiento de 16 K bits y está organizado como 2K bytes. Existen dos tipos de 2716, aquellos que tienen 3 fuentes de alimentación +5, +12 y -5 volts, los cuales conservan la misma distribución de fuentes de alimentación que su predecesor el 2708; y los de una sola fuente de alimentación de +5 volts. Los EPROMs sucesores al 2716 tienen una sola fuente de alimentación como son los 2732 y 2764. Se ha tratado de mantener la mayor compatibilidad posible en la distribución de patas entre todos los chips de la familia 2700, con el fin de evitar al máximo las modificaciones de nuevas versiones de sistemas.

El 2716 tiene 11 líneas de dirección, 8 líneas de datos y tres señales de control: CE "chip enable" habilitación del chip, OE "output enable" habilitación de la salida y Vpp pata de programación. Este chip tiene las siguientes formas de operación:

	CE	OE	Vpp	Vcc	SALIDAS
Lectura	0	0	+5	+5	Datos de salida
No seleccion	X	1	+5	+5	Alta impedancia
Reducción					




Figura 4-5: Organización interna del EPROM 2716

de potencia	0	1	+5	+5	Alta impedancia
Programacion	Pulso	1	+25	+5	Datos de entrada
Verificacion	0	0	+25	+5	Datos de salida
No programar	0	1	+25	+5	Alta impedancia

Tabla 4-1: Formas de operación del EPROM 2716

Para leer los datos del EPROM se debe mantener en 0 CE y cambiar las direcciones manteniendo en 0 OE cuando las direcciones están estables.

A diferencia de sus ancestros 2708 y 2704, en los cuales habia que programar todas las palabras de una sola vez, en el 2716 se puede programar palabra por palabra o palabras escogidas aleatoriamente, además, se puede verificar la programación de las palabras inmediatamente después de haber programado la misma sin necesidad de haber cambiado a modo lectura (cambiar Vpp a +5 volts).

El pulso en CE para la programación debe ser de 50 miliseq en cambio el pulso de OE en la verificación debe ser igual al tiempo de acceso (entre 300 y 500 nanoseq). La figura 4-7 muestra las formas de onda de las señales que se deben generar para programar y erificar un dato. Todas las señales que se deben alimentar, excepto Vpp tienen niveles TTL. Programar todos los datos del EPROM secuencialmente (50 miliseq por dato), toma un tiempo de 100 segundos aproximadamente.

READ MODE ($\overline{CE} = V_{IL}$)




Figura 4-6: Modo de lectura del EPROM 2716




Figura 4-7: modo de programación y verificación del EPROM 2716

Borrar con luz ultravioleta el chip significa dejar en un lógico todas las celdas de memoria. Por lo tanto el proceso de programación lo que hace es dejar en 0 lógico las celdas que se van a programar. El modo de no programación permite programar varios chips con diferentes datos a través de un solo bus de datos; este modo impide que la programación afecte a todos los chips sino solo a aquellos que se desee.

4.2.2. MEMORIA DE LECTURA Y ESCRITURA

En la industria de la electrónica digital se denomina memoria RAM a los dispositivos que tienen la capacidad de almacenar y recuperar información en forma aleatoria. La memoria RAM a diferencia de la memoria ROM no tiene la capacidad de almacenar la información en forma permanente, mas bien, se puede alterar la información en cualquier momento. El tiempo que se requiere para leer (recuperar) es semejante al tiempo que se requiere para escribir (almacenar) un dato; esto difiere con la memoria ROM, donde en algunos casos se requiere escribir fuera de línea y en el mejor caso (EEPROMs) el tiempo de escritura es 200 veces mayor al tiempo de lectura.

Existen dos tipos de memoria RAM: magnética y de semiconductores. La memoria magnética fue la primera en utilizarse, las celdas de esta memoria están compuestas por uno o dos núcleos o toroides ferromagnéticos muy pequeños por los cuales atraviesan 3 o 4 conductores eléctricos que sirven para seleccionar la celda, leer, escribir o inhibir datos. La gran ventaja de esta tecnología es que resulta una memoria no volátil, precisamente porque se usan materiales magnéticos para la construcción de la memoria. Sin embargo, presenta varias desventajas respecto a las memorias de semiconductores, entre ellas el alto costo, baja densidad, alto consumo de potencia, lectura destructiva, tiempo de acceso bastante grande, etc. En la actualidad estas memorias se usan sobre todo en los equipos y computadoras antiguas. En microcomputadoras no es usual encontrar memorias ferromagnéticas, las memorias que dominan en la actualidad son las memorias de semiconductores.




Figura 4-8: Tecnologías en memorias de semiconductores

Existen dos tecnologías básicas para la fabricación de memorias RAM de semiconductores, la bipolar y la MOS. La figura 4-8 muestra las diferentes familias lógicas que se usan para cada caso.

Las memorias RAM de semiconductores tienen 3 buses básicos, direcciones, datos y señales de control.

La RAM se diferencia de la memoria ROM en que tiene líneas para los datos de salida y una señal de control que indica lectura o escritura (R/W). La figura 4-9 muestra la memoria RAM como una caja negra y divide las señales que comunican hacia el exterior a la RAM en tres grandes grupos: direcciones, control y




Figura 4-9: Memoria RAM-vista desde afuera

datos, los cuales pueden ser unidireccionales o bidireccionales. Las salidas de los datos son del tipo de colector abierto o de tres estados para formar buses de datos en paralelo y tener la opción de expandir la memoria a voluntad. Las señales de control normalmente son:

- R/W , la cual indica si se va a efectuar la lectura o escritura de un dato.
- CS , esta señal permite colocar chips en paralelo y seleccionar solo aquellos que se requieran.
- AR "address ready", sirve para indicar que las direcciones están estables.

4.2.2.1. ESTRUCTURA INTERNA DE LA MEMORIA RAM

La memoria RAM se compone de varios bloques internos que son: receptor de señales de control, receptor de datos de entrada, receptor de direcciones, decodificador de renglones, decodificador de columnas, arreglo de celdas de memoria, amplificador de sentido y amplificador para las señales de salida.




Figura 4-10: Arquitectura típica de una RAM

La figura 4-10 muestra los bloques internos de una memoria RAM típica y las interconexiones entre estos.

El arreglo de las celdas de memoria está constituido por un conjunto de elementos idénticos organizados normalmente en forma de una matriz cuadrada que tiene igual número de renglones que columnas. Existen dos tipos básicos de celdas de memoria que clasifican en dos grandes categorías a las memorias RAM:

1. Las celdas que mientras exista energía eléctrica guardan indefinidamente la información, las memorias que tienen este tipo de celdas son conocidas como RAM estáticas.
2. Y las celdas que aunque haya energía eléctrica pierden la información a menos que se les recuerde cada cierto tiempo cual es la información que tienen almacenadas, este tipo de celdas tienen las memorias conocidas como RAM dinámicas.




Figura 4-11: Categorías de memorias RAM

4.2.2.2. MEMORIAS MOS RAM ESTATICAS

En las memorias RAM estáticas las celdas pueden estar constituidas por transistores bipolares o MOS. Las celdas en este caso son flip-flops construidos a base de transistores, por lo tanto el dato que almacenan estas celdas corresponden al estado lógico del flip-flop, de esta manera el dato puede permanecer indefinidamente a menos que se corte la alimentación de la energía eléctrica.

Las celdas están organizadas internamente por renglones y columnas, el decodificador de renglones habilita todas las celdas que pertenecen a un renglón determinado, ver figura 4-12, asimismo el decodificador de columnas selecciona la o las columnas respectivas. Si la organización del chip es de 16K bits,




Figura 4-12: Organización interna de las celdas

el decodificador de columnas seleccionará una sola, si es de 2K bytes seleccionará 8 columnas, etc.

Una desventaja de estas celdas es el gran tamaño que ocupan lo cual reduce la densidad considerablemente, estas celdas en el caso MOS están constituidas por 6 transistores.




Figura 4-13: Celda de memoria de 6 transistores (estática)

Las líneas de DATO y DATO negado son buses a los cuales se conectan todas las celdas que pertenecen a la columna, pero son manejadas solamente por la celda que tiene los transistores TS1 TS2 prendidos, es decir, la celda que pertenece al renglon seleccionado en ese momento.




Figura 4-14: Entrada/Salida y selección de columna

La selección de la columna se hace habilitando dos transistores que se encuentran conectados a los buses de DATO y DATO negado. Estos dos transistores pertenecen al bloque de amplificación de sensado y permiten la escritura de nuevos datos y el sensado de la información que se encuentre en DATO y DATO negado, asimismo esa información llega a un amplificador diferencial del cual se obtiene los datos a la salida.

4.2.2.3. MEMORIA MOS RAM DINAMICA

Las celdas de memorias RAM dinámicas están constituidas por transistores del tipo MOSFET unicamente, precisamente porque se aprovecha la impedancia de entrada casi infinita del MOSFET, la cual provee un modo de almacenamiento temporal de datos y se puede aprovechar para simplificar la circuitería de las celdas RAM. La juntura PN de la región de la compuerta "gate" y el sustrato forman una capacitancia bastante grande que se puede aprovechar para almacenar por un tiempo finito datos en la compuerta del MOS. El tiempo que la información puede permanecer almacenada mientras se descarga el capacitor es de varios milisegundos.




Figura 4-15: Celda de memoria de 4 transistores

La figura 4-15 muestra una celda dinámica de cuatro transistores, dos de ellos sirven como switches TS1 y TS2, en cambio los otros dos son los que almacenan el dato de la celda, por lo que en este caso la información almacenada está representada por la carga de los capacitores de las compuertas de los transistores TC1 y TC2, a diferencia de las memorias estáticas donde los datos son los estados lógicos de los flip-flops de las celdas.

Si $V_{gg} = V_{dd}$, la celda de cuatro transistores de la fig. 4-15 es igual a la estructura básica del flip-flop de la celda de 6 transistores, fig 4-13. En cambio si $V_{gg} = 0$, ya no hay sustento para la alimentación eléctrica de la celda y el capacitor que estuviese cargado C1 o C2 se empieza a descargar exponencialmente. En el ejemplo de la fig 4-16 se supone que TC1 está prendido y TC2 está apagado, por lo que el capacitor C1 está cargado no así el capacitor C2. La señal en la compuerta de TC1 decrece mientras se descarga el capacitor C1, sin embargo, el nivel de esta señal no debe ser nunca menor que $V(t)$ del transistor TC1 para que este no llegue a apagarse. Cuando el nivel de esta señal está muy cerca de $V(t)$, es preciso alimentar nuevamente V_{gg} a V_{dd} , con lo cual la señal de entrada de TC1 vuelve nuevamente a adquirir su valor inicial, es decir, el capacitor C1 vuelve a cargarse nuevamente. El tiempo que se requiere para recargar nuevamente el capacitor es muy corto e igual al tiempo de ciclo de la memoria. Esta señal de V_{gg} puede




Figura 4-16: Carga y descarga de los capacitores C1 y C2

ser la habilitación del renglón, por lo que entonces cada 2 miliseg (tiempo de descarga) se debe habilitar el renglón para recordar a las celdas que están conectadas a este cual es el dato que tienen almacenado, en otras palabras, cargar nuevamente los capacitores que estaban descargándose.

Este recordatorio que hay que hacer cada 2 miliseg (aproximadamente) se conoce como refrescar la información de las celdas. El refresco hay que efectuarlo, desde luego, en todos los renglones máximo 2 miliseg entre recordatorio y recordatorio. El refresco en las memorias dinámicas las hace más difíciles de usar que las estáticas, asimismo existe un tiempo muerto (durante el refrescamiento) que no se pueden usar. En cambio la gran ventaja de las memorias dinámicas sobre las estáticas es que son de muy alta densidad aproximadamente 4 veces más que las estáticas porque la celda tiene menos transistores, en este caso 4 transistores, sin embargo, existen celdas de 3 transistores y las más comunes son las celdas de un solo transistor y un capacitor, expresamente construido para almacenar la carga que representa la información de la celda.

La figura 4-17 muestra una celda de memoria de un solo transistor, esta celda es muy usada en chips de 16K bits y 64K




Figura 4-17: Celda dinámica de un solo transistor

bits, esta última es la memoria más densa de la actualidad. En cambio la memoria estática más densa actualmente es la de 2K bytes, o sea 16K bits.

4.2.2.4. EJEMPLOS DE MEMORIAS RAM

La memoria 6116 es una memoria RAM estática de 16K bits con una organización de 2K bytes.

La figura 4-18 muestra una memoria RAM estática del tipo CMOS, la cual tiene 11 líneas de dirección, 8 líneas de datos y 3 señales de control, CS "chip select", OE "output enable" y WE "write enable". La distribución de patas de este chip es semejante al EPROM 2716, de esta manera resultan, prácticamente, compatibles; la única señal que se requiere cambiar es WE, porque en el EPROM esta línea corresponde a Vpp.

Las figuras 4-19 y 4-20 muestran los ciclos de lectura y escritura de la memoria 6116, se observa que para leer CE y OE deben estar en bajo mientras que WE en alto, para escribir OE debe estar en alto, mientras que CS y WE en bajo.

Las memorias RAM dinámicas 4864 o 4164 tienen una capacidad y organización de 64K bits. Tienen una sola fuente de alimentación de 5 volts y todas sus señales son compatibles directamente con TTL. La organización interna de las celdas de memoria es de 8 arreglos de memoria de 128 x 64 bits cada uno, para poder mantener solo 128 renglones de refrescamiento, aunque desde el punto de vista de acceso la memoria se ve como una organización cuadrada de 256 x 256 bits.




Figura 4-18: RAM CMOS estática de 2K bytes
 (a) Diagrama de bloques
 (b) Distribución de patas del chip




Figura 4-19: Ciclo de lectura de la memoria 6116




Figura 4-20: Ciclo de escritura de la memoria 6116

98273

● READ CYCLE

Item	Symbol	HM6116P-2		HM6116P-3		HM6116P-4		Unit
		min.	max.	min.	max.	min.	max.	
Read Cycle Time	<i>t_{RC}</i>	120	—	150	—	200	—	ns
Address Access Time	<i>t_{AA}</i>	—	120	—	150	—	200	ns
Chip Select Access Time	<i>t_{ACS}</i>	—	120	—	150	—	200	ns
Chip Selection to Output in Low Z	<i>t_{CLZ}</i>	10	—	15	—	15	—	ns
Output Enable to Output Valid	<i>t_{OE}</i>	—	80	—	100	—	120	ns
Output Enable to Output in Low Z	<i>t_{OLZ}</i>	10	—	15	—	15	—	ns
Chip deselection to Output in High Z	<i>t_{CHZ}</i>	0	40	0	50	0	60	ns
Chip Disable to Output in High Z	<i>t_{OHZ}</i>	0	40	0	50	0	60	ns
Output Hold from Address Change	<i>t_{OH}</i>	10	—	15	—	15	—	ns

● WRITE CYCLE

Item	Symbol	HM6116P-2		HM6116P-3		HM6116P-4		Unit
		min.	typ.	min.	max.	min.	max.	
Write Cycle Time	<i>t_{WC}</i>	120	—	150	—	200	—	ns
Chip Selection to End of Write	<i>t_{CW}</i>	70	—	90	—	120	—	ns
Address Valid to End of Write	<i>t_{AW}</i>	105	—	120	—	140	—	ns
Address Set Up Time	<i>t_{AS}</i>	20	—	20	—	20	—	ns
Write Pulse Width	<i>t_{WP}</i>	70	—	90	—	120	—	ns
Write Recovery Time	<i>t_{WR}</i>	5	—	10	—	10	—	ns
Output Disable to Output in High Z	<i>t_{OHZ}</i>	0	40	0	50	0	60	ns
Write to Output in High Z	<i>t_{WHZ}</i>	0	50	0	60	0	60	ns
Data to Write Time Overlap	<i>t_{DW}</i>	35	—	40	—	60	—	ns
Data Hold from Write Time	<i>t_{DH}</i>	5	—	10	—	10	—	ns
Output Active from End of Write	<i>t_{OW}</i>	5	—	10	—	10	—	ns

Tabla 4-2: Límites de tiempos en los ciclos de lectura y escritura

El chip de esta memoria es de 16 patas y tiene 8 líneas de dirección, una línea de datos de entrada otra para datos de salida, y tres señales de control WE "write enable", RAS "row address strobe" y CAS "column address strobe". Las direcciones se deben entregar en dos etapas primero la dirección del rengion (8 bits) y luego por las mismas líneas, la dirección de la columna (8 bits). Las señales de RAS y CAS sirven para diferenciar en las líneas de dirección cuando se entrega la dirección del renglón y la columna.

Las figuras 4-22 y 4-23 muestran la secuencia que se debe realizar para cumplir con los ciclos de lectura y escritura. Es muy importante, en este caso, los instantes en los cuales debe cambiar cada señal, ya que en muchos casos existen tiempos mínimos y máximos que se deben cumplir.

La tabla 4-3 muestra los tiempos mínimos y máximos recomendados para la operación de las memorias HM4864-2 y HM4864-3, algunos lapsos de tiempo son muy críticos, como por ejemplo el retardo de RAS a CAS (*t_{RCD}*), para cumplir con el tiempo de acceso de RAS (*t_{RAC}*).

98874




Figura 4-21: Memoria RAM dinámica 4864
 (a) Diagrama de bloques interno
 (b) Distribución de patas en el chip

• READ CYCLE




Figura 4-22: Ciclo de lectura de la memoria 4864

• WRITE CYCLE




Figura 4-23: Ciclo de escritura de la memoria 4864

Parameter	Symbol	HM4864-2		HM4864-3		Unit
		min.	max.	min.	max.	
Random Read or Write Cycle Time	<i>t_{RC}</i>	270	—	335	—	ns
Read-Write Cycle Time	<i>t_{RWC}</i>	270	—	335	—	ns
Page Mode Cycle Time	<i>t_{PC}</i>	170	—	225	—	ns
Access Time from RAS	<i>t_{IRAC}</i>	—	150	—	200	ns
Access Time from CAS	<i>t_{ICAC}</i>	—	100	—	135	ns
Output Buffer Turn-off Delay	<i>t_{IOFF}</i>	0	40	0	50	ns
Transition Time (Rise and Fall)	<i>t_T</i>	3	35	3	50	ns
RAS Precharge Time	<i>t_{IRP}</i>	100	—	120	—	ns
RAS Pulse Width	<i>t_{IRAS}</i>	150	10000	200	10000	ns
RAS Hold Time	<i>t_{IRSH}</i>	100	—	135	—	ns
CAS Pulse Width	<i>t_{ICAS}</i>	100	—	135	—	ns
CAS Hold Time	<i>t_{ICSH}</i>	150	—	200	—	ns
RAS to CAS Delay Time	<i>t_{IRCD}</i>	20	50	25	65	ns
CAS to RAS Precharge Time	<i>t_{ICRP}</i>	-20	—	-20	—	ns
Row Address Set-up Time	<i>t_{IASR}</i>	0	—	0	—	ns
Row Address Hold Time	<i>t_{IRAH}</i>	20	—	25	—	ns
Column Address Set-up Time	<i>t_{IASC}</i>	-10	—	-10	—	ns
Column Address Hold Time	<i>t_{ICAH}</i>	45	—	55	—	ns
Column Address Hold Time referenced to RAS	<i>t_{IAR}</i>	95	—	120	—	ns
Read Command Set-up Time	<i>t_{IRCS}</i>	0	—	0	—	ns
Read Command Hold Time	<i>t_{IRCH}</i>	0	—	0	—	ns
Write Command Hold Time	<i>t_{IWCH}</i>	45	—	55	—	ns
Write Command Hold Time referenced to RAS	<i>t_{IWCR}</i>	95	—	120	—	ns
Write Command Pulse Width	<i>t_{IWP}</i>	45	—	55	—	ns
Write Command to RAS Lead Time	<i>t_{IRWL}</i>	45	—	55	—	ns
Write Command to CAS Lead Time	<i>t_{ICWL}</i>	45	—	55	—	ns
Data-in Set-up Time	<i>t_{IDS}</i>	0	—	0	—	ns
Data-in Hold Time	<i>t_{IDH}</i>	45	—	55	—	ns
Data-in Hold Time referenced to RAS	<i>t_{IDHR}</i>	95	—	120	—	ns
CAS Precharge Time (for Page-mode Cycle Only)	<i>t_{ICP}</i>	60	—	80	—	ns
Refresh Period	<i>t_{IREF}</i>	—	2	—	2	ms
WE Command Set-up Time	<i>t_{IWCS}</i>	-20	—	-20	—	ns
CAS to RAS Delay	<i>t_{ICWD}</i>	60	—	80	—	ns
RAS to WE Delay	<i>t_{IRWD}</i>	110	—	145	—	ns
RAS Precharge to CAS Hold Time	<i>t_{IRPC}</i>	0	—	0	—	ns

Tabla 4-3: Condiciones recomendadas de operación en AC

• "RAS-ONLY" REFRESH CYCLE




Figura 4-24: Ciclo de refresco para la memoria 4864

La figura 4-24 muestra el ciclo de refresco, en el cual no se habilita CAS, esto hace que no se seleccione una celda en específico sino todo un renglón. La señal de CAS sirve, también para la selección de chips, o sea, que al habilitar CAS solo en los chips que se desee, los demás permanecerán inhibidos o bien efectuarán un ciclo de refresco si es que todos los chips están conectados a RAS.

4.3. CHIPS DE SOPORTE PARA PERIFERICOS

Un requerimiento importante para el éxito de un microprocesador es fabricar chips adicionales que faciliten integrar el micro en las aplicaciones que se deseen. Estos chips normalmente usan las mismas señales que el micro y se conectan directamente al procesador, reduciendo al mínimo los esfuerzos del diseñador para interisar el micro con el mundo real. Todos los fabricantes siguen este enfoque y cada uno tiene su propia familia de chips con características muy especiales. Lo que si resulta problematico es utilizar los chips de soporte de otra familia, porque en algunos casos hay que añadir muchos componentes adicionales para que se puedan adaptar y usar en forma óptima.

Algunos aspectos que los fabricantes han tratado de contemplar al diseñar sus familias son:

- Selección simple del chip.

- Acceso directo al bus de datos del procesador.
- Usar las mismas fuentes de alimentación que el procesador.
- Usar el mismo tipo de reloj que el procesador.
- Usar el mismo mecanismo de "reset" que el procesador.
- Manejo de interrupciones directo.
- Incluir el mecanismo de prioridad de las interrupciones.
- Programación directa de los chips usando el conjunto de instrucciones del procesador.
- Lectura o escritura de datos inmediata.

Entre los dispositivos que más se usan para integrarlos en chips se encuentran los siguientes:

- Puertos paralelos. Para manejar líneas de dos estados bien sean de entrada o salida.
- Puertos seriales. Para manejar comunicaciones seriales síncronas o asíncronas.
- Contadores y controladores de eventos. Permite contar eventos que se produzcan en forma síncrona o asíncrona, o bien, producir un cierto número de eventos a determinada frecuencia.
- Controladores de tubos de rayos catódicos para la generación de video.
- Manejadores de teclados, que eliminan el rebote y entregan los datos en determinado código.
- Manejadores de DMA, para facilitar la transferencia de datos entre periférico y memoria o viceversa, o entre periféricos o entre zonas de memoria.
- Controladores de discos flexibles para manejar discos flexibles de 8 y 5 y 1/4 de pulgada.
- Unidades manejadoras de memoria, las cuales permiten manejar memoria virtual en forma paginada o segmentada.

- Chips encriptadores de datos para transmitir información codificada que ocultan el texto de la información.
- Manejadores de protocolos para la transmisión y recepción de información.
- Multiplicadores y divisores de alta velocidad.
- Unidades para operaciones aritméticas en punto flotante.

De toda la gama enorme de chips de soporte que ya existen en el mercado se van a revisar con cierto detalle los siguientes tipos de chips:

4.3.1. PUERTOS PARALELOS "PIO"

El 280 Parallel I/O (PIO) es un dispositivo que tiene dos puertos programables y es compatible con TTL, tanto hacia los dispositivos periféricos que se conecte como hacia el CPU. El CPU puede configurar el PIO de tal forma que puede conectarse con un amplio rango de periféricos que no requieren lógica adicional. Dispositivos típicos que pueden usarse con el PIO son: teclados, lectoras de cinta de papel, impresoras, programadores de PROMs, switches, focos, leds, etc. El PIO utiliza tecnología NMOS y está empquetado en un chip de 40 patas. Las principales características del PIO son:

- Dos puertos bidireccionales independientes cada uno con señales de control.
- Interrupción programada en las líneas de control para un rápida respuesta.
- Cuatro modos de operación de los puertos: salida byte, entrada byte, byte bidireccional, modo de control bit. Todos con interrupción programada y controlada.
- Lógica de interrupción de prioridades tipo cadena "daisy chain". Esto provee un mecanismo de interrupciones vectorizadas automático sin requerir lógica externa.
- Las ocho salidas son capaces de manejar transistores de tipo Darlington.
- Las ocho salidas y entradas de los puertos son totalmente compatibles con TTL.

- requiere una sola fuente de alimentaci"on de 5 volts y un reloj de una sola fase.

Una de las características del PIO que lo diferencia bastante de otros chips que tienen puertos paralelos es que la transferencia de datos entre el periférico y el CPU se puede efectuar bajo un estricto control de interrupciones. La lógica de interrupciones del PIO permite un óptimo uso de la capacidad de interrupción del CPU durante transferencias de I/O. Toda la lógica necesaria para construir una estructura de interrupciones anidada está incluida en el PIO, por lo que no se requieren circuitos adicionales para tal efecto. Otra característica importante del PIO es que este puede ser programado para interrumpir al CPU cuando ocurran condiciones de estado especificadas previamente. Por ejemplo, el PIO puede ser programado para interrumpir cuando ocurra una condición de alarma en el periférico o dispositivo que está manejando. La interrupción evita que el procesador tenga que estar sensando continuamente esa condición de alarma, y por el contrario puede dedicarse despreocupadamente a otras actividades.

4.3.1.1. ARQUITECTURA INTERNA DEL PIO

La estructura interna del PIO consiste de una interfase hacia el CPU, lógica de control interna y bloque de control de interrupciones.

Los dos puertos son prácticamente idénticos y cada uno de ellos está compuesto de 6 registros con lógica de control incluida (handshake), tal como se muestra en la fig 4-26.

4.3.1.2. DESCRIPCION EXTERNA DEL PIO

El chip se compone de 40 patas 18 de las cuales son para conectarse con el CPU, 2 de la fuente de alimentación y 10 de cada puerto.

A continuación se describen cada una las patas del chip:

D7-D0	Bus de datos del CPU, bidireccional, tipo tres estados.
B/A	Selección del puerto A o B, 0 selección del puerto A, 1 puerto B.
C/D	Selección de datos o control. 0 datos, 1 control (para recibir comandos del CPU).




Figura 4-25: Diagrama de bloques interno del PIO




Figura 4-26: Diagrama de bloques del puerto




Figura 4-27: Descripción externa del PiO

- CE Habilitación del chip, 0 habilita el chip, 1 deshabilita.
- φ Reloj del sistema, mismo que el del Z80-CPU.
- MI Indicación del inicio de un ciclo de instrucción, señal que viene del CPU.
- IORQ Requerimiento de entrada o salida. Esta señal también la genera el CPU y se produce cada que se realiza una instrucción de salida (OUT) o entrada (IN).
- RD Indicación de ciclo de lectura. Esta señal, también, es generada por el CPU y cuando está en bajo indica que se está realizando un ciclo de lectura.
- IEI "Interrupt enable in". Señal de entrada al PiO,

sirve para formar la cadena de dispositivos que van a interrumpir al CPU. Esta señal si es 0 indica que un dispositivo de mayor prioridad está interrumpiendo.

- IEO "Interrupt enable out". Señal de salida del PIO, sirve para formar la cadena de dispositivos que van a interrumpir al CPU. Cuando un puerto del PIO interrumpe esta señal se va inmediatamente a 0 y permanece en este estado hasta que la rutina de atención de interrupciones haya sido atendida.
- INT Señal de interrupción que va al CPU.
- A0-A7 Puerto A del PIO, son 8 líneas de propósito general pueden ser entradas o salidas, salidas de tres estados.
- ASTB Pulso de "strobe" del puerto A. El significado de esta señal es distinto, según sea el modo de operación del puerto A. En la sección de modos de operación se verá con mayor detalle la utilidad de esta señal.
- ARDY Señal de "ready" del puerto A. El significado de esta señal depende del modo de operación seleccionado para el puerto A. En la sección de modos de operación se analizará la utilidad de esta señal.
- B0-B7 Puerto B del PIO. Son 8 líneas de propósito general que pueden ser programadas como salidas o entradas. Las señales de salida son de tres estados.
- BSTB Pulso de "strobe" del puerto B. Mismo caso que ASTB.
- BRDY Señal de "ready" del puerto B. Mismo caso que ARDY.

4.3.1.3. PROGRAMACION DEL PIO

El PIO ha sido diseñado para operar con el Z80-CPU usando el modo de interrupción 2. Este modo requiere que un vector de interrupciones sea proporcionado por el dispositivo que interrumpe al CPU en el momento en que se reconoce esa interrupción. Este vector es usado por el CPU para formar la dirección de la rutina de atención de la interrupción de este puerto. El vector de interrupción es cargado en el PIO

escribiendo un solo byte en el registro de control del puerto deseado del P10. Este byte debe tener un 0 en el bit menos significativo (D0).

Existen 4 modos de operación, para programar un puerto. La manera de realizarlo es escribir en el registro de control del puerto un byte de programación, el cual debe tener en los dos bits más significantes indicado en binario el modo, de la siguiente manera:

D7	D6	D5	D4	D3	D2	D1	D0	MODO
0	0	x	x	1	1	1	1	0 salida
0	1	x	x	1	1	1	1	1 entrada
1	0	x	x	1	1	1	1	2 bidireccional
1	1	x	x	1	1	1	1	3 bits independ.

Tabla 4-4: Selección del modo en el P10

En los modos 0, 1 y 2 los 8 bits queda programados idénticos. En cambio en el modo 3 los bits se pueden programar en forma independiente algunos de salida y otros de entrada. La manera como indicar al P10 que bits quedan de salida y que otros de entrada es escribiendo en la palabra de control, después de haber programado el modo 3, un 0 en los bits correspondientes que serán de salida y un 1 en los bits que quedarán como entrada.

La manera de como habilitar o deshabilitar interrupciones es escribiendo en la palabra de control un 0 en D7 para deshabilitar y un 1 en D7 para habilitar las interrupciones. En el modo 3 se puede formar una función booleana para permitir la interrupción. Si el bit D6 en la palabra de control de interrupciones está en 0 indica que se forma una OR entre todas las señales de entrada para interrumpir, o sea que con cualquier entrada que tenga estado de interrupción interrumpirá al CPU, si D6 es 0 entonces se forma una AND, o sea que solo que todas las señales de entrada tengan estado de interrupción se interrumpirá al CPU. En el bit D5 de la palabra de control de interrupciones se indica el estado de interrupción, si este bit es 0 el estado de interrupción es bajo y si es 1 es alto. El bit D4 de la palabra de control de interrupciones sirve para indicar que a continuación se escribirá un nuevo dato (mascará) en la palabra de control del puerto, el cual indicará que bits del puerto se van a monitorear para la interrupción. Los otros bits de la palabra de control de interrupciones deben ser D3 = 0 y D2 = D1 = D0 = 1.

La mascara debe tener 0 en aquellos bits que se van a monitorear para generar la interrupción.

93379

4.3.1.4. MODOS DE OPERACION

En el modo salida los 8 bits son señales de salida del puerto y todas se escriben en paralelo.




Figura 4-28: Modo 0 salida del puerto

En el modo entrada los 8 bits son señales de entrada al puerto y todas se leen en paralelo.




Figura 4-29: Modo 1 entrada al puerto

El modo bidireccional sirve solamente para el puerto A ya que usa las 4 señales de protocolo (nandsnake), las dos del puerto A y las dos del puerto B. Al programar el puerto A en modo bidireccional el puerto B debe estar programado en modo bit ya que es el único modo que no usa las señales de protocolo (nandsnake).




Figura 4-30: Puerto A en modo 2, bidireccional

El modo 3 o modo bit, programa los bits en forma independiente algunos como salida otros como entrada. Este modo no usa las señales de protocolo (handshake) ya que los mismos bits son los que producen la interrupción.




Figura 4-31: modo 3, bits independientes

4.3.1.5. ATENCION DE INTERRUPCIONES

Poco tiempo después de que un P10 ha solicitado interrupción el CPU atenderá la misma produciendo un ciclo de atención de interrupción, el cual se caracteriza porque tanto IORQ como M1 estan en bajo. Esto hace que INT vuelva a subir y el procesador lee el vector de interrupción que entrega el P10. Con este vector (parte menos significativa) y el contenido del registro I forma la dirección en la cual se encuentra el apuntador de la rutina de atención de interrupciones de este puerto. El CPU previamente ha salvado en el stack la dirección de retorno a la cual debe volver una vez que salga de la rutina de atención de interrupciones.




Figura 4-32: Ciclo de reconocimiento de interrupción

La señal de IEO del P10 cambia a 0 desde el momento en que se solicita la interrupción hasta que el procesador sale de la rutina de atención de interrupción. El P10 se da cuenta de esto último porque el procesador ejecuta la instrucción RETI (retorno de interrupción), la cual es decodificada por el P10.

La manera como se organiza la estructura de prioridades de interrupción es formando una cadena con los puertos llamada "daisy chain". En esta cadena el primer puerto tiene IEI conectado a Vcc, por lo que es el puerto de mayor prioridad (cabeza de la cadena), los puertos que siguen tienen cada uno una prioridad menor a medida la distancia que lo separa de la cabeza de la cadena es mayor.

La figura 4-33 muestra un ejemplo de como un puerto de mayor




Figura 4-33: Atención de interrupciones en una estructura de prioridades del tipo cadena

prioridad puede interrumpir el servicio de atención de interrupciones de un puerto de menor prioridad.

4.3.2. PUERTOS SERIALES "SIO"

El 280-SIO (Serial Input/Output) es un dispositivo programable de doble canal el cual provee el formateo de los datos para la comunicación de datos seriales. Es capaz de manejar comunicaciones asíncronas, síncronas y protocolos orientados por bit síncronos tales como IBM BiSync, HDLC y SDLC. Tiene la capacidad de generar código CRC en cualquier modo síncrono y puede ser programado por el CPU para cualquier formato asíncrono tradicional.

Una tecnología NMOS de silicio, el chip es de 40 patas, usa una sola fuente de voltaje de 5 volts y un solo reloj de una sola fase a 5 volts. Los dos canales pueden ser programados para operar en modo comunicación simultánea (full duplex).

Algunas de las características sobresalientes de este chip son:

- Dos canales independientes tipo "full duplex".
- Velocidades de comunicación desde 0 hasta 550 Kbits/seg.
- Registros de datos de recepción "buffereados" 4 veces y los registros de datos de transmisión "buffereados" doblemente.
- Operación asíncrona: 5, 6, 7 u 8 bits por caracter, 1 1/2 o 2 bits de fin "stop", paridad par o impar o no paridad, operaciones del reloj de x1, x16, x32 y x64. Generación y detección de "break", y finalmente detección de errores de paridad, "overrun" y "framing".
- Operación síncrona: Internos o externos los caracteres de sincronización, uno o dos caracteres de sincronización en registros separados, inclusión automática del caracter de sincronización. Automática generación y chequeo de CRC.
- Operación HDLC o IBM SDLC: Quitado o inclusión automática de Zero. Inclusión automática de bandera, reconocimiento automático del campo de dirección, manejo del residuo del campo 1, mensajes de recepción válidos son protegidos de "overrun", generación y chequeo de CRC.
- Ocho líneas de control de entrada y salida para modem.
- Están implementados dos tipos de CRC, tanto CRC-16 como CRC-CCITT (-8 y -1).

- Se incluye la lógica de interrupción de prioridades del tipo cadena con el fin de proveer un vector de interrupción automático sin necesidad de requerir lógica externa.
- Todas las entradas y salidas son compatibles totalmente con TTL.

4.3.2.1. ESTRUCTURA INTERNA DEL SIO

El SIO tiene 6 bloques básicos, los dos canales A y B, el bloque para el manejo de las señales del modem, lógica interna, lógica de control de interrupciones y la interfase con el CPU.




Figura 4-34: Diagrama de bloques del SIO

La prioridad entre los canales y dispositivos dentro del canal es fija y está determinada como sigue: el canal A tiene mayor prioridad que el canal B. Dentro de los dispositivos del canal el receptor tiene mayor prioridad, luego el transmisor y finalmente el status externo.

La lógica interna de cada canal a nivel de bloques está mostrada en la figura 4-35. Cada canal tiene:

- 5 registros de control de 8 bits cada uno.
- 2 registros de estatus de 8 bits cada uno.




Figura 4-35: Diagrama de bloques interno del canal

- 2 registros para caracteres de sincronía de 8 bits.
- El receptor tiene 3 registros de 8 bits arreglados en forma de FIFO además del registro de corrimiento de entrada de 8 bits.
- El transmisor tiene un registro de 8 bits además del registro de corrimiento de salida de 8 bits.
- El vector de interrupciones es único y se programa en el canal B.
- El CRC generador/checador es un registro de corrimiento de 16 bits con realimentación interna apropiada, programable para dos diferentes códigos CRC.

4.3.2.2. DESCRIPCION EXTERNA DEL SIO

El SIO como el PIO tiene dos zonas, la interfase con el CPU y los puertos para la comunicación.

DB-D7	Bus de datos bidireccional.
B/A	Selección de canal A (0) o B (1).
C/D	Selección de datos (0) o control (1).
CE	Selección del chip, activo bajo.
M1	Inicio del ciclo de instrucción, señal del 280-CPU.
IORQ	Requerimiento de entrada/salida, señal del 280-CPU.
RD	Ciclo de lectura, señal del 280-CPU.
Ø	Reloj del sistema.
RESET	Deshabilita transmisores y receptores, borra todos los registros e inicializa nuevamente todos los dispositivos. Es recomendable dar un RESET (activo abajo) después de prender la máquina.
IE1	Para formar la cadena de prioridad de interrupción.
IE0	Para formar la cadena de prioridades de interrupción.
INT	Requerimiento de interrupción, activa baja.
WAIT/READY A, B	Son dos patas una por cada canal A y B. Se pueden programar para servir como líneas "ready" de un controlador de DMA, o bien pueden servir para detener la ejecución del CPU (wait) para que se sincronice con la velocidad del SIO.
CTS A, B	Son señales de entrada "clear to send", pueden servir para el modem o bien como señales de propósito general. Cuando se programan como auto nabilitación, inniben los transmisores de sus respectivos canales.
DCD A, B	Son señales de entrada, "data carrier detect", sus funciones son similares al CTS, excepto que

ellas son usadas para innibir los receptores. Se usa, también, con modem y en algunos casos esta señal es conocida como DSR "data set ready".

- RXD A, B señales de recepción de datos seriales.
- TXD A, B señales de transmisión de datos seriales.
- RXC A, B reloj de recepción. El reloj puede ser x1, x16, x32 o x64 la velocidad de recepción de los datos en modo asíncrono.
- TXC A, B reloj de transmisión. El mismo comportamiento que el reloj de recepción.
- RTS A, B Son señales de salida, "request to send", cuando el bit de programación RTS es 1 la señal respectiva RTS se va a bajo. Cuando el bit RTS es 0 en modo asíncrono la señal RTS se va a alto cada vez que el buffer de transmisión está vacío. En modo síncrono la señal RTS es una simple salida que sigue estrictamente el estado del bit RTS.
- DTX A, B Son señales de salida "data terminal ready", estas señales siguen estrictamente la programación del bit DTR.
- SYNC A, B Caracter de sincronización externo. Si el modo de sincronización externa es seleccionado el ensamblado de caracteres comenzará con el próximo flanco de subida de RxC. Si el modo de sincronización de caracteres interno es seleccionado, estas señales son activadas durante la parte de los ciclos de reloj que el caracter de sincronización es reconocido. La condición de sincronización no es almacenada por lo que esta señal será activada cada vez que un patron de sincronización es reconocido y no en los caracteres de frontera. En modo asíncrono estas líneas son señales de entrada al bit Hunt/Sync del registro 0 de estatus y pueden ser usadas como una función de entrada de proposito general.

4.3.2.3. MODELOS DE SIOs

El requerimiento del número de patas del SIO es 41, sin embargo el chip tiene solo 40, por lo que debido a la restricción en el número de patas se decidió fabricar cuatro modelos del chip SIO, tres de ellos tienen los dos canales en los cuales hubo que hacer ciertos trucos para reducir el número de patas a 40 y el cuarto es un SIO que tiene un solo canal completo, también en 40 patas. Los modelos del SIO son los siguientes:

- El 280-SIO/0 el cual tiene juntos en una sola pata las señales de reje de transmisión y recepción del canal B, es decir que en lugar de tener TxCA y TxCB tiene una sola línea que es RxTxCB.
- El 280-SIO/1 el cual no dispone de la señal DTRB.
- El 280-SIO/2 el cual no dispone de la señal SYNCB.
- El 280-SIO/9 el cual tiene un solo canal que es el canal A, no maneja ninguna señal del canal B, sin embargo, la programación del vector de interrupciones que normalmente se realiza en el canal B se sigue haciendo ahí mismo.

4.3.2.4. FORMATOS DE OPERACION DEL SIO

Existe un formato típico para la operación en modo asíncrono, sin embargo, existen varios formatos para la operación en modo síncrono.





Figura 4-36: Formato de operación en modo asíncrono

La figura 4-36 muestra el formato de operación en modo asíncrono, así como todas las opciones para este caso.

MONOSYNC MESSAGE FORMAT (Internal Sync Detect)



BISYNC MESSAGE FORMAT (Internal Sync Detect)



EXTERNAL SYNC DETECT FORMAT




Figura 4-37: Formato de operación en modo síncrono

La figura 4-37 muestra tres formatos para la operación en modo síncrono, el formato monosíncrono, bisíncrono y el formato con sincronía externa.

TRANSMISSION

SDLC/HDLC Message Format




Figura 4-38: Formato para el modo síncrono SDLC/HDLC

4.3.2.5. PROGRAMACION DEL SIO

Para programar el SIO se usan 8 registros, llamados registros de escritura o registros de comando. El direccionamiento de los registros depende de los tres bits que tenga el registro de escritura 0 (WR0).

Siempre que se envíe un comando por primera vez al SIO se direcciona el registro WR0, en el cual se indica que registro se direccionará posteriormente. A continuación se envía el comando que se referirá al registro seleccionado previamente. La función en general de cada registro de comando es la siguiente:

1. El registro WR1 es el que controla las interrupciones, o sea, habilita y deshabilita las mismas, tanto de transmisión como de recepción.
2. El registro WR2 sirve para el canal B solamente, en este registro se programa el vector de interrupción.
3. El registro WR3 es el registro para controlar la recepción tanto en modo síncrono como asíncrono.
4. El registro WR4 es un registro de carácter general y sirve para programar algunas características de la comunicación. Este es el registro que se debe programar antes que cualquier otro.
5. El registro WR5 es el registro que sirve para controlar la transmisión tanto en modo síncrono como asíncrono.
6. El registro WR6 sirve para programar el byte menos significativo del carácter de sincronía interno o bien el campo de dirección cuando se usa el protocolo SDLC.
7. El registro WR7 sirve para programar el byte más significativo del carácter de sincronía interno o bien el campo de bandera cuando se usa el protocolo SDLC.

Los registros de lectura son llamados también registros de estatus y sirven para leer el estado, errores o información referente a la comunicación. Existen tres registros de estatus, los cuales son direccionados de la misma manera que los registros de comando, indicando siempre en el registro WR0 que registro se desea leer. Si no se indica la dirección del registro en WR0, siempre que se lea la palabra de control del puerto se leerá el registro de lectura 0 (RR0).






Figura 4-39: Funciones de los registros de comandos

READ REGISTER 0



READ REGISTER 1



READ REGISTER 2 (Channel B Only)




Figura 4-40: Funciones de los bits de los registros de lectura

El registro RR0 es muy importante porque en él se sabe, por ejemplo, si un caracter ya na sido transmitido (buffer de transmisión vacio) o bien si se recibio un caracter o si existe una interrupción pendiente, etc. El registro RR1 sirve para leer los tipos de errores y el campo "I" del protocolo de comunicación síncrono SDLC/HDLC. El registro RR2 sirve para leer el vector de interrupción que se na programado, este registro lo tiene únicamente el canal B.

4.3.2.6. MANEJO DE INTERRUPCIONES

En cada SIO se programa un solo vector de interrupción, sin embargo, el SIO tiene la opción de modificar este vector dependiendo del tipo de interrupción que se haya presentado. Sin esta opción resultaría tedioso tener que investigar por software a que se debe la interrupción cuando esta se presenta. Este problema se complica cuando existen varias interrupciones nabilitadas, por ejemplo, cuando la interrupción de recepción y transmisión de ambos puertos están nabilitadas. Por este motivo se puede escoger en el bit 2 del registro RR1 si se desea un solo vector de interrupción (que sería el programado previamente) o bien dependiendo de la interrupción que se afecte el vector de interrupción. Este bit solamente funciona en el canal B.

La figura 4-41 muestra los 8 casos de interrupciones que se pueden presentar en un SIO. Observese que los bits que se afectan en el vector de interrupción son los bits 1, 2 y 3. El bit 0




Figura 4-41: Forma en como se afecta el vector de interrupción

desde luego no se afecta para que en la tabla de vectores resulten 8 apuntadores a las rutinas de atención de interrupciones.

4.4. MEMORIA MASIVA

Toda microcomputadora tiene algún medio para almacenar información en gran cantidad y en forma permanente. En las primeras microcomputadoras el medio más común ha sido la cinta de cassette, por lo barata y accesible. Los problemas que el cassette tiene son un tiempo de acceso muy grande, muy baja densidad y generalmente requiere intervención humana para cualquier actividad. Posteriormente se usó el disco flexible, debido a que mejora en gran medida el tiempo de acceso y la densidad respecto al cassette, además no requiere intervención humana para operar con el disco, sin embargo, es más caro que el cassette, tanto a nivel de la unidad manejadora "drive" como a nivel del medio de grabación. Inicialmente los discos flexibles fueron de 8 pulgadas de diámetro, posteriormente aparecieron los de 5 y 1/4 de pulgada (minifloppies) que mejoran el costo de los anteriores pese a que tienen menor densidad. Ultimamente aparecieron los discos flexibles de 3 pulgadas de diámetro (microfloppies) con capacidades de almacenamiento semejantes a los de 5 y 1/4 de pulgada. Poco antes de los microfloppies aparecieron los discos duros de 8 pulgadas de diámetro, los cuales se comportan de manera muy semejante a los tradicionales discos de computadora de 14 pulgadas de diámetro. Tienen un mejor tiempo de acceso y mucha mayor densidad que los discos

flexibles, el hecho de que no sean removibles es una desventaja así como el costo que es mayor que en los discos flexibles. Ultimamente han adquirido mucha popularidad los discos fijos duros llamados discos "winchester", por su gran capacidad de almacenamiento, disponibilidad de una gran cantidad de fabricantes y costo bajo en comparación con discos de 14 pulgadas.

Todos estos dispositivos almacenan la información en un medio magnético.

4.4.1. FUNDAMENTOS DE GRABACION MAGNETICA

La grabación magnética provee gran capacidad de almacenamiento a bajo costo y con tiempos de acceso bastante razonables. Los requerimientos básicos para la grabación magnética son:

1. Medio de almacenamiento.
2. Mecanismo de escritura (grabado de la información).
3. Mecanismo de lectura y sensado (recuperación de la información).
4. Mecanismo de direccionamiento.

La grabación magnética se concentra en dos objetivos muy importantes, que son:

1. Conseguir una alta densidad de grabación, es decir, almacenar los bits lo más juntos posible.
2. Procurar que el margen de señal a ruido durante el proceso de lectura sea adecuado de tal manera que se pueda diferenciar perfectamente la información del ruido eléctrico. El proceso de lectura es el más delicado y susceptible a falla.

En la práctica el espacio ocupado por muchos bits grabados secuencialmente (densidad) está dictado principalmente por las propiedades del medio de grabación y por la cabeza de lectura.

4.4.1.1. MEDIO DE GRABACION MAGNETICA

Existen dos tipos de medios que son muy usados, el flexible para cintas y discos y el duro para discos. La diferencia entre estos radica en la parte no magnética, la cual determina prácticamente el grosor del medio, ya que la parte magnética es un muy delgada del orden de 0.5 mils (milesimas de pulgada). De esto podemos inducir que todo medio de grabación magnética consiste de dos partes una magnética y otra no magnética, ambas partes afectan la densidad y la razón señal a ruido del medio ya que existen variables magnéticas y no magnéticas que son interdependientes entre si y juntas determinan las propiedades del medio.




Figura 4-42: Comportamiento de un material ferromagnético, ciclo BH

Las propiedades del medio magnético:

1. Tamaño de la partícula en el óxido y el tamaño del grano del medio no magnético.
2. Fuerza coercitiva H_c .
3. Densidad de flujo residual B_r .
4. Grosor.

5. rugosidad de la superficie.
6. Uniformidad de características sobre el medio completo.

4.4.1.2. MECANISMO DE ESCRITURA

El transductor de escritura en toda grabación magnética es un dispositivo ferromagnético que tiene una estructura toroidal con un gap (abertura muy pequeña).




Figura 4-43: Flujo magnético en la cabeza

Al hacer circular una corriente en la bobina se induce un flujo magnético en el toroide de la figura 4-43. Este flujo magnético circula por la estructura del toroide, sin embargo, se expande en el gap hacia los lados en virtud de la discontinuidad del material. Este flujo magnético que rebalsa o salta el gap sobre todo en los bordes del toroide se llama "fringe", es el que efectúa la escritura en la superficie magnética que pasa a una altura "h" de la cabeza. Para lograr una mejor escritura de los datos el gap debe ser diseñado de tal manera que se obtenga el máximo rebalse de flujo magnético y la altura h sea la mínima posible.

La manera como se escriben los datos es, el fringe ejerce una fuerza magnética que fuerza a las partículas del medio magnético a orientarse en determinada dirección de tal manera que se forman dipolos magnéticos en el medio. Estos dipolos

magnéticos son los que representan la información grabada en un medio magnético. La fuerza magnética que se ejerce en el medio adquiere su máximo valor en el centro del gap y decrece a ambos lados en forma de campana.




Figura 4-44: Efectos de la grabación magnética en el medio
 (a) Corriente de escritura
 (b) Dipolos magnéticos en el medio

La figura 4-44 muestra un ejemplo de como se graba la información en el medio magnético, formandose polos nortes y sures cuando la transición de la corriente de escritura cambia de menos a mas y de mas a menos respectivamente. Las partículas que quedan dentro del dipolo se agrupan y se orientan siempre de sur a norte. Las partículas del medio magnético tienen mucha facilidad de orientarse en la dirección X mientras que presentan gran dificultad de polarizarse en la dirección Z, por lo que el ancho de la polarización es igual al ancho de la cabeza.

4.4.1.3. MECANISMO DE SENSADO O LECTURA

El problema en este caso es leer confiablemente y en forma precisa la información almacenada. La señal que se obtiene del disco depende de muchos factores, entre ellos, de la abertura del gap en la cabeza lectora, variaciones de velocidad del medio magnético (cinta o disco), de la distancia que separan la cabeza lectora del medio, etc.

En grabación magnética, la información que es escrita por

una cabeza puede ser sensada por la misma u otra cabeza en un tiempo posterior. A diferencia de RAM la posición exacta donde ha sido almacenada la información es desconocida. Si el proceso de lectura es sincronizado con un reloj externo, la frecuencia del mismo debe ser idéntico, dentro de ciertas tolerancias, a la frecuencia del reloj usado durante la escritura.

El proceso de sensado es idéntico al de la escritura, solo que a la inversa, se puede usar la misma cabeza de escritura solo que en lugar de aplicar una corriente al embobinado se obtiene una señal del mismo. Esta señal se genera de acuerdo con los dipolos magnéticos que contiene el disco o la cinta, el agrupamiento y polarización de las partículas que pasan por la cabeza inducen un campo magnético en el toroide el cual a su vez produce una corriente en el embobinado. Un aspecto muy importante que hay que considerar es que la señal de salida en el embobinado es directamente proporcional a los cambios de flujo magnético del toroide y no al flujo magnético mismo.




Figura 4-45: Señal de sensado en la cabeza magnética

De la figura 4-45 se observa que la señal de sensado es perceptible solo cuando existe un polo magnético, o sea, cuando existe un cambio de flujo magnético en la cinta o disco, por lo tanto lo que se puede leer de la información que se graba son únicamente las transiciones de la señal de escritura.

El proceso de lectura es uno de los factores más limitantes en la densidad, porque aunque si se pueden grabar transiciones muy juntas unas de otras no se pueden leer confiablemente a menos




Figura 4-46: Señal de sensado

que estas transiciones respeten una distancia mínima entre ellas. Si existen dos transiciones muy juntas en la señal de lectura estas se perjudican entre si y el efecto es que ambas reducen su amplitud, lo cual es muy peligroso porque el margen de señal a ruido es muy pequeño y eventualmente se podrían considerar ruido.




Figura 4-47: Efecto de juntar mucho las transiciones

4.4.1.4. MECANISMO DE DIRECCIONAMIENTO

En memorias RAM ROM, el direccionamiento está alambrado y para localizar una posición determinada, los decodificadores respectivos la ubican y permiten escribirla o leerla según sea la necesidad sin alterar ni pasar por las otras posiciones. La localización es directa y no crea conflictos ni dudas.

En discos o cintas no se conoce con exactitud la posición de los datos requeridos en virtud de que ni el disco y menos la cinta son memorias de acceso directo como la RAM. Son memorias secuenciales y es preciso recorrer un cierto espacio antes de llegar al dato requerido. La cinta y el disco deben tener ciertas marcas que sirven como referencia para localizar los datos.

El mecanismo que se sigue para localizar los datos es sacrificar cierto espacio del disco o cinta (que bien podría servir para almacenar más datos) para guardar la identificación de los datos o señales de referencia y de sincronización. Por lo tanto es usual dividir el espacio de grabación en registros o sectores o bloques de información de determinado tamaño separados por áreas de control, donde se pueden almacenar caracteres de sincronización, señales de referencia o la identificación de los datos. Estas áreas de control reducen la capacidad en bruto de almacenamiento de la cinta o disco a una capacidad neta de almacenamiento, con la ventaja de que se puede localizar con facilidad y confiabilidad la información que se busca. Este proceso de separar áreas de datos entre áreas de control se denomina formatear la superficie de almacenamiento.

La figura 4-48 muestra la forma como se debe formatear una pista de disco, en varios sectores, los sectores físicos se componen de la zona de datos y la zona de control respectiva. Todas las pistas tienen la misma organización de sectores con la diferencia que el número de pista, desde luego, es distinto. Lo mismo sucede con las superficies, donde todas tienen la misma organización de sectores excepto por el número de superficie.

4.4.2. CODIGOS DE GRABACION MAGNETICA

Existen numerosos métodos para almacenar información en superficies magnéticas, estos métodos son conocidos como códigos. Los objetivos de todo código, básicamente, se reducen a conseguir la mayor densidad posible manteniendo una alta confiabilidad durante el proceso de lectura. Las partes del proceso de lectura que son altamente dependientes del código son:

1. requerimientos de sincronización del código, es decir,




Figura 4-48: Formateo de una pista de disco

un reloj para identificar los datos, el cual puede ser externo al código o bien estar incluido dentro del mismo, este último caso se conoce como código con reloj implícito o innerente.

2. Sentido de las polaridades generadas por el mismo código.

4.4.2.1. RELOJ DE SINCRONIZACION

Existen dos tipos de reloj para sincronizar la recuperación de los datos, un reloj externo o bien uno implícito dentro del mismo código.

El reloj externo son pulsos a determinada frecuencia que se usan para determinar los momentos del sensado de la señal. A medida que la densidad se incrementa las variaciones de velocidad del disco o de la cinta son más significativas y aunque se tenga un reloj muy preciso los intervalos de sensado no son constantes por lo que se dificulta cada vez más recuperar la información en forma precisa.

El reloj implícito o inherente dentro del código reduce los problemas de sincronización, porque en este caso las variaciones de velocidad de la cinta o el disco no afectan, ya que en la misma proporción varía el reloj. Códigos con reloj implícito facilitan la grabación a mayores densidades, sin embargo, la densidad física se reduce ya que hay que gastar espacio para grabar el código.

4.4.2.2. CODIGO NRZI

Este código es llamado no retorno a cero, ya que la señal de escritura no regresa al nivel cero nunca, siempre está variando entre $+I_r$ y $-I_r$.




Figura 4-49: Código NRZI

En este código el 1 representa una transición (no importa la polaridad) y el cero no tiene transición. Este código es muy usado en cintas magnéticas a 800 bpi (bits por pulgada). Este código no tiene reloj implícito por lo que hay que usar un reloj externo para sensar la información, lo cual implica que no se puede usar en alta densidad. La detección de cadenas de ceros es problemática.

4.4.2.3. CODIGO FM

El código FM (frecuencia modulada) es una señal del tipo NRZI pero intercala entre los bits un pulso de reloj, por lo que este es el código más representativo de los que tienen reloj implícito.




Figura 4-5B: Código FM, Frecuencia Modulada

Este código usan los discos flexibles de densidad sencilla, usa el mismo formato que NRZI con la diferencia que intercala un 1 entre datos. No tiene el problema de errores por tiempos acumulados, cada celda de bit tiene una o dos transiciones. El ancho de banda es conocido y menor que el NRZI, sin embargo, usa el doble de frecuencia que el NRZI para grabar la misma cantidad de datos.

4.4.2.4. CODIGO MFM O CODIGO MILLER

El código MFM (frecuencia modulada modificada) o conocido también como código Miller se deriva del código FM, más bien elimina los pulsos de reloj redundantes, por lo que resulta un código del doble de densidad.

Las únicas transiciones de reloj que realmente valen la pena del código FM son las que se encuentran entre dos ceros, por lo que éstas son las únicas que se mantienen, se eliminan todas las otras. Este código dobla la densidad del FM si se mantiene la restricción de mínima distancia entre dos transiciones, sin




Figura 4-51: Código MFM o código miller

embargo es mucho más compleja la separación de datos porque en este caso las distancias entre transiciones pueden ser $1x$, $1.5x$ y $2x$, donde x es la distancia mínima entre dos transiciones. Este código es muy usado en los discos duros tipo Winchester, en los paquetes de discos y en los discos flexibles de doble densidad.

4.4.3. CINTAS TIPO CASSETTE

El medio más barato e inmediato para almacenar información es el cassette, pudiéndose usar inclusive cassettes de audio comerciales para tal efecto. Por la calidad del cassette se los puede clasificar de la siguiente manera:

CASSETTE	PRECIO DOLARES	VELOCIDAD BITS/SEG	METODO GRABACION
De audio comun	1	150	FSK
De audio fino	3	1200	FSK, NRZI
Digital	7	9600	NRZI, PE
Limite mecanico		32000	

Tabla 4-5: Comparación entre cassettes

La clasificación de estos cassettes se basa en la calidad de la cinta, o sea la cantidad de óxido de hierro que tengan, uniformidad y pulido de la misma. Mientras más barato es el cassette tiene menos óxido y no es uniforme, pueden existir zonas donde no tenga óxido, lo cual resultaría catastrófico para la grabación digital y no tanto para la grabación analógica (audio).

4.4.3.1. CASSETTE DE AUDIO

En los cassettes de audio siempre se debe borrar antes de grabar nuevamente, la baja distorsión es el requerimiento principal.




Figura 4-52: Zonas de grabación digital y analógica

Se deben usar solo las porciones lineales de la curva BH para obtener la menor distorsión posible. Para evitar la no linealidad del cruce por cero la señal se graba sobre una portadora a alta frecuencia para asegurar que la señal (contenida en la envolvente, grabación en amplitud modulada) estarán dentro de las zonas A-A' y B-B'.

4.4.3.2. CASSETTE DIGITAL

El cassette digital no necesita preborrado, se interesa solo en dos estados 0 y 1 por lo que se usan solamente las regiones de saturación, o sea los puntos C y D, ver fig 4-52. Algunas de las ventajas de operar en modo digital son las siguientes:

- En lectura, la señal que se obtiene de la cabeza es proporcional a los cambios de flujo.

- Se obtiene el máximo margen de señal a ruido, debido que la magnetización se mueve de un extremo de saturación al otro.
- No hay niveles críticos de portadora ya que no existe.
- Las densidades que se pueden lograr son muy superiores que en la grabación analógica.

4.4.4. DISCOS FLEXIBLES

La proliferación de discos flexibles en el mercado es enorme, esto hace que se puedan clasificar por diferentes características:

- Por el tamaño existen tres tipos de discos flexibles, los de 8 pulgadas (floppy), 5 1/4 pulgadas (minifloppy) y los de 3 pulgadas (microfloppy), en estos últimos la portadora del medio de grabación no es tan flexible como en los dos anteriores casos, por lo que resultan del tipo cartucho.
- Por el número de cabezas magnéticas, existen los de una sola cara, en los que se graba por un solo lado y los de dos caras que tienen dos cabezas y se puede grabar por ambos lados.
- Por densidad, existen los de densidad sencilla y los de doble densidad, sin embargo, esta característica, generalmente no es una limitante del disco, ya que el disco puede grabar en cualquiera de las dos densidades, la diferencia entre una y otra radica en el código de grabación ya que densidad sencilla usa FM, mientras que doble densidad usa MFM, el que determina en que tipo de densidad (tipo de código) se va a grabar es el controlador del disco. De hecho existen sistemas que pueden grabar en cualquiera de las dos densidades y simplemente por un comando del sistema operativo se puede escoger cual usar, esto es posible gracias a que el controlador del disco tiene la opción de grabar en uno u otro código.
- Por la identificación del sector, los discos pueden ser "hard-sector" o "soft-sector". Los discos hard-sector identifican a los sectores por medio de marcas físicas (ejemplo, huecos en el disco), por lo que siempre usan un número fijo de sectores por pista. Esta estructura es rígida por lo que no se puede cambiar. En cambio los discos del tipo "soft-sector" identifican a los

sectores por marcas grabadas por el mismo controlador del disco, esta estructura es muy flexible ya que se pueden reprogramar esas marcas a voluntad. Se puede programar en el formateo del disco el número de sectores por pista que se desee.

- Por volumen, existen dos tipos de discos, los de altura estandar y los de media altura, esto se presenta tanto en los discos de 8 pulgadas como en los de 5 1/4 pulg. Los discos de media altura, generalmente tienen las mismas características de grabación que los discos de altura estandar, sin embargo, ocupan la mitad de volumen, por lo que en el espacio que ocupa un disco de altura estandar pueden caber dos discos de media altura y la ventaja que se obtiene es que por el mismo volumen se logra el doble de densidad. Los discos de media altura son relativamente nuevos.
- Por el movimiento del disco, existen discos que están girando continuamente, mientras que hay otros que se detienen cuando no se usan, es decir, solo giran cuando van a ser utilizados para leer o escribir. Esta característica de discos detenibles la tienen los discos de 5 1/4 pulgadas, ya que usan motores de corriente directa alimentados con una fuente de 12 volt^s DC. mientras que los de 8 pulg. usan motores de corriente alterna de 127 VAC.

4.4.4.1. TIEMPO DE ACCESO

El tiempo de acceso en los discos magnéticos esta determinado por varios factores que son:

$$t(\text{acc}) = t(\text{seek}) + t(\text{pos}) + t(\text{laten}) + t(\text{arr})$$

donde los tiempos son para:

t(seek) mover la cabeza al track adecuado
 t(pos) colocar la cabeza en el medio
 t(laten) encontrar un dato dentro del track
 t(arr) arrancar el motor

El t(arr) sirve solamente para los discos flexibles de 5 1/4 que son detenibles. El tiempo de acceso no es constante como en las memorias RAM o Rom, depende de la posición de la cabeza o del estado que se encuentre el disco, en el peor caso, hay que inicializar el motor, mover la cabeza de un extremo a otro, bajar la cabeza al disco y esperar toda una vuelta para localizar el

dato buscado, el mejor caso es que el motor este girando, la cabeza ubicada en el track adecuado y posicionada en el medio y el menor tiempo de búsqueda secuencial "latency". Dentro de estos dos extremos puede haber un sin número de combinaciones.

4.4.4.2. VELOCIDAD DE TRANSFERENCIA

Los bits almacenados en los tracks están sincronizados a un reloj fijo, lo cual asegura que el número de bits por track es el mismo en todos los tracks, por lo tanto la velocidad de transferencia es también la misma en todos los tracks. Sin embargo, la longitud lineal de los tracks no es la misma, ya que los tracks más cortos son los que tienen el menor radio, por lo tanto la densidad lineal varía en forma proporcional a la longitud de los tracks. Los tracks más internos (de menor radio) son los que tienen mayor densidad. El track cero es el track más externo y es el que tiene menor densidad. Hay dos formas en que los fabricantes especifican, generalmente, la densidad, dando la densidad máxima, o sea la densidad del track más interno o bien dando la densidad promedio, que es la que tiene el track del medio.

La velocidad de transferencia para cualquier track se calcula con la siguiente expresión:

$$V(t) = D \times w \times L$$

donde:

V(t)	Velocidad de transferencia (bits/seg)
D	Densidad del track (bpi) (bits/pulg)
w	Veloc. de rotac. del disco (rev/seg)
L	Longitud lineal del track (pulg/rev)

4.4.4.3. DIAGRAMA DE BLOQUES

Los discos flexibles son equipos electromecánicos, una parte es mecánica que comprende la velocidad de rotación del disco y el mecanismo de movimiento de la cabeza, que puede ser un motor de pasos. La otra parte es electrónica que comprende la circuitería de lectura, escritura y el control tanto mecánico como electrónico de toda la unidad.

En la figura 4-53 se observan los tres bloques principales de la parte electrónica de la unidad y las señales que comunican con el controlador.

El circuito más delicado es el de lectura porque una parte es analógica y la otra es digital. La parte analógica es la que




Figura 4-53: Diagrama de bloques del disco flexible




Figura 4-54: Lógica de lectura

está conectada directamente con la cabeza magnética y la parte

digital es la forma en como entrega los datos al controlador. En algunos casos la unidad de disco tiene incluida la parte de separación de datos, aunque esta, generalmente, es función del controlador.




Figura 4-55: Lógica de escritura

La circuitería de escritura es menos compleja porque simplemente recibe los datos a escribir ya codificados y los amplifica en corriente para alimentarlos a la cabeza. Esta circuitería también controla la protección de escritura ya que los discos se pueden proteger físicamente para que no se escriba sobre ellos.

4.4.4.4. EJEMPLOS DE DISCOS FLEXIBLES

Existen muchos fabricantes que producen unidades de discos flexibles tanto de 8 como de 5 1/4 pulgadas. Los minifloppies están ganando popularidad sobre los floppies, ya que las capacidades de ambos se están igualando a un precio menor. Los minifloppies típicos de la actualidad son los de media altura, dos ejemplos típicos de estos son el SA455 y el SA465 de Shugart. El costo unitario de estos discos está en el orden de 175 y 210 dólares respectivamente.

PERFORMANCE SPECIFICATIONS

	SA455 SINGLE/DOUBLE DENSITY	SA465 SINGLE/DOUBLE DENSITY
CAPACITY		
Unformatted		
Per Disk	250/500 kbytes	0.5/1 Mbyte
Per Surface	125/250 kbytes	250/500 kbytes
Per Track	3.1/6.2 kbytes	3.1/6.2 kbytes
Formatted		
Per Disk	204.8/409.6 kbytes	409.6/819.2 kbytes
Per Surface	102.4/204.8 kbytes	204.8/409.6 kbytes
Per Track	2.56/5.12 kbytes	2.56/5.12 kbytes
Sectors/track	10	10
TRANSFER RATE	125/250 kbits/sec	125/250 kbits/sec
LATENCY (avg)	100 msec	100 msec
ACCESS TIME		
Track to Track	6 msec	3 msec
Average (incl settling)	93 msec	94 msec
Settling Time	15 msec	15 msec
Motor Start Time	500 msec	500 msec

FUNCTIONAL SPECIFICATIONS

ROTATIONAL SPEED	300 rpm	300 rpm
RECORDING DENSITY (inside track)	2938/5876 bpi	2961/5922 bpi
FLUX DENSITY	5876 fci	5922 fci
TRACK DENSITY	48 tpi	96 tpi
TRACKS (per surface)	40	80
INDEX	1	1
ENCODING METHOD	FM/MFM	FM/MFM
MEDIA REQUIREMENTS		
Soft sectored	SA154	SA164
16 Sector hard sectored	SA155	SA165
10 Sector hard sectored	SA157	SA167

Tabla 4-6: Especificaciones de los minifloppies SA455 y SA465

4.4.5. DISCOS MAGNETICOS DUROS

Existen dos tipos de discos magnéticos duros, los removibles y los fijos. Las microcomputadoras generalmente usan los discos fijos, en cambio, los discos removibles han sido usados, tradicionalmente, por las máquinas grandes.

4.4.5.1. DISCOS REMOVIBLES

Estos discos han sido privilegio de las computadoras grandes debido, sobre todo, al costo. Existen discos removibles de un solo plato o de un conjunto de varios platos unidos por un solo eje, llamados paquetes de discos. La ventaja de estos discos es que usando una sola unidad se puede tener gran cantidad de información almacenada en varios discos, los cuales se pueden intercambiar a voluntad. El problema grave de estos discos es la alineación ya que las cabezas deben estar alineadas dentro de

ciertas tolerancias para que cualquier disco pueda ser usado. Estas tolerancias reducen la capacidad de almacenamiento, por lo que son de menor densidad que los discos fijos. Estos discos generalmente son de 14 pulgadas de diámetro.

4.4.5.2. DISCOS DE TECNOLOGIA WINCHESTER

La tecnología de los discos fijos ha sido denominada tecnología winchester, sus principales características son:

- Los discos y las cabezas de grabación están encapsuladas herméticamente, lo cual impide la contaminación con basura o cuerpos extraños en los discos.
- En estos encapsulados existe circulación de aire a través de filtros especiales.
- Las densidades que se logran son del orden de 1,000 tracks por pulgada y 10,000 bits por pulgada.
- Las cabezas de grabación son totalmente distintas de las cabezas de los discos removibles. La cabeza está formada por tres rieles separados entre sí por canales, que facilitan la circulación del aire, la bobina de la cabeza está colocada en uno de los extremos del riel del centro. Las cabezas más modernas usan bobinas de película delgada en lugar de los embobinados tradicionales.
- La cabeza descanza siempre sobre la superficie, es decir, al girar el disco, la cabeza flota sobre un colchón de aire del orden de 20 micropulgadas, en cambio, al detenerse el disco, la cabeza se acienta sobre el disco y permanece pegada al disco mientras este está quieto. Algunos discos tienen una pista especial de aterrizaje en donde descanza la cabeza mientras el disco está detenido.
- Las superficies del disco son lubricadas para facilitar el aterrizaje y despegue de las cabezas y asimismo no dañan ni la cabeza ni la superficie del disco. El hecho de que las superficies sean lubricadas permiten ahora que la cabeza tenga contacto con la superficie y puedan aterrizar en cualquier pista sin alterar los datos, sin embargo, es recomendable que los discos tengan una pista especial de aterrizaje para evitar cualquier daño.
- El peso o la fuerza que la cabeza ejerce sobre la

908801

superficie es de 10 gramos. Esta es una de las más importantes diferencias con los discos de cabeza removible porque el poco peso y poca masa de la cabeza reduce al mínimo la posibilidad de dañar tanto la cabeza como la superficie cuando hay un aterrizaje o despegue de la cabeza. En algunos discos removibles la cabeza ejerce una fuerza sobre la superficie del oroen de 350 gramos, lo cual es muy peligroso cuando hacen contacto.

- Estos discos no requieren alineación, se calibran una sola vez al momento de fabricarlos, si se desalinean las cabezas no importa porque los tracks en el disco, también, se desalinean en la misma proporción. Por lo tanto, se reduce al mínimo el mantenimiento preventivo, que es uno de los más engorrosos problemas de los discos removibles.

Dos problemas de los discos fijos son: la higiene del disco es muy importante para mantener su confiabilidad, la circulación del aire filtrado es importante para eliminar cualquier contaminante. Y el respaldo de la información, como estos discos no son removibles, la capacidad disponible en disco es la que tiene la unidad únicamente, si se consume esta capacidad hay que guardar información en discos flexibles o en cinta. Un tipo de cinta que se ha popularizado bastante para el respaldo de información de discos winchester son las cintas de un cuarto de pulgada, conocidas como cintas de cartucho (streaming tape).

Existen unidades de discos winchester de 14, 8 y 5 1/4 pulgadas, los más usados en microcomputadoras son los dos últimos. Como en los discos flexibles existen discos winchester de media altura, tanto para 8 como para 5 1/4 pulgadas, las dimensiones de las unidades de discos winchester son idénticas que las unidades de discos flexible, por lo que en el mismo espacio se pueden sustituir uno por otro. Las capacidades de estos discos varían desde 5 hasta 150 Mbytes y los costos se han abatiódo de tal manera que ahora resultan muy baratos.

4.4.5.3. EJEMPLOS DE DISCOS WINCHESTER

Un disco insólito es el Maxtor, el cual tiene 140 Mbytes de capacidad bruta en 8 platos de 5 1/4 pulgadas, respetando las dimensiones estándar. Lo más increíble es que su costo es de 2,800 dolares (precio de distribuidor).

Haciendo a un lado estas excepciones, los discos más comunes, actualmente, tienen capacidades entre 10 y 50 Mbytes, para el caso de discos de 5 1/4. Estos minidisos están ganando

mucha popularidad y desplazando a los discos más grandes. Un ejemplo típico de estos se pueden considerar a los discos Snugart SA706 y SA712, los cuales son discos de 5 1/4 y de media altura. El costo unitario de estos discos está en el orden de 500 y 600 dólares respectivamente. Así como estos hay muchos fabricantes que tienen discos semejantes en capacidad y costo.

PERFORMANCE SPECIFICATIONS

CAPACITY	SA706	SA712
Unformatted		
Per Drive	6.67 Mbytes	13.33 Mbytes
Per Surface	3.3 Mbytes	3.3 Mbytes
Per Track	10,416 bytes	10,416 bytes
Formatted		
Per Drive	5.24 Mbytes	10.48 Mbytes
Per Surface	2.62 Mbytes	2.62 Mbytes
Per Track	8,192 bytes	8,192 bytes
Per Sector	256 bytes	256 bytes
Sectors/Track	32	32
TRANSFER RATE	5.0 Mbits/sec	5.0 Mbits/sec
LATENCY (avg)	8.40 msec	8.40 msec
ACCESS TIME (includes settling)		
Track to Track	16.2 msec	16.2 msec
Average	99 msec	99 msec
Maximum	199 msec	199 msec

FUNCTIONAL SPECIFICATIONS

ROTATIONAL SPEED	3600 rpm	3600 rpm
RECORDING DENSITY	9036 bpi	9036 bpi
FLUX DENSITY	9036 fci	9036 fci
TRACK DENSITY	360 tpi	360 tpi
CYLINDERS	320	320
TRACKS	640	1280
R/W HEADS	2	4
DISKS	1	2
INDEX	1	1

Tabla 4-7: Especificaciones de los discos SA706 y SA712.

4.4.6. CONTROLADORES DE DISCOS MAGNETICOS

Los controladores de discos son los que le dan la inteligencia al disco para que se puedan usar, sin el controlador no es posible que el procesador pueda usarlos adecuadamente. Existen dos tipos de discos, los no inteligentes que son los que usan todas las microcomputadoras y son como los descritos anteriormente que necesitan un controlador para ser usados. En cambio los discos inteligentes tienen el controlador integrado en el disco y pueden operar en forma autónoma descargando gran parte de las funciones del procesador, estos discos los usan, generalmente, las super computadoras.

Existen dos enfoques para que el procesador se conecte con el disco magnético.

1. Usar controladores universales, los cuales se pueden conectar a una gran cantidad de buses de procesador, requiriendo para cada caso simplemente un pequeño adaptador particular para el bus de que se trate.
2. Usar controladores particulares, los cuales se conectan directamente al bus del procesador. Tienen la desventaja que son muy difíciles de conectar a otro bus.

Las funciones de un controlador de discos flexibles son las mismas funciones básicas de los controladores de discos winchester. O sea que un controlador de discos flexibles es un subconjunto del controlador de discos winchester. Los controladores de discos flexibles los constituyen uno o dos chips, en cambio los controladores de discos winchester son tarjetas.

4.4.6.1. DIAGRAMA DE BLOQUES

Existen algunos componentes básicos en todo controlador de discos magnéticos, como son la lógica de lectura que implica decodificar y convertir los datos de serie a paralelo, la lógica de escritura que efectúa, exactamente, las funciones contrarias a la lógica de lectura, la interfase al procesador o hacia un bus generalizado, la interfase a las unidades de disco para manejar las señales de control y finalmente, el manejador central del procesador que se encarga de manejar las secuencias de operación y controlar la sincronización de todos los componentes internos.

La figura 4-56 muestra a la izquierda la interfase de conexión con el bus del procesador y a la derecha la interfase de conexión con las unidades de disco.

Las figuras 4-57 y 4-58 muestran los componentes básicos que todo controlador de discos debe tener, tanto en la etapa de escritura al disco como en la lectura de los datos.




Figura 4-56: Bloques básicos del controlador de discos




Figura 4-57: Lógica de lectura




Figura 4-58: Lógica de escritura

4.4.6.2. FUNCIONES DE LOS CONTROLADORES DE DISCOS FLEXIBLES

Los controladores de discos flexibles se encuentran integrados en uno o dos chips, en algunos casos el bloque de separación de los datos se encuentra en un chip y el resto en otro, en cambio, los controladores más nuevos tienen todas las funciones integradas en un solo chip. Debido a la baja velocidad de transferencia que tienen los discos flexibles, gran parte de las rutinas las realiza el mismo procesador, por ejemplo, crear imágenes de los tracks para posteriormente formatearlos, leer y escribir byte a byte la información, etc. Estos controladores cargan con mucho trabajo al procesador, por lo que son usados en sistemas monousuarios.

Las funciones de estos controladores son las siguientes:

- Restore, regresar las cabezas al track cero.
- Seek, mover las cabezas de un track a otro.
- Lectura de uno o múltiples sectores.
- Escritura en uno o múltiples sectores.
- Lectura de indentificadores de sectores.
- Formateo del track, el formateo completo se realiza track por track.
- Lectura de un track completo incluyendo áreas de control.
- Verificación del track en el que se encuentra ubicada la cabeza.
- Aborto de comandos.
- Búsqueda y localización de un sector de un track.
- Tamaño del sector programable.
- Generación y chequeo de un código ciclico de error (CRC).
- Manejo y control de errores.

4.4.6.3. FUNCIONES DEL CONTROLADOR DE DISCOS WINCHESTER

Los controladores de discos duros tipo winchester tienen mayor inteligencia y realizan sus funciones sin intervención del CPU. Estos controladores, generalmente, tienen un procesador dedicado a manejar y controlar sus funciones. No existen chips que realicen todas las funciones del controlador de discos duros, los que existen comercialmente son tarjetas que se conectan al bus del procesador o a un adaptador especial.

La comunicación con el CPU se realiza a nivel de comandos y todas las funciones de bajo nivel (similares a las funciones del controlador de discos flexibles) las realiza en forma automática, asimismo tienen capacidad de recuperación automática en caso de errores no graves.

Las funciones más comunes de estos controladores son las siguientes:

- Seeks traslapados, es decir, tienen capacidad de efectuar seek en varios discos simultáneamente para ahorrar tiempo.
- Seek automático con verificación al leer o escribir un sector.
- Detección de fallas, bien sean del disco, del propio controlador o de la comunicación con el procesador central.
- Cambio automático de cabeza o cilindro en lecturas o escrituras de sectores múltiples al llegar al último sector.
- Corrección y sensado de errores en los datos.
- Espacio para almacenar "buffer" datos de un sector en el controlador.
- Independiza la velocidad de transferencia entre el disco y el CPU.
- Entrelazado de sectores para optimizar la velocidad de transferencia efectiva entre disco y memoria.
- Capacidad de efectuar diagnósticos, tanto del disco como del controlador, fuera de línea.
- Capacidad de DMA a través de un protocolo de hardware inteligente "handshake".
- Formateo automático sin intervención del procesador.

Estos controladores se usan en sistemas de mediana capacidad en los cuales se tiene varios procesos ejecutándose al mismo tiempo o bien varios usuarios.

4.5. TERMINALES DE VIDEO

Las terminales de video también son conocidas como CRTS (tubos de rayos catódicos) que si las unimos con un teclado pueden sustituir un teletipo (TTY), la única diferencia es que no tendríamos una copia en papel de nuestro trabajo. Para solucionar esto, algunas terminales permiten que se les adapte un dispositivo de impresión.

Las terminales de video operan a velocidades mayores que los

teletipos por lo que tienen muchas aplicaciones como sería la graficación. La imagen en la terminal se forma al nacer que un haz de electrones choque contra una pantalla fluorescente produciendo un punto luminoso éste haz pasa por toda la pantalla por lo nace que sean vistas distintas imágenes en ella. Para ello se requiere de un "hardware" especial que lo haga.

Básicamente existen dos tipos de terminales de video que son las alfanuméricas y las gráficas. En las terminales de video alfanuméricas el haz de electrones recorre la pantalla 60 veces por segundo presentando conjuntos de puntos, cada uno de los cuales representa un caracter ASCII por lo que se necesita contar con una memoria que traduzca la señal enviada por la computadora en su respectiva representación con puntos. Las terminales de video gráficas son aquellas en las que el haz de electrones se ve en forma de líneas por lo que es más usado en aplicaciones como serían: diagramación, control en tiempo real, juegos, etc.. Cada punto en la pantalla necesita una memoria de un bit para ser guardado, esto es, que cuando el haz de electrones pasa por un punto cualquiera de la pantalla, tiene que consultar la memoria para saber si se debe ver o no.

En la figura 4-59, se muestra un diagrama de bloques de una computadora con una terminal gráfica. Más adelante se explica su funcionamiento. El procesador de video se comunica con el resto de la computadora a través de un controlador, de manera semejante a un dispositivo de entrada/salida. Los comandos, indicarán al procesador de video la forma en que debe dibujar la figura, éstos son ensamblados en la memoria principal por un programa del CPU. Este programa manda al controlador una señal de inicio, así como la dirección a partir de la cual, se encuentran del comandos de la figura, y lo nace por el bus de entrada/salida.

4.6. IMPRESORAS

Las impresoras obtienen sus reportes a velocidades mucho más altas que los teletipos (TTYs). Estas impresoras pueden escribir hasta 200 caracteres por línea a una velocidad hasta de unos cuantos miles de líneas por minuto. Esta velocidad depende de su construcción y del mecanismo de impresión que utilice y que puede ser entre otros, con un tambor o con una cadena.

Para analizar una impresora de tambor, consideremos una línea de "n" caracteres. El tambor será dividido entonces en "n" pistas, cada pista tiene un conjunto completo de caracteres. Para nacer la impresión, se tienen "n" martillos (uno por pista) que presionan el papel y la cinta con la tinta, contra el caracter. La línea que se va a imprimir, se encuentra en un "buffer" que es cargado por los circuitos de salida de la computadora. El tambor




Figura 4-59: Terminal de video en una computadora.

gira y en el momento en que pasa frente al martillo el caracter que se encuentra en el buffer, éste se activa. Como se puede observar, cada línea se imprime con un solo giro el tambor.

Las impresoras de cadena emplean una cinta con un conjunto completo de caracteres. Esta cinta gira a lo largo de toda la línea por lo que, cuando pasa el caracter que se necesita frente a un martillo, éste se activa.

La velocidad de impresión de éstas impresoras mecánicas depende del movimiento de sus partes mecánicas por lo que puede variar de 1000 a 2000 líneas por minuto. Existen impresoras electrostáticas, en las que los caracteres son formados por el control de electrodos ya que el papel contiene material electricamente conductor. Estas impresoras pueden trabajar hasta con una velocidad de 10000 líneas por minuto.

4.7. EJEMPLOS DE MICROCOMPUTADORAS

Como se vió en el capítulo 3, las microcomputadoras, son computadoras basadas en chips de microprocesadores, los cuáles, debidos al alto nivel de integración alcanzado se han "empaquetados" en un solo chip, junto con memorias RAM, ROM y PROM; así como relojes, interfasas de memoria, controladores de interrupciones y puertos de E/S (por ejemplo el Intel 8048). El alto grado de integración de funciones ha dado como resultado que las microcomputadoras contengan menor número de circuitos integrados, liberando espacio en las tarjetas que componen a las microcomputadoras. Se ha utilizado éste espacio para proporcionar unidades funcionales adicionales como: interfasas de E/S inteligentes, en particular los chips controladores de "floppys" o discos winchester; circuitos sofisticados para control de interrupciones, circuiteria para conexión con reos de computadoras, controladores de DMA, así como un constante incremento de capacidad en memoria. Con las innovaciones anteriores, las microcomputadoras han tomado características de minicomputadoras, de la misma manera en que las "minis" lo empezian a hacer con las computadoras grandes (mainframes).

Las microcomputadoras tienen una amplia variedad de aplicaciones, como puede ser en negocios, adquisición de datos, como terminales inteligentes de otras computadoras mayores, para control de procesos, en aplicaciones científicas, educación, etc.

Existe una gran cantidad de firmas que producen microcomputadoras. Dentro de las más conocidas (en el país), son: Apple, Radio-Shack, Cromemco, Micron, Sundance, Onyx, Alpha-Micro, DEC-LSI-11, Hewlett-Packard entre otras. Las cuáles, están configuradas alrededor de diferentes microprocesadores, y capacidades (8, 16 y algunos de 32 bits). Debido a la gran popularidad que ha alcanzado la microcomputadora Apple, se mostrarán algunas de las características importantes que presenta esta computadora:

Microcomputadora APPLE II+

- CONSTRUCCION: Una tarjeta con 63 chips, fuente de poder, consola de control y gabinete.
- MICROPROCESADOR: Un 6502 de Synertek, de 8 bits por palabra, con interrupciones del tipo "poleadas" de un solo nivel.
- MEMORIA RAM: Capacidad para 48K bytes, con palabras de 8 bits y ciclo de acceso de 350 ns.

- MEMORIA ROM: Capacidad de 12K bytes, con tamaño de 8 bits por palabra y ciclo de acceso de 400 ns.
- CONTROL DE E/S:
 - Tamaño de la palabra de E/S de 8 bits, con 8 canales (slots) para expansión. Con capacidad para DMA. Interfase para monitor y para cassette.
- SOFTWARE: Ensamblador, Desensamblador, Monitor, Basic, Pascal, CPM y otros.
- APLICACIONES: Para negocios, como terminal inteligente, para control de procesos, aplicaciones científicas, en educación y recreación.
- OTRAS:
 - Capacidad para graficas a color en alta resolución, unidades de control para juegos, audio. Interfases para impresora, disco floppy y línea RS232. Tiene fuentes de poder para memoria RAM y tarjetas de E/S. Teclado ASCII.

Con las características anteriores la microcomputadora, puede ser expandida con diferente equipo como puede ser discos floppys, winchesters, modems, tarjetas de comunicaciones, tabletas digitalizadoras, graficadoras, impresoras, terminales de video entre otros.

CAPITULO 5 LOS LENGUAJES ENSAMBLADORES

5.1. INTRODUCCION

5.1.1. EL SIGNIFICADO DE LAS INSTRUCCIONES.

El conjunto de instrucciones de un microprocesador es simplemente el conjunto de valores binarios que al ser leídos por el microprocesador producen acciones perfectamente definidas durante el ciclo de instrucción.

Una instrucción es, sencillamente, un patrón binario de bits. El cual debe estar disponible en las patas del chip, por las que se transmiten o reciben datos, en el momento preciso, para que pueda ser interpretado como instrucción.

5.1.2. ¿QUE ES UN PROGRAMA DE COMPUTADORA?

Un programa es una serie de instrucciones que hacen que una computadora realice cierta tarea en especial.

Cada programa queda cargado en la memoria como un conjunto de números binarios .

Este conjunto de números es el programa en lenguaje de máquina o programa objeto.

5.1.3. VEAMOS EL PROBLEMA DE LA PROGRAMACION

Si tratamos de crear programas en código objeto o lenguaje de máquina vamos a tener que salvar muchas dificultades tales como:

1. Los programas son muy difíciles de entender.
2. Si no es fácil entenderlos, entonces su depuración es aun más difícil.
3. El proceso de cargar los programas dentro de la memoria de la computadora es realmente lento, dado que hay que cargar bit por bit.
4. Dicho programa no da ninguna descripción (en alguna forma entendible para cualquier persona) acerca de la tarea que deseamos que la computadora realice.

5. Como tenemos que escribir los programas en números binarios, entonces resultan muy...muy largos y lentos de escribir.
6. Por la razón anterior el escribir los programas resulta una tarea tediosa, aburrida y cansada.
7. Al estar cansado, el programador, entonces es fácil que cometa errores, los cuales son muy difíciles de encontrar en un programa escrito en numeración binaria.

5.1.4. ES MEJOR USAR NUMERACION OCTAL O HEXADECIMAL

Podemos mejorar la situación usando numeración octal o hexadecimal, en vez de la binaria, para escribir los programas.

Pero ahora, ¿qué hacemos con un programa escrito en hexadecimal si el micro sólo entiende instrucciones escritas en código binario?

Pues ya escrito en números hexadecimales, ahora hay que convertirlos a binarios y luego cargar el programa en binario a la computadora. Sin embargo, esto aún es muy cansado y sujeto a los errores que cometa el individuo. ¿Qué podemos hacer?

La respuesta es: hay que escribir un programa que tome los números en hexadecimal y los convierta en binarios. A este programa lo llamaremos Cargador Hexadecimal.

Pero ahora tenemos que darnos cuenta de que el Cargador hexadecimal es un programa que debe estar en memoria y por lo tanto ocupa espacio en ella. Este inconveniente debe arrojarse, ya que es mayor el tiempo y esfuerzo que el programador ahorra usándolo.

Sin embargo persisten varios de los 7 inconvenientes antes mencionados para los programas escritos en código objeto. ¡Entonces hagamos algo!.

5.1.5. USEMOS MNEMONICOS PARA LOS CODIGOS DE LAS INSTRUCCIONES

Podemos mejorar la situación al dar nombre a cada código de instrucción. Dicho nombre es llamado mnemónico y debe dar idea de que es lo que hace la instrucción.

Al conjunto de mnemónicos le llamamos Lenguaje de Ensamble o Lenguaje Ensamblador. Y a un programa escrito en este lenguaje le llamamos Programa en Lenguaje Ensamblador.

Para cargar dicho programa en la computadora tenemos que traducirlo a mano a su programa en código de máquina. Esto presenta nuevamente los 7 inconvenientes antes marcados.

5.1.6. EL PROGRAMA ENSAMBLADOR

El hacer tal traducción es una tarea engorrosa la cual es perfecta para que el micro se encargue de ella. Ya que el micro nunca comete errores al traducir códigos; también sabe cuantas palabras necesita para cada instrucción y qué formato tiene cada una.

El programa que hace ese trabajo es llamado Ensamblador. El programa ensamblador traduce el programa del usuario o Programa Fuente, escrito usando los mnemónicos, en un Programa en Lenguaje de Máquina o Programa Objeto.

Este programa usa mucha más memoria y requiere de más tiempo de ejecución y de más periféricos que el Cargador Hexadecimal, pero hace muy fácil la tarea de escribir programas.

Sin embargo los ensambladores tienen que ser usados bajo sus propias reglas del juego, las cuales tenemos que aprender para poder trabajar con ellos.

Tales reglas del juego las encontramos en el manual de usuario del ensamblador. Algunas de ellas son: el uso de ciertos delimitadores en lugares determinados, la ortografía correcta del lenguaje ensamblador, cierta información de control y en algunos casos hay que sujetarse a poner nombres y números en lugares específicos.

5.1.7. VENTAJAS ADICIONALES DE LOS ENSAMBLADORES

1. Permiten que el usuario asigne nombres a localidades de memoria, a los mecanismos de E/S y a secuencias de instrucciones.
2. Tienen la capacidad para convertir datos o direcciones de diversos sistemas numéricos, tales como el octal, hexadecimal o decimal, a valores binarios.
3. Tienen que realizar algunas funciones aritméticas como parte del proceso de ensamblado.
4. Dicen al programa cargador en que partes de memoria deben de ponerse los datos o el programa.

5. Permiten que el usuario asigne areas de memoria para usarlas como almacenamiento temporal de datos.
6. Proveen toda la información necesaria para incluir Programas de Biblioteca, o programas escritos en alguna otra ocasión , dentro del programa actual del usuario.
7. Y permiten al usuario controlar el formato del listado del programa así como los mecanismos de entrada y salida.

5.1.8. ¿CUALES SON LAS DESVENTAJAS DE USAR LENGUAJE ENSAMBLADOR?

Ni el cargador hexadecimal ni aun el programa ensamblador, pueden resolver todos los problemas derivados de programar. Ya que, todavía existe gran distancia entre lo que permite hacer el conjunto de instrucciones de la computadora y los problemas que desea resolver el programador con esa máquina.

Además si se está programando en lenguaje ensamblador, el programador debe conocer detalladamente la computadora que está usando.

Otra desventaja es que los programas en ensamblador no son transportables ya que cada micro tiene su propio conjunto de instrucciones.

5.1.9. LOS LENGUAJES DE ALTO NIVEL

Es por lo anterior que se usan lenguajes de alto nivel, los cuales serán motivo de otros cursos.

5.1.10. FACTORES QUE DETERMINAN EL USO DEL LENGUAJE ENSAMBLADOR

Se puede usar cuando el tamaño de los programas va de pequeño a mediano.

En aplicaciones cuando el costo de memoria es importante.

En control de tiempo real.

Cuando se hace más control o E/S que cálculo

5.2. LOS PROGRAMAS ENSAMBLADORES

5.2.1. QUE HACEN LOS PROGRAMAS ENSAMBLADORES?

La función principal de los ensambladores es traducir los mnemónicos del lenguaje ensamblador a sus correspondientes códigos binarios. Veamos ahora como hacen esta tarea.

Las instrucciones de un programa en lenguaje ensamblador se escriben de acuerdo a un formato especial que generalmente está dividido en cuatro campos, los cuales se pueden apreciar en la Figura 5-1.

! campo de !	código de !	operando o !	!
! la !	operación o !	campo de la !	campo de comentarios !
! etiqueta !	mnemónico !	dirección !	!
EJEMPLO:	LD	HL, (EJEMPLO).	; CARGA EN HL LA DIR. ; DE ESTA INSTRUCCION

Figura 5-1: ejemplos de los campos

De estos cuatro campos el del código de operación es el único que siempre debe estar presente, y debe de tener o el mnemónico de una instrucción o una directiva para el ensamblador. también llamadas pseudo-instrucción o pseudo-operación (las cuales se discutirán más adelante).

El campo de operación puede tener una dirección, un dato o estar en blanco.

Los campos de comentarios y de la etiqueta pueden o no ser usados, pero facilitan la tarea del programador cuando trata de identificar las secciones de su programa, o cuando quiere poner alguna explicación breve.

??Como sabe entonces el ensamblador donde comienza y acaba cada campo?. La mayoría de los ensambladores usan algún símbolo o caracter especial al principio o final de cada campo, los cuales son conocidos como delimitadores.

Los delimitadores más usados se muestran en la figura 5-2

108904

DELIMITADOR	EXPLICACION DE SU USO
:	DESPUES DE UNA ETIQUETA
ESPACIO EN BLANCO	ENTRE CODIGO DE OPERACION Y DIRECCION
,	ENTRE LOS OPERANDOS
;	ANTES DE UN COMENTARIO

Figura 5-2: Los Delimitadores y su uso

5.2.2. LAS ETIQUETAS

El campo de la etiqueta es el primer campo de una instrucción en lenguaje ensamblador. Cuando el ensamblador encuentra una etiqueta en este campo, lo que hace es asignarle a la etiqueta el valor de la localidad de memoria en donde se encuentra el primer byte de la presente instrucción.

Cualquier etiqueta puede ser utilizada en el campo de operandos, como datos o como dirección, de cualquier instrucción. Cuando el ensamblador la encuentre, lo que hace es reemplazar la etiqueta por el valor que se le ha asignado.

El uso de las etiquetas presta especial ayuda para realizar saltos a otras partes del programa o para hacer llamadas a subrutinas. También para el uso de bloques contiguos de memoria, los cuales frecuentemente son usados como buffers o arreglos, y se necesita tener la referencia de donde empiezan para poder utilizar cada una de las palabras que los forman.

5.2.2.1. ¿QUE FACILIDADES NOS DA EL USO DE ETIQUETAS?

1. Una etiqueta permite que una localidad sea fácil de encontrar y de recordar.
2. Si la etiqueta fué escrita en alguna línea equivocada, podemos moverla a su lugar correcto sin tener que hacer ningún cambio a las instrucciones que la usan, ya que el ensamblador se encarga de esa tarea.

3. El ensamblador o el cargador, pueden relocalizar todo el programa a cualquier lugar de memoria sumando, simplemente, una constante a cada dirección en la que se haya usado una etiqueta.
4. Hace que cualquier programa sea mucho más fácil de entender que uno en código objeto, y por lo tanto más personas pueden hacer uso de él en sus programas.
5. No tenemos que calcular las direcciones de memoria, tarea que se hace especialmente pesada si los códigos objeto de las instrucciones son de longitud variable.

5.2.2.2. ¿QUE REGLAS HAY PARA EL USO DE LAS ETIQUETAS?

1. Use etiquetas que den idea del propósito del programa en esa parte.
2. El tamaño máximo va a ser de 5 ó 6 caracteres, empezando por una letra.
3. Se recomienda que no se usen etiquetas idénticas a algunos de los mnemónicos que sean propios de alguna instrucción o pseudo-operaciones del ensamblador.
4. Evite el uso de caracteres especiales y de letras minúsculas.
5. Evite también el uso de los números 1, 2 y 0 así como de las letras l O Y z.

5.2.3. LOS MNEMONICOS O CODIGOS DE OPERACION DEL ENSAMBLADOR

La principal tarea del ensamblador es la traducción de los mnemónicos a sus valores binarios. Sin embargo también debe determinar cuantos operandos requiere una instrucción y de que tipo deben ser.

5.2.4. LAS PSEUDO-OPERACIONES

Hay algunas instrucciones del ensamblador que no son traducidas a alguna de las instrucciones de máquina, sino que son órdenes o directivas al ensamblador y permiten asignar el programa completo a algún área en especial de la memoria, definir símbolos, designar áreas de memoria para almacenamiento temporal de datos, designar la localización de tablas o datos en memoria y permitir la referencia a otros programas así como algunas funciones de control.

5.2.4.1. VEAMOS LAS PSEUDO-OPERACIONES MAS COMUNES

1. `DATA op1<,op2,...,opN>` permite al programador almacenar datos fijos en la memoria, los cuales pueden ser numéricos y alfanuméricos. Otros nombres que recibe el `DATA` son `DEFINE BYTE` para manejar números de 8 bits y `DEFINE WORD` para manejar números de 16 bits.
2. `etq EQUate op1` asigna el valor numérico en su campo de operandos a la etiqueta que se encuentra en su campo de etiqueta. Es importante resaltar que la pseudo-operación `EQU` no hace que el ensamblador asigne ningún lugar de memoria, sino que solamente se inserta en la tabla de símbolos el nombre y el valor de la etiqueta.
3. `ORG op1`. El ensamblador maneja un contador de localidades que contiene la localidad en memoria donde será guardado el siguiente byte del código objeto que sea generado por el ensamblador. Con el `ORG` hacemos que el ensamblador cambie el contador de localidades por el valor del operando, con lo cual estamos dirigiendo al ensamblador para que produzca código objeto que será cargado y corrido específicamente en esa localidad de memoria.

El `ORG` se usa principalmente para conocer la dirección de inicio, en programas principales, para conocer las direcciones de servicio para interrupciones, en subrutinas, direcciones de memoria que han sido usadas para mecanismos de E/S, para manejar almacenamiento en la memoria, etc.

4. `etq RESERV op1`, o `etq DEFSpace op1` esta pseudo-op permite asignar nombre a un area de memoria y declarar el tamaño de la misma.

5.2.4.2. PSEUDO-OPERACIONES PARA LIGADO DE PROGRAMAS

Cuando queremos usar tablas, variables o rutinas declaradas en algún otro programa necesitamos hacer una referencia externa. Con lo anterior dejamos ciertas declaraciones de la tabla de símbolos sin su valor, el cual será definido hasta el momento de ligado del programa.

Si existe `EXT`, tiene que existir `ENTRY` el cual avisa al ensamblador que esta declaración debe estar disponible para que sea usada en otros programas. También es conocido como `GLOBAL`.

El ensamblador al encontrar estos pseudo-operadores, lo que hace es dejar un archivo con la información necesaria para que el programa ligador pueda solucionar todas las referencias externas al momento del ligado de los diferentes módulos.

5.2.4.3. PSEUDO-OPERACIONES DE CONTROL

Este tipo de pseudo operaciones sirve para controlar o afectar la operación del ensamblador y sus archivos de salida, pero no al programa objeto.

1. END marca el punto final del programa fuente de ensamblador.
2. LIST indica al ensamblador que imprima el listado del programa fuente, también se puede solicitar impresiones parciales, por ejemplo sólo la tabla de símbolos con LIST SYMBOL TABLE.
3. NAME o TITLE que indican que nombre se debe imprimir al principio de cada hoja del listado.
4. PAGE o SPACE ordenan el salto a la siguiente página o línea del listado.

5.2.4.4. EL USO DE LAS ETIQUETAS EN LAS PSEUDO-OPERACIONES

1. Las PSEUDO-OPERACIONES DEFB, DEFW, DEFS, o DATA y RESERVE generalmente usan etiquetas, con el fin de identificar la primera localidad de memoria asignada a las mismas.
2. Todas las PSEUDO-OPERACIONES EQUATE deben usar etiquetas, ya que precisamente su propósito es el de definir significado a la etiqueta que va en su campo de etq.

5.2.5. EL CAMPO DEL OPERANDO O DE LA DIRECCION

En éste campo, es donde se tiene que describir el operando o la dirección de la instrucción, ahora bien, ¿cuales son las formas en que el programa ensamblador nos permite definir estos valores?

908861

5.2.5.1. VALORES NUMERICOS

1. Descripción por medio de números decimales. Cada vez que el programa ensamblador encuentra un número en este campo, assume que está en base decimal a menos que se especifique otra base. La forma en que se pueden usar otras bases numéricas es usando caracteres especiales antes o después del número que se desea representar
2. Si son números en base binaria, se usan los caracteres B o % para identificarlos.
3. Para números en octal se usan los caracteres O, Q, C o e.
4. Si se trata de números en base hexadecimal, se usan los caracteres \$ o H. Es importante que los números escritos en esta base tengan su primer dígito entre el 0 y el 9. Lo anterior es necesario debido a que sabemos que el ensamblador nos permite construir etiquetas que comienzan con letras únicamente, y si el primer dígito del hexadecimal es una letra, el ensamblador lo tratará como un identificador o etiqueta, lo cual provocará errores al momento de ensamblar.

5.2.5.2. ETIQUETAS O NOMBRES SIMBOLICOS

Se pueden poner etiquetas en el campo de operando, pero representarán realmente a los datos o direcciones para los que fueron definidos.

5.2.5.3. REFERENCIA POR EL CONTADOR DE LOCALIDADES

En vez de etiquetas se pueden hacer referencias a localidades de memoria a través del uso del location counter, su uso frecuentemente lo lleva a uno a generar errores involuntarios que se pueden evitar con el uso de las etiquetas.

5.2.5.4. CADENAS DE CARACTES

Se pueden meter en éste campo de operando cadenas de caracteres utilizando las siguientes convenciones:

1. Poner la cadena entre comilla o dobles comillas
2. Poner la cadena antecediendola o precediendola de algún caracter especial tal como A o C.

Generalmente las cadenas se manejan en código ASCII.

5.2.5.5. COMBINACIONES DE LAS FORMAS ANTERIORES USANDO LOS OPERADORES ESPECIALES ARITMETICOS Y LOGICOS

Generalmente los ensambladores permiten el uso de combinaciones aritméticas simples tales como `eti+10`. Algunos también permiten realizar multiplicaciones, divisiones, funciones lógicas, etc. Las cuales son llamadas expresiones. Es importante tener en cuenta que el ensamblador evalúa las expresiones en el momento del ensamblado, para no incurrir en el frecuente error de creer que cuando el programa se esté ejecutando, se volverán a evaluar tales expresiones cada vez que el programa pase por esa instrucción.

5.2.5.6. ENSAMBLADO CONDICIONAL

Es frecuente que los ensambladores tengan PSEUDO-OPERACIONES que permitan incluir o no, porciones de programas ruentes, dependiendo del estado de ciertas banderas en el momento de ensamblado. Esta pseudo operación se usa generalmente para:

1. Crear versiones especializadas de programas que rueron escritos contemplando diferentes comportamientos del mismo programa ante diversos perifericos.
2. Incluir o excluir variables adicionales.
3. Incluir porciones de programa que solo sirven para hacer diagnósticos o para probar el comportamiento, durante las corridas de prueba de algún programa en especial.

5.2.6. EL CAMPO DE COMENTARIOS

Todos los ensambladores permiten al usuario poner comentarios en el programa fuente. El único uso de éstos es el auxiliar al programador para entender y documentar sus programas. Al documentar los programas no se está perdiendo el tiempo, sino que se está previendo que en unas horas, o tal vez algunos días, el programador olvidará lo que hace cada sección de su programa, y por tanto si hubo algún error ayuda a que sea fácil corregirlo.

Se hacen las siguientes recomendaciones para el uso de los comentarios:

1. El comentario debe decir que es lo que hace el programa en ese punto, no que es lo que hace la instrucción de ese renglón.
2. Los comentarios deben de ser breves y concisos. Los detalles deben ponerse en la documentación aparte del programa.
3. Hay que poner especial atención en documentar instrucciones que no tengan significado obvio. Por ejemplo, no hay que documentar instrucciones o secuencias de ellas que actualicen contadores o apuntadores.
4. No hay que usar abreviaciones, para que los comentarios sean perfectamente entendibles.
5. Se deben comentar todas las definiciones, tales como: macros, data, defw, defb, etc. describiendo su propósito.
6. Hay que usar la misma terminología a lo largo del programa.
7. Es bueno el dejar notas para uno mismo en los puntos que sean confusos, tales como, RECUERDA QUE EL CARRY FUE MODIFICADO POR LA LLAMADA A LA SUBROUTINA.

5.3. DEFINICION DE MACROS

Los macros le permiten al programador asignar un nombre o etiqueta a alguna secuencia de instrucciones, con lo cual si esta secuencia se repite frecuentemente a lo largo de todo el programa, el programador ya no tendrá que escribir la secuencia completa, sino sólo el nombre del macro. También hay que hacer notar que se pueden definir parámetros que serán pasados al momento de hacer la llamada del macro.

El ensamblador se encargará de reemplazar el nombre del macro por la secuencia de instrucciones. Esto significa que en cada llamada que se hace al macro realmente se está poniendo todo el código, esto lo diferencia de una subrutina, puesto que el código de ésta sólo aparece una vez en todo el programa, y para que se ejecute se realizan saltos a la rutina.

5.3.1. VENTAJAS DE LOS MACROS

1. Los programas quedan más cortos, y por lo tanto se pueden documentar mejor.
2. Ya se está usando una secuencia de instrucciones depurada.
3. Es más fácil hacer cambios, ya que al hacer el cambio en la definición del macro, el ensamblador hace el mismo cambio cada vez que se usa el macro.
4. Se puede usar el macro para extender el conjunto de instrucciones al declarar nuevas funciones que serán entendidas por el programa.
5. también se pueden redefinir instrucciones ya existentes.

5.3.2. DESVENTAJAS DE LOS MACROS

1. Repetición del mismo código en cada llamada del macro ya que estas son expandidas.
2. Un sólo macro puede estar formado por gran cantidad de instrucciones, y esto se ve reflejado en el tamaño del programa.
3. Posibles efectos laterales en los registros o banderas que no pueden apreciarse claramente.

4. Finalmente hay que hacer notar que las variables que se usan en los macros son únicamente locales a éstos, así que no podremos conocer su valor fuera del macro.

5.4. TIPOS DE ENSAMBLADORES

A pesar de que todos los ensambladores tienen que realizar las mismas tareas, (ver el principio de este capítulo), la forma como son escritos, y las técnicas que usan son muy diferentes, debido a lo anterior, a continuación sólo se hará la descripción de algunas de sus principales características.

5.4.1. ENSAMBLADORES DE CODIGO CRUZADO

Un ensamblador de código cruzado, es aquel que aunque se ejecuta en determinada computadora, produce código objeto que sólo se puede ejecutar en otra máquina diferente de la primera.

5.4.2. ENSAMBLADORES DE CODIGO PROPIO

Obviamente el ensamblador de código propio, es aquel que corre en la misma computadora para la cual está generando el código, y que se ejecutará en ella misma.

5.4.3. MACROENSAMBLADORES

Este tipo de ensambladores poseen la característica especial de que permiten al usuario el definir secuencias de instrucciones a través de macros, tal como se explicó previamente.

5.4.4. ENSAMBLADORES DE UNA PASADA

Se les llama así a aquellos ensambladores que sólo hacen una lectura del programa fuente para generar el código objeto.

Este tipo de ensambladores no pueden utilizar referencias a etiquetas, si estas no han sido previamente definidas en el programa.

5.4.5. ENSAMBLADORES DE UNA Y MEDIA PASADA

Debido a que el uso de las etiquetas es de gran ayuda, entonces se pensó en tener ensambladores de una pasada pero que si encontraba una etiqueta que no habia sido definida aún, lo que nacía era guardar la información de la localidad donde se encontró la etiqueta no definida, para que en forma posterior al ya tener definido el valor de la etiqueta, poder regresar a esos lugares que habían sido dejados en blanco y poner ahí el valor correspondiente a la etiqueta.

5.4.6. ENSAMBLADORES DE DOS PASADAS

El ensamblador de dos pasadas es aquel que lee dos veces el programa fuente. Durante la primera lectura lo único que hace es recolectar la información correspondiente a las definiciones de las etiquetas e identificadores, es decir, asignar los valores de todas las etiquetas usadas en el programa. En la segunda pasada el ensamblador ya reemplaza los códigos objeto de todas las instrucciones, pues ya no existe ningún problema respecto a etiquetas o identificadores no definidos.

5.5. CARGADORES

Los cargadores son los programas que permiten depositar en la memoria de la computadora el código objeto generado por el ensamblador y a continuación darle el control al programa para iniciar su ejecución.

5.5.1. CARGADOR RELOCALIZANTE

El cargador relocalizante es aquel puede cargar los programas objeto dejados por el ensamblador en cualquier parte de la memoria siempre y cuando el programa mismo sea relocalizable.

5.5.2. CARGADOR ABSOLUTO

A diferencia del anterior este cargador siempre cargará el programa en la misma area.

5.5.3. CARGADOR-LIGADOR

Este tipo de cargador carga diferentes módulos o programas que han sido ensamblados por separado, resolviendo las referencias externas (ver PSEUDO-OPERACIONES para ligado).

5.6. LIGADORES

Se pueden separar las funciones de ligado y cargado de programas teniendo que realizar entonces el ligado de los diversos módulos antes de poder cargarlos a memoria para su ejecución.

La función de los ligadores es entonces el tomar uno o varios módulos o programas objeto creados por el ensamblador o por los compiladores de lenguajes de alto nivel, produciendo un sólo módulo o programa que ya puede ser ejecutado. Para hacer lo anterior, el ligador tiene que permitir la relocalización de los módulos y resolver todas las referencias intermodulares de forma que se puedan ligar módulos ensamblados por separado.

A continuación se mencionan las principales características de los ligadores que normalmente se tienen en una microcomputadora.

1. Crea un archivo con el código objeto listo para ser corrido.
2. Permite ligar módulos ya sea que estos sean relocalizables o no.
3. También permite asignar, opcionalmente, orígenes absolutos a algunos o todos los módulos que se están ligando.
4. Cneca que no haya globales con definiciones múltiples y que no quede sin resolver ningún identificador declarado como externo.
5. Crea un mapa de las globales y la dirección con que quedaron asignadas finalmente.

CAPITULO 6 EDITORES

6.1. INTRODUCCION

Los editores interactivos se han convertido en un componente esencial de cualquier lugar en el que se usen máquinas computadoras. Estos programas usan el poder de la computadora para la creación, adición, borrado y modificación de textos tales como instrucciones de programas, texto manuscrito y datos numéricos. Un editor permite que un texto sea modificado y corregido más rápido y más fácilmente, en muchos órdenes de magnitud, de lo que sería si se tuviese que hacer la corrección manualmente.

A pesar de que los editores siempre han sido herramientas importantes en los sistemas de computación, ha sido hasta ahora que han empezado a convertirse en tema de investigación, conforme se empiezan a convertir en componentes claves de las oficinas del futuro. Actualmente los editores no son vistos ya como herramientas de uso exclusivo de los programadores, o para secretarias que transcriben lo que les pasa en borrador de papel el autor. Ahora se está comprendiendo cada vez más que el editor debe ser considerado la interfaz primaria entre la computadora y todo aquel trabajador cuyo quehacer intelectual involucre la composición, organización, estudio, y manipulación de información basada en computadora.

6.2. PANORAMA GENERAL

6.2.1. EL PROCESO DE EDICION

Un editor es un programa de computadora que permite al usuario crear y modificar un documento en forma interactiva.

Editar, entonces, se podrá definir como un diálogo interactivo entre la computadora y el usuario. Este diálogo consiste básicamente en lo siguiente :

1. Selección de la parte del documento que será vista y manipulada.

- Viajar a través del documento y filtrarlo para controlar lo que se podrá ver y manipular.

2. Determinar el formato con que se presentará el documento en línea y mostrarlo.
 - La presentación deberá ser la misma que se imprima en papel.
3. Especificar y ejecutar operaciones que modifiquen el documento.
 - El proceso de edición. Es decir., el conjunto de operaciones que crean o modifican el documento.
4. Actualizar la presentación adecuadamente.
 - Esto forma parte del proceso de edición.

6.2.2., EL EDITOR DESDE EL PUNTO DE VISTA DEL USUARIO

1. Lo que se le presenta a el usuario es lo que llamaremos modelo conceptual del sistema, es la estructura en la cual el editor y el "mundo" en el que opera están basados, y sus principales características deberán ser :
 - Que esté bien articulado.
 - Que provea de una estructura consistente y completa para usar e implemetar el sistema.
2. Interfaz del usuario. Es el conjunto de herramientas y técnicas con las que el usuario se comunica con el editor y consiste básicamente de :
 - Dispositivos de entrada.
 - Dispositivos de salida.
 - Lenguaje interactivo.
3. Documentación adicional. Es deseable que contenga :

- Descripción del modelo conceptual.
- Descripción de la arquitectura del sistema, con terminología a nivel de usuario.
- Una guía de el usuario detallando la sintaxis y semántica del lenguaje de interacción.
- Un tutorial que posea definiciones operacionales y que demuestre situaciones típicas con ejemplos.

6.2.3. EL USUARIO DESDE EL PUNTO DE VISTA DEL EDITOR

Cada individuo forma un modelo de usuario personal de un editor y este modelo puede diferir de el modelo conceptual de usuario en varias formas.

1. Como subconjunto de el modelo conceptual de usuario.
 - Cuando el usuario solo usa un subconjunto de instrucciones del editor.
2. Como una extensión del modelo conceptual de usuario.
 - Cuando el usuario hace, en forma consistente, uso de instrucciones "primitivas" para realizar operaciones comunes en formas que no fueron originalmente abarcadas por el modelo conceptual.
3. Como un equivalente operacional pero lógicamente diferente del modelo conceptual de usuario.
 - Cuando el usuario tiene un modelo conceptual, del sistema, operante pero que sin embargo difiere del modelo conceptual en el que se basó el diseñador del editor.
 - ES IMPORTANTE NOTAR AQUI QUE EL USUARIO HACE USO DEL EDITOR EN BASE A SU PROPIO MODELO CONCEPTUAL DEL SISTEMA.

6.2.4. EL EDITOR DESDE EL PUNTO DE VISTA DEL SISTEMA

Los editores en general siguen una arquitectura similar a la que se muestra en la figura 6-1




Figura 6-1: Arquitectura general de un editor

1. Procesador de instrucciones.

- Acepta datos cuya fuente son los dispositivos de entrada de usuario.
- Analiza el léxico y convierte la cadena de entrada en descriptores (separador , operador, identificador, etc.).
- Analiza sintácticamente el conjunto de descriptores y si encuentra una composición válida de descriptores, invoca a las rutinas semánticas apropiadas.
- Las rutinas semánticas invocan a las rutinas que permiten editar, viajar, mostrar y mapear en algún dispositivo de salida el documento.

Mientras que las operaciones de edición son siempre especificadas explícitamente por el usuario, y las operaciones de mapeo lo son e

108912

forma implícita por las otras tres categorías de operaciones, las operaciones de viajar y mostrar pueden ser explícitamente especificadas o implícitamente invocadas por las operaciones de edición. De hecho la relación entre las tres clases de operaciones puede ser considerablemente más complicada que el simple modelo de la sección 1. (viajar para determinar el LUGAR que se seleccionará, filtrar para seleccionar QUE es lo que se va a mostrar y manipular, formatear para determinar COMO aparecerá el mapa del documento en los dispositivos de salida, y después editar y reformatear).

En particular, no es necesario que haya una simple relación uno a uno entre lo que se está mostrando en los dispositivos de salida y lo que se puede editar.

Para ilustrar lo anterior observaremos más de cerca los componentes restantes de la figura 1 los cuales pretenden ser entidades conceptuales.

2. Editar

Se encarga de determinar el área que puede ser editada, usando, lo que llamaremos, un apuntador para edición.

Este apuntador puede ser explícita o implícitamente posicionado por el usuario o por el sistema, respectivamente, como resultado de las instrucciones de edición.

3. Viajar

Posiciona los apuntadores siguientes:

El de edición.

El de exhibición.

Por lo tanto este componente marca el inicio de el punto en que el filtrado del documento empieza: filtrado para edición y filtrado para exhibición.

4. Mostrar

Se encarga de determinar el área que puede ser mostrada, usando, lo que llamaremos, un apuntador para exhibición.

Este apuntador puede ser explícita o implícitamente posicionado por el usuario o por el sistema, respectivamente, como resultado de las instrucciones de edición.

5. Mapear

Se toma lo que hay en el almacén de exhibición y se mapea uno-a-uno a el dispositivo de salida.

6. Almacén de edición

Es aquí donde se tiene una copia de la parte del documento que se está actualizando.

7. Almacén para exhibición

Aquí se tiene almacenada la copia del documento actualizada que se mostrará al usuario.

8. Filtro para la edición

Este filtro es invocado siempre que el usuario teclea una instrucción. Y lo que hace es poner una parte de el documento, una copia, en el almacén de edición, teniendo como referencia los apuntadores de edición y sus propios parámetros. (Estos parámetros son especificados tanto por el usuario como por el sistema. Y dan información como: Que rango que puede ser afectado por el usuario, es decir, la línea actual en un editor de línea y la pantalla actual en un editor de pantalla.)

9. Filtro para exhibición del documento

Este filtro es invocado siempre que lo que se esta mostrando al usuario necesite ser actualizado.

Este filtro se encarga pues, de filtrar una copia del documento, y pasarla al almacén de exhibición, en función del apuntador actual de exhibición y de sus propios parámetros.

10. Memoria principal y Sistema de Archivos

Generalmente se almacena aquí una copia del documento. Sin embargo cuando esto es imposible o no deseable, entonces se mapea el archivo completo en memoria virtual y se deja que el sistema operativo realice de paginación para el editor. Las cuales se almacenarán en memoria principal hasta que una operación del usuario requiera otra página.

En cualquier caso los documentos son frecuentemente representados no como cadenas secuenciales de caracteres, sino como una "estructura de datos para editor", cuya característica distintiva es permitir la adición, borrado y modificación de caracteres minimizando el uso de las rutinas de entrada/salida así como el movimiento de caracteres.

6.2.4.1. CONFIGURACIONES

Los editores funcionan en tres tipos básicos de ambientes de computación a saber : Tiempo compartido, dedicado (personal), y Distribuido.

1. Tiempo compartido. Este tipo de editor debe funcionar adecuadamente en el contexto de la carga impuesta al procesador de la computadora, a la memoria principal y a la memoria secundaria.
2. Dedicado (personal). En este caso el editor debe tener acceso a las funciones que el editor de un sistema de tiempo compartido obtiene de el sistema operativo de la computadora anfitrión.

Estas funciones pueden ser obtenidas en parte de un pequeño sistema operativo local o pueden estar implementadas en el mismo editor si el sistema solo se usa para edición.

3. Distribuido. El editor en este tipo de sistemas debe, como en el caso de un editor para un sistema personal, correr en forma independiente en cada una de las máquinas que conforman la red, y además debe competir, como en el caso de un editor de un sistema de tiempo compartido, por recursos tales como archivos.

6.3. DESARROLLO DE LOS EDITORES

Consiste básicamente de un panorama general en el cual se revisan algunos conceptos importantes.

6.3.1. EDICION COMPUTARIZADA NO INTERACTIVA

La unidad básica fué la línea de 80 columnas; el usuario hacía correcciones línea por línea, reescribiendo las tarjetas erróneas.

6.3.2. EDICION DE TARJETAS

Aquí el conjunto inicial de tarjetas de los usuarios se almacenaba en un archivo imagen, ya sea en cinta o disco magnético. Cada tarjeta se referenciaba por un número de secuencia único. Los cambios se hacían creando un conjunto de tarjetas de edición compuesto de tarjetas que tenían las instrucciones de edición y se corría el conjunto de tarjetas usando un programa editor que corría fuera de línea. Los editores de este tipo, que corrían fuera de línea, eliminaron los problemas de tarjetas que resultaban de desecho así como el de tener que reescribir, y en algunas versiones permitieron operaciones como las de hacer reemplazos globales de un patrón dado. Sin embargo, había ciertos inconvenientes. Por ejemplo los programadores debían tener un listado del conjunto de tarjetas completo antes de tratar de hacer algún cambio. Y algunas de las ventajas organizacionales de las tarjetas se perdieron tales como la inspección visual sencilla de las siguientes características:

- Secuencia Adecuada.
- Código de colores.
- Etiquetado adecuado de cajas de tarjetas.

6.3.3. EDITORES DE LINEA INTERACTIVOS

Se diseñaron a mediados de los 60's, con el advenimiento de los sistemas de tiempo compartido.

Las características que vale la pena remarcar en estos editores son las siguientes:

- Permitían crear y modificar archivos desde una terminal.
- Las líneas de estos archivos eran de longitud fija, inicialmente de 80 caracteres.
- Muchos de estos editores permitían hacer correcciones, usando mucho de la sintaxis que caracteriza a sus

antecesores. Era típico que muchos de estos editores compartieran la infortunada propiedad de TRUNCAR: si una inserción o un cambio forzaba a la línea a exceder su longitud máxima, ¡ los caracteres se tiraban por el fin de la línea según se fuese necesitando !. Esta "característica" de implementación, parte de un modelo conceptual de el proceso de edición basado en la simulación de tarjetas perforadas y listados de impresoras de línea, lo cual fué solo marginalmente aceptable para la edición de programas y completamente inaceptable para la creación de manuscritos en serio. (En éste último caso, la creación automática de una línea en el caso de rebosamiento de caracteres hubiese sido una problema cuya solución es realmente trivial).

6.3.4. EDITORES DE LINEA BASADOS EN CONTEXTO

Otro avance que se tuvo en los editores fué la posibilidad de identificar una línea que conténia el "objetivo" de una operación dada, sin tener que especificar el número de línea. Es decir, el poder identificar una línea dado un patrón, un caracter, que el editor tenía que encontrar.

En esta parte de la historia de los editores el usuario era aún forzado a pensar en términos de entidades de líneas múltiples, tales como párrafos y bloques de programas, usualmente con la imagen de el formato de las tarjetas; no había instrucciones tipo interlínea que pudieran, por ejemplo, borrar texto que fuese e la mitad de una línea a la mitad de otra.

6.3.5. EDITORES DE LINEA DE LONGITUD VARIABLE

Este fué el primer "rompimiento" con los editores de "tarjetas de 80 columnas". Aún así el elemento primario de edición fué la línea pero ahora la línea podía ser de longitud "arbitraria" (generalmente limitada a un máximo de, digamos 500 caracteres).

Es importante remarcar que el hecho de haber eliminado la restricción de tener una imagen de una tarjeta al estar editando, dió como resultado un impacto fuerte y benéfico en la versatilidad de el procesamiento de texto.

Otro importante hecho, mucho tiempo después comprendido, es el texto que se está mostrando NO tiene que se una mapa uno-a-uno de la representación interna, sino que puede ser una visión más abstracta y adecuada de los elementos editables.

Sin embargo aún se tenían problemas en lo que a edición de manuscritos se refiere, básicamente :

198914

necesitar de expertos en el uso del sistema para que le ayuden, o de secretarías para que hagan cambios, en ninguna fase de la creación o edición del documento).

- **Hacer/Arrepentirse.** Una capacidad infinita para hacer y arrepentirse le permite al autor el experimentar sin tener que preocuparse por la pérdida o daño a un documento.
- **Facilidades.** Facilidades poderosas, es decir con pocas restricciones y excepciones, que permitan al usuario hacer todo lo que se puede hacer con textos de papel con lápiz rojo, calculadora, tijeras y cinta adhesiva. Además se debe tomar ventaja de las capacidades de la computadora para compensar las limitaciones humanas. Por ejemplo: Sustituir un patrón dado por otro en forma global a través de un documento; replicación de una frase de uso corriente, de un párrafo, y renumeración automática de secciones o referencias después o mientras el archivo es editado.
- **Acceso a información compartida.** Que el usuario pueda acceder información y archivos compartidos bajo situaciones controladas.
- **Mezclar documentos.** Debe tenerse la facilidad para mezclar diferentes documentos tales como texto, gráficas, programas y formas con facilidad.
- **Multiple Contexto.** Múltiple Contexto en la misma superficie de exhibición, permitiendo al usuario el revisar y usar una gran cantidad de utilerías familiares y documentos en una sesión de edición. El editor no debe forzar al usuario a un medio ambiente pequeño y menos poderoso sino que este debe formar parte de un medio ambiente mayor e integrado, permitiendo al usuario, en la mitad de una sesión de edición el obtener información mirando a través del sistema de archivos, el usar una utilería que emule una calculadora u obtener un mensaje de correo electrónico o una pieza de datos de un sistema de base de datos con regreso transparente a la sesión de edición.
- **Mostrar el documento en su versión final.** La habilidad de editar un facsímil muy parecido a la composición, a la disposición de texto, y a la tipografía final del documento sin un impacto significativo en el tiempo de respuesta de la computadora.

CAPITULO 7 INTERPRETES

7.1. CARACTERISTICAS

Un lenguaje intérprete, es un programa que acepta como entrada un programa en código fuente y lo ejecuta directamente; a diferencia de un compilador que también acepta como entrada un programa fuente, pero que produce código que posteriormente será ejecutado por un procesador. Esto no es del todo cierto, ya que generalmente los intérpretes emplean dos fases: durante la primera se traduce el código fuente a un lenguaje intermedio ó forma interna; durante la segunda se ejecutan las acciones representadas por ese código intermedio. Un intérprete de código hilvanado produce una forma interna totalmente analizada, que consiste en una lista de direcciones de formas internas previamente definidas; ésta lista se obtiene durante la primera fase, la cual se llama modo compilación. Durante la ejecución el intérprete ejecuta formas internas consecutivamente, sin llevar a cabo ningún tipo de análisis ó búsquedas, puesto que ya se llevaron a cabo durante la primera etapa.

7.2. BASIC

7.2.1. CARACTERISTICAS PROPIAS

BASIC es un lenguaje de programación muy empleado por las microcomputadoras y muy sencillo de aprender. Aunque existen compiladores de BASIC, la forma más comúnmente empleada para correr programas escritos en éste lenguaje, es utilizar un intérprete de BASIC. El lenguaje es de propósito general y se utiliza tanto para problemas relacionados con soluciones de sistemas de ecuaciones, como para sistemas de información pequeños (inventarios, nóminas, etc.). Su principal desventaja es que no es estructurado, ya que tiene GOTO, lo que impide nacer programas verdaderamente legibles. Sus ventajas incluyen: simplicidad de instrucciones y entrada/salida relativamente sencilla.

7.2.2. INSTRUCCIONES

El conjunto de instrucciones de BASIC es relativamente pequeño y muy simple, además de ser muy sencillo de utilizar; existen funciones de entrada/salida, de control de flujo, aritméticas, de manejo de cadenas de caracteres y matemáticas.

7.2.2.1. INSTRUCCIONES PARA MANEJAR ARREGLOS

DIM

Reserva localidades de memoria para una variable de tipo arreglo. Por ejemplo, DIM A(20,20), reserva memoria para alojar a una matriz de 20x20 elementos y cuyo nombre es A.

7.2.2.2. FUNCIONES PARA MANEJAR CADENAS DE CARACTERES

- LEN

Regresa el número de caracteres de una cadena de caracteres.

- STR\$

Convierte una expresión aritmética en una cadena de caracteres que representa ese valor.

- VAL

Interpreta una cadena de caracteres, como un número real ó entero, regresando el valor de ese número.

- CHR\$

Es una función que regresa el carácter ASCII, que corresponde a una expresión aritmética.

- ASC

Regresa el código ASCII del primer carácter de una cadena de caracteres.

- LEFT\$

Regresa los primeros n caracteres de la izquierda, de una cadena de caracteres.

- RIGHT\$

Regresa los n últimos caracteres de la derecha, de una cadena de caracteres.

- MID\$

Regresa una subcadena de n caracteres, a partir del i-ésimo caracter de una cadena de caracteres.

7.2.2.3. INSTRUCCIONES DE ENTRADA/SALIDA

Las instrucciones de entrada/salida son aquellas que permiten introducir y obtener datos de la computadora antes, durante y después de la ejecución,

- INPUT

Esta instrucción cuyos parámetros son: una sola cadena de caracteres ó una lista de variables de cualquier tipo, excepto cadenas ; permite leer del teclado los datos necesarios y por cada variable que necesita leer, despliega en la pantalla un caracter (p. ej. '?' ó '#'), significando que requiere un dato a entrar por el teclado.

- DATA

Esta proposición crea una lista de elementos que posteriormente podrán ser usados por la instrucción READ. Dichos elementos pueden ser de cualquier tipo. Cada DATA encontrado, agrega sus elementos a los ya existentes, por la aparición de previos DATA'S ; éstas declaraciones pueden aparecer en cualquier lugar dentro del programa.

- READ

Esta instrucción lee datos de la lista conformada por todos los DATA previamente declarados. A cada READ, corresponde un elemento previamente declarado en DATA.

- RESTORE

Esta instrucción, tan sólo mueve el apuntador a la lista de datos, al principio de la lista.

- PRINT

Imprime en la pantalla el ó los valores declarados después de la misma instrucción, que en general puede ser una expresión.

198917

Salta ó transfiere el control del flujo del programa a la línea que se encuentra enseguida de "GOTO".

- IF.... THEN....

Si a expresión aritmética que se encuentra entre IF y THEN, tiene un valor 1 (se considera que es verdadero), entonces se ejecuta lo que está a continuación de THEN, lo cual puede ser: una instrucción, un número de línea ó un GOTO; en caso contrario, se ejecuta la instrucción que se encuentra en la siguiente línea numerada. Por ejemplo:

```
100 IF A+B = 2 THEN A=1
```

```
100 IF A>B GOTO 200
```

```
100 IF A<B THEN 200
```

son instrucciones válidas.

- FOR....NEXT

Esta instrucción sirve para generar secuencias repetitivas de instrucciones que se ejecutan un número determinado de veces, hasta que el límite inferior adquiere el valor ó es mayor que el límite superior. El incremento del índice puede fijarse arbitrariamente por medio de la proposición STEP; si ésta no existe, se sobreentiende un incremento unitario del índice. Como ejemplo, la siguiente función obtiene los números impares menores que 20.

```
100 FOR I=1 TO 20 STEP 2
```

```
200 PRINT I
```

```
300 NEXT
```

Pueden utilizarse FOR....NEXT, unos dentro de otros, (anidamiento); sólo debe cuidarse de que no queden traslapados unos con otros, ya que entonces el flujo del programa no podrá ser controlado y producirá resultados erróneos. El límite de anidamiento (profundidad) es variable y depende de los diferentes sistemas en los cuales se ejecutan programas.

- GOSUB

Cuando se encuentra ésta instrucción, el control del programa se pasa a la línea cuyo número se encuentra después de GOSUB. El primer RETURN que es encontrado, retorna el control del programa a la instrucción que está inmediatamente abajo de GOSUB.

- RETURN

Es una instrucción que no tiene parámetros, es un salto a la instrucción que sigue al más reciente GOSUB encontrado .

- ON....GOTO, ON....GOSUB

Dependiendo del valor de la expresión aritmética que se encuentra entre ON y GOTO ó GOSUB, se transfiere el control del programa a la línea que se encuentra en la posición que corresponde a dicho valor.

7.2.5. SUBRUTINAS

Como a se dijo en la sección anterior, las llamadas a subrutinas se hacen por medio de la instrucción GOSUB; ó condicionalmente por medio de ON..GOSUB. Como las subrutinas se llaman por número de línea, es complicado tratar de hacer programas en una sola pasada, pues no se sabe que cantidad de código habrá de ponerse entre la llamada a la subrutina y el principio de ella. Es aconsejable, utilizar una numeración de tal forma, que si se requiere poner alguna instrucción intermedia, se pueda intercalar entre 2 existentes; por ningún motivo, deberá utilizarse una numeración en la cual los incrementos sean unitarios, pues raramente los programas están bien escritos a la primera vez. Sin embargo, el uso de subrutinas es apropiado y aconsejable cuando se tienen programas largos, y se prestan para emplear muchas rutinas pequeñas. En éste momento es válido aclarar que la longitud máxima de un programa hecho en BASIC es en la mayoría de los sistemas de 10000 líneas, ya que sólo se tienen 4 dígitos para enumerar las líneas, sin embargo, p.ej. el de APPLE, tiene capacidad para direccionar hasta 64000 líneas de programa.

7.2.6. ASPECTOS DE IMPLEMENTACION

En el LIMAS-UNAM, se desarrolló un intérprete de BASIC, escrito totalmente en FORTH (se describe en la siguiente sección), el cual a su vez es también intérprete. Se desarrolló a pedido del grupo ALFA del CCH SUR, para poder implementar sus programas de enseñanza de matemáticas auxiliada por computadora. Una de las características que debería tener éste intérprete, era ser totalmente compatible con el BASIC de las microcomputadoras APPLE. Esto se debe a que todos los programas ya existentes, los cuales eran bastantes por cierto, estaban escritos para correrse en las APPLE. Por lo tanto, es propiamente un intérprete de BASIC de APPLE. Esto significa que cualquier programa escrito para una APPLE, correrá en éste intérprete sin ningún cambio en absoluto. La desventaja principal de correr un intérprete escrito en otro intérprete se observa en el momento de correr programas, especialmente si éstos son grandes: la respuesta es más lenta que la de un intérprete normal. Otra desventaja es la cantidad de memoria que emplea el intérprete: casi 32K bytes; ésto significa casi la mitad de la memoria disponible, lo que deja tan sólo 32K bytes para programas. Esto en la práctica no es problema, pues la aplicación para la cual fué diseñado, requiere de módulos de enseñanza que no ocupan más de la mitad del espacio disponible para programas.

7.2.7. EDITOR INTEGRADO

Una de las características que han hecho muy popular a BASIC, aparte de ser un lenguaje de programación muy simple y fácil de usar, es el hecho de poder contar con un editor integrado al intérprete. El tener editor integrado, significa que el usuario puede:

- crear programas
- modificar alguna de las líneas
- modificar la numeración de alguna de las líneas
- listar el programa creado
- correr el programa

sin necesidad de :

1. llamar a un editor

2. editar el programa
3. salir del editor
4. correr el programa y si tiene errores, regresar al paso 1

como se ve, existe un anorro de tiempo bastante considerable. Este es digno de tomarse en cuenta, sobre todo cuando se quieren correr programas pequeños. Una de las posibles desventajas de los editores integrados, si no se tiene un mecanismo adecuado para almacenar los programas creados, en un medio de almacenamiento masivo, es que los programas se pierden; de modo que cuando el individuo desea correr el mismo programa que hizo antes (suponiendo que alguien ya usó el mismo sistema, ó que fué apagado), tiene que teclearlo de nuevo.

7.3. FORTH

7.3.1. CARACTERISTICAS

FORTH es un lenguaje de programación que tiene ciertas características, que lo hacen preferible en varias aplicaciones, a lenguajes como BASIC o PASCAL. En general es más preferible que BASIC, porque a pesar de que también es conversacional; y al igual que BASIC permite ejecutar porciones de código y variables sin necesidad de utilizar un editor, el código de FORTH es estructurado y carece de la proposición GOTO; siendo por lo tanto de más alto nivel que aquél. Una de sus ventajas es que, a pesar de que no tiene chequeo de parámetros como PASCAL, es más rico en tipos de datos y el compilador es varias veces más rápido.

El programador de FORTH interactúa con el sistema a través de un intérprete de notación polaca postfixa y evalúa las expresiones empleadas utilizando una pila (stack). El intérprete examina las secuencias de instrucciones de izquierda a derecha; las cuales se van introduciendo por medio del buffer de entrada, y si

1. encuentra un número lo mete al stack,
2. encuentra una función la ejecuta.

7.3.2. TIPOS DE DATOS

Los tipos de datos que maneja FORTH son :

- NUMEROS ENTEROS

Los números enteros son convertidos a binario por el intérprete externo, de acuerdo a la base en la cual se trabaja; aunque se puede trabajar en cualquier base, las más usadas son : binario (2), octal (8), decimal (10) y hexadecimal (16). Es muy usual estar cambiando de una base a otra, sobre todo de decimal a hexadecimal y viceversa. El rango para los números depende del microprocesador y para números tratados internamente como de 16 bits es:

números signados $-32768 \leq n \leq 32767$

números no signados $0 \leq n \leq 65535$

Como también existen valores de tipo bytes, su rango es:

números signados $-128 \leq n \leq 127$

números no signados $0 \leq n \leq 255$

- BANDERAS LOGICAS

Una bandera lógica es un parámetro con 2 posibles estados Verdadero ó Falso; y de acuerdo a la convención, un 1 es Verdadero y un 0 es Falso. Algunas veces alguna constante ó variable puede ser tomada como una bandera lógica; en éste caso, cualquier valor distinto de cero será considerado como Verdadero.

- CADENAS DE CARACTERES

El manejo de cadenas de caracteres es posible hacerlo mediante ciertos operadores y algunos más que pueden implementarse de acuerdo a las necesidades y deseos del programador. Como se almacena tanto la longitud de la cadena, como todos los caracteres, la manipulación de las cadenas se lleva a cabo de un modo bastante simple. Una de las aplicaciones más comunes, es para desplegar mensajes en la pantalla.

- CONSTANTES

CONSTANT es una función que crea funciones, las cuales al ser llamadas regresan el valor que se les asignó inicialmente; la sintaxis empleada es la siguiente: valor CONSTANT nombre. Por ejemplo, si se crea la función constante CUATRO de la siguiente manera:

4 CONSTANT CUATRO

al llamar a la función CUATRO, el intérprete regresará a la pila de datos el valor 4.

- VARIABLES

VARIABLE tiene la misma sintaxis que CONSTANT, sólo que, a diferencia de ésta, crea funciones que al ser llamadas regresan la dirección de un valor, el cual puede ser cambiado en cualquier momento, no así el de las constantes. La forma de poder tener acceso a esos valores y poderlos modificar, es por medio de las funciones @, c@, ! y c!. Las 2 primeras sirven para traer el valor de variables de tipo palabra (16 bits) y tipo byte respectivamente a la pila de datos; mientras que las segundas sirven para asignar nuevos valores a las variables cuya dirección se encuentra en la pila, de tipo palabra y byte, respectivamente. Las constantes y variables de tipo byte, se crean con las funciones CCONSTANT y CVARIABLE. Los tipos de datos de FORTH, tienen asociada una función a la que se llama prólogo; el prólogo determina que se debe hacer con el código que se encuentra enseguida. Las funciones que tienen el mismo prólogo reciben el nombre de "instancias" de un tipo de dato.

- ARREGLOS

Los arreglos son funciones pasivas que reservan área del diccionario que tiene un nombre asociado. Se pueden definir operadores ó funciones que crean arreglos de tipo byte, o de tipo palabra, etc; aún más, es posible, de acuerdo con la flexibilidad que exhibe FORTH, de crear funciones que crean estructuras más complicadas, tales como RECORDS, SETS, etc. Los elementos de tales estructuras se direccionan relativamente al primer elemento del arreglo; es decir, como se conoce siempre la dirección del primer elemento, basta sumarle el índice ó desplazamiento, para tener el elemento deseado.

198921
176861

7.3.3. MANEJO DE FUNCIONES

Existen 2 tipos de funciones : las primitivas y las secundarias ; las primeras son aquellas que están escritas en el lenguaje en el que se implantó el intérprete de FORTH, y las segundas son aquellas que se encuentran escritas en FORTH mismo. Esto implica que las funciones primitivas son más rápidas al momento de ejecutarse, por lo que sería deseable poder tener todas las funciones requeridas en ROM, ya que de ésta manera, la ejecución ó interpretación de programas escritos en FORTH se volvería muy rápida; sin embargo, representa una gran cantidad de esfuerzo y trabajo, el poder generar código de alto nivel escrito en ensamblador. Lo que normalmente se hace, es tener un pequeño núcleo que ocupa unos 2K bytes, escrito totalmente en ensamblador y a partir de él generar funciones secundarias escritas en FORTH; las cuales podrían estar almacenadas en memoria de sólo lectura, en disco ó inclusive en cassette. Con un poco más de 2K bytes adicionales, los cuales incluyen un número bastante aceptable de funciones secundarias, es posible tener un sistema stand-alone; y a partir de éste se pueden generar ensambladores, editores, compiladores, etc., sumamente transportables y sobre todo fácilmente modificables. Las partes principales del intérprete son:

- DICCIONARIO

Las funciones se encuentran almacenadas en una parte de memoria que se denomina DICCIONARIO; en él se almacenan nombres de funciones, código y datos. Existen 2 funciones que transfieren información de la pila al diccionario: una es "d,", la cual pasa una palabra del stack al diccionario, y "c,", la cual transfiere tan sólo un byte.

El diccionario está organizado en conjuntos de funciones llamados VOCABULARIOS. Al iniciar el sistema existen sólo dos: "CORE", el cual contiene las funciones mediatas (aquellas que se ejecutan en el momento de compilación) y "COMPILER", el cual contiene las funciones inmediatas (pueden ejecutarse en modo intérprete). El diccionario crece hacia las direcciones altas de memoria. Al redefinir una función, las llamadas a esa función hechas antes de la redefinición se conservan, y las nuevas llamadas ejecutarán la nueva definición.

- BUFFER DE ENTRADA

El buffer de entrada es un arreglo de bytes en donde se almacena la información leída por la función INLINE.

- PILA DE DATOS

Los parámetros de las funciones, se encuentran en una pila llamada "pila de datos" o simplemente "pila"; (se utiliza más en éste texto la palabra "stack"), la cual se encuentra organizada por palabras, de modo que no es posible almacenar un sólo byte y crece hacia las direcciones bajas.

- PILA DE RETORNO

Para no interferir con los parámetros, el contador de programa se almacena en otra pila que también crece hacia las direcciones bajas.

7.3.4. FUNCIONES PRIMITIVAS

Las funciones primitivas que conforman un núcleo de tamaño aceptable, son alrededor de 120 a 150; con ellas es posible despegar totalmente del lenguaje de máquina; y a partir de aquél construir un lenguaje de alto nivel realmente poderoso. Enseguida se muestran las funciones de FORTH, más comúnmente usadas, con un ejemplo de lo que sucede en la pila de datos, que es de donde toman y dejan los parámetros, dichas funciones. Dependiendo del número de argumentos (1, 2 ó 3), se proporciona una lista de números (1, 2 ó 3) los cuales tienen el siguiente significado:

- el elemento de la extrema derecha representa el elemento que se encuentra en el tope del stack, el siguiente elemento a la derecha corresponde al segundo elemento del stack, y así sucesivamente.
- Si se encuentra algún número entre parentésis, significa contenido de la localidad
- se da enseguida el nombre de la función (los números que se encuentran antes del nombre de la función, representan los valores de los parámetros justo antes de llamar a la función).
- Los números que aparecen con una letra h' al final, son números hexadecimales.
- por último, se dan los valores finales de los parámetros después de ejecutar la función; el significado del orden en que se encuentran es el mismo que el dado arriba.

7.3.4.1. FUNCIONES QUE HACEN REFERENCIA A MEMORIA

- !

Almacena el segundo elemento del stack, en la dirección que se encuentra en el tope del stack.

```
(2345)=0
5 2345 !
(2345)=5
```

- C!

Almacena el byte menos significativo del segundo elemento del stack, en la dirección que se encuentra en el tope del stack.

```
(3333)=0
5678 3333 c!
(3333)=78
```

- @

Trae al stack el contenido de la dirección que se encuentra en el tope del stack.

```
(1111)=1234
1111 @
1234
```

- C@

Trae al byte menos significativo del tope del stack, el contenido del apuntador que se encuentra en el tope del stack.

```
(1000)=56
1000 c@
0056
```

- 0SET

Inicializa a cero la localidad cuya dirección se encuentra en el tope del stack.

```
(2000)=xxxx
2000 0set
(2000)=0
```

- ISET

Asigna el valor 1 a la localidad cuya dirección se encuentra en el tope del stack.

```
(2000)=00
2000 ISET
(2000)=1
```

- C0SET

Asigna el valor 0 al byte cuya dirección está en el tope del stack.

```
(3000)=10
3000 C0SET
(3000)=0
```

- C1SET

Asigna el valor 1 al byte cuya dirección está en el tope del stack.

```
(3000)=0
3000 C1SET
(3000)=1
```

- +!

Suma el valor que se encuentra en el segundo elemento del stack, al contenido de la dirección que se encuentra en el tope del stack.

```
(3000)=1
5000 3000 +!
```

198023

(3000)=5001

- C+!

Suma el bytes menos significativo del segundo elemento del stack, al byte cuya dirección está en el tope del stack.

(4000)=23
67 4000 c+!
(4000)=100

7.3.4.2. OPERADORES DE STACK

- SWAP

Intercambia los dos elementos del stack.

34 47
SWAP
47 34

- CSPLIT Separa los 2 bytes del tope del stack, los expande a 16 bits y pone el más significativo como segundo elemento y al menos significativo en el tope del stack.

1234n
CSPLIT
12 34

- CJOIN

Toma los 2 bytes menos significantes del tope y segundo elementos del stack, y forma un número que pone en el tope (es el inverso de CSPLIT).

2312 1234
CJOIN
3412

- DUP

Duplica el elemento que se encuentra en el tope del stack.

```
78
DUP
78 78
```

- 2DUP

Replica 2 veces el tope del stack.

```
55
2DUP
55 55 55
```

- OVER

Pone en el tope del stack una copia del segundo elemento del mismo.

```
34 45
OVER
34 45 34
```

- 2OVER

Pone en el tope del stack el tercer elemento del mismo.

```
11 22 33
2OVER
11 22 33 11
```

7.3.4.3. OPERADORES ARITMETICOS

- ABS

Obtiene el valor absoluto del tope del stack.

```
-1111
ABS
1111
```

198924

- MINUS

- Obtiene el complemento a 2 del tope del stack.

```
FFFFh
MINUS
0001
```

- /MOD

Divide el segundo elemento del stack entre el tope del stack, pone en el tope el residuo y el cociente como segundo elemento.

```
1234 100
/MOD
12 34
```

- MOD

Divide el segundo elemento del stack entre el tope, deja solamente el residuo en el tope del stack.

```
1234 100
MOD
100
```

- DIV

Divide el segundo elemento del stack entre el tope, deja en el tope del stack el cociente.

```
1234 100
DIV
12
```

- MAX

Compara el tope y el segundo elemento del stack y deja en el tope el mayor de ellos.

```
234 2345
```

MAX
2345

- MIN

Compara el tope y el segundo elemento del stack, deja en el tope el menor de ellos.

234 2345
MIN
234

- 1+

Incrementa el tope del stack en 1.

444
1+
445

- 1-

Decrementa el tope del stack en 1.

444
1-
443

- 2-

Decrementa el tope del stack en 2.

444
2-
442

- 2+

Incrementa el tope del stack en 2.

442

58995

2+
444

- 2/

Divide entre 2 el tope del stack, (división entera).

121
2/
60

- 2*

Multiplica por 2 el tope del stack (equivale a un corrimiento a la izquierda).

60
2*
120

7.3.4.4. OPERADORES RELACIONALES

- >

Si el segundo elemento del stack es mayor que el tope del stack, deja un 1 en el stack; si no, deja un 0.

33 24
>
1

- <

Si el segundo elemento del stack es menor que el tope del mismo, deja un 1; si no, deja un 0.

23 16
<
0

- =

Si el tope y el segundo elemento del stack son iguales, deja un 1 en el tope, si no deja un 0.

```

23 24
=
0

```

- 0=

Si el tope del stack es igual a 0, deja un 1 en el stack; si no deja un 0,

```

0
0=
1

```

7.3.4.5. OPERADORES LOGICOS

- AND

Efectúa el AND lógico bit a bit, de los 2 elementos del stack, deja el resultado en el stack.

```

1111n 1100n
AND
1100n

```

- OR

Lleva a cabo el OR lógico bit a bit de los 2 elementos del stack, deja el resultado en el stack.

```

1110n 0101n
OR
1111n

```

- NOT

Obtiene el complemento a 1 del tope del stack, deja el resultado en el stack.

```
1234h
NOT
edcbh
```

- XOR

Efectúa el OR exclusivo del tope y el segundo elemento del stack.

```
1111h eeeeh
XOR
ffffh
```

7.3.4.6. FUNCIONES DE CONTROL DE FLUJO

- IF....THEN

Esta función sirve para ejecutar incondicionalmente una porción de código. IF también utiliza notación polaca postfija; esto significa que la condición debe escribirse antes del IF. Tiene un parámetro de entrada, y si su valor es 0, el control de flujo se transfiere a la instrucción que sigue a THEN. En caso contrario, se ejecuta el código que se encuentra entre IF y THEN.

- IF....THEN....ELSE

Al ejecutarse el IF, se extrae una bandera de la pila y si es 0, se transfiere el control a la instrucción que sigue a ELSE; si por el contrario es 1 el valor, se ejecuta el código que se encuentra entre IF y ELSE, y se ejecuta un brinco incondicional a la instrucción que sigue a THEN.

- DO....LOOP

Una vez compilado, DO tiene 2 argumentos de entrada: el primero se interpreta como el valor final que adquirirá el índice, y el segundo como el valor inicial del mismo. El índice se crea automáticamente. "LOOP" incrementa el valor del índice en 1; en caso de ser igual al valor máximo, el flujo continúa con la instrucción que sigue a "LOOP". En caso contrario, regresa a la instrucción que sigue a "DO". Dentro del ciclo "DO... LOOP", es posible examinar el índice por medio de la función "i>". El ciclo se ejecuta al menos

una vez y existe la posibilidad de anidar varios ciclos "DO ...LOOP"; solamente hay que tener cuidado al manipular los índices, a los cuales se tiene acceso todo el tiempo.

- <DO....OD>

Esta función crea un ciclo infinito, es decir, "OD" actúa como un brinco incondicional a la instrucción que sigue a "<DO". La manera más usual de salir de ella es por medio de la función RETURN, que termina la ejecución de la instrucción.

- BEGIN....END

Esta función se utiliza para generar ciclos repetitivos, que terminan cuando se cumple una condición requerida, el modo de salir de estos es poniendo en el stack una bandera justo antes de la instrucción "END". si la bandera es 1 se continúa con la instrucción que sigue a "END"; se es 0, entonces se regresa el control a la instrucción que sigue inmediatamente después de "BEGIN".

7.3.5. FUNCIONES SECUNDARIAS

Las funciones secundaria son como ya se dijo, funciones que están formadas por funciones primitivas y/o funciones secundarias. La característica principal de éstas, es que dado que se encuentran escritas en el mismo lenguaje FORTH, resultan sumamente transportables; y por lo tanto, pueden correr en otros sistemas que tienen un intérprete de código hilvanado. Se forman de la siguiente manera:

1. código de definición (:)
2. nombre de la función
3. nombres de las funciones primitivas ó secundarias, las cuales deberán ser previamente definidas; aunque existe una manera de poder llamar a funciones que aún no se definen en el momento de llamarlas..
4. código de fin de definición (;)

Para llamar a las funciones previamente definidas, basta con poner el nombre de ellas, no existen CALLS. Tienen la ventaja de que pueden definirse de nuevo, de modo que las nuevas llamadas a

esas funciones ejecutarán la nueva definición. ejemplo : suma + ; En éste caso, se está definiendo la suma con el nombre "suma"; de modo que "suma" y "+" son equivalentes; y con la ventaja de que la definición anterior no desaparece.

7.3.6. DICCIONARIOS

En FORTH es posible tener varios diccionarios a la vez, éstos son conjuntos de funciones que se agrupan bajo un mismo nombre y se crean llamando a la función VOCABULARY, que como su nombre lo indica, creó un vocabulario asociado a un nombre, creando asimismo, una rama del diccionario. Lo único que tienen en común todos los posibles diccionarios es el núcleo de FORTH. De ahí en adelante, cada uno puede tener sus propias definiciones, sus propias funciones; sólo se puede tener acceso a funciones de un cierto diccionario, cuando se está dentro del apropiado. Una definición de vocabulario podría ser : es un conjunto de funciones que se asocian a un nombre determinado, y que únicamente cuando se llama a ese nombre, es posible tener acceso a esas funciones. Esto abre la posibilidad de tener funciones con el mismo nombre, pero que efectúan cosas diferentes y que no existen simultáneamente en un momento determinado. Se puede decir que se crea un "ambiente" para un cierto tipo de funciones, las cuales sólo existen dentro de ese "ambiente"; y dado que existe la facilidad de cambiar de un diccionario a otro, tiene bastantes ventajas, como puede ser que el usuario no tenga acceso a las funciones del sistema por error ó deliberadamente.

7.3.7. DESARROLLO DE PROGRAMAS

El desarrollo de programas se puede llevar a cabo de dos modos diferentes : el modo intérprete y el modo compilación. En el modo intérprete, recibe instrucciones y datos y los va ejecutando conforme los va encontrando; de modo que la respuesta se puede decir que es instantánea. Por ejemplo, si se teclea en la terminal

10 20 * 5 + 50 -

el intérprete responderá:

155

En modo intérprete, como no hay generación ó definición de nuevas funciones, no se almacena nada en el diccionario. En el modo

compilación, por el contrario; como su nombre lo indica, se recibe una serie de funciones que se definen por primera vez, ó que redefinen alguna otra y se traduce a código nilvanado, agregándose al diccionario. Cuando estas funciones son llamadas, dado que ya existen, simplemente se ejecutarán. Cuando existe la facilidad de diskettes ó cassettes, es posible guardar las nuevas definiciones en esos medios de almacenamiento y la siguiente vez que se desea llamar al intérprete, éste tendrá disponibles permanentemente las funciones definidas con anterioridad; haciendo cada vez más robusto al sistema. Por ejemplo, si queremos definir la función que obtiene el cubo de un número, se haría de la siguiente manera: : cubo dup dup * * ; El intérprete lo que hace en éste caso es "compilar" la nueva definición agregándola al diccionario para uso futuro. Los ":" indican que a continuación viene el nombre de una nueva función que hay que agregar al diccionario, enseguida viene el código, representado por cuatro funciones primitivas y finalmente la terminación de la definición, por medio de el ";". Cuando se llama a ésa función, como sólo requiere como parámetro un número, el cual se teclea antes de llamar a la función, el intérprete responderá con el valor del número elevado a la potencia 3. Por ejemplo, si se teclea

6 CUBO

el intérprete responderá

216

7.3.8. MANEJO DE PARAMETROS

Los parámetros que se utilizan en las rutinas de FORTH, se pasan de unas a otras por medio del stack de datos; ésto significa que no existen llamadas a funciones con el nombre de los parámetros; solamente existen valores de parámetros y direcciones de funciones. Dado que no existe chequeo automático de los parámetros, ni en el intérprete externo, ni en los compiladores, tanto de tipos, como del número correcto de ellos que son llamados por las funciones, es importante verificar que no falten ni sobren valores en la pila, pues ésto puede afectar la correcta interpretación de los programas. En éstos casos se recomienda diseñar ó construir muchas funciones ó rutinas pequeñas, de modo que nunca se pierda de vista que parámetros se hallan en el stack en un momento dado.

198928

CAPITULO 8 SISTEMAS OPERATIVOS

8.1. INTRODUCTION

198929

El equipo de que están compuestas las computadoras modernas es muy poderoso, sin embargo los programas que se necesitan emplear para hacer que todo ese equipo realice una función tan simple como recibir o transmitir información de o hacia una terminal son muy complejos. Por lo anterior es importante disponer de un programa (el Sistema Operativo) que sepa llevar el control de todos los aparatos que forman una computadora y que tenga rutinas que puedan ser usadas por el programador, a las que sólo se tendrá que llamar y pasarle los parámetros apropiados para que realice la misma función que un programa que a nosotros nos llevaría mucho tiempo escribir y probar para hacer esa tarea.

La verdadera importancia del sistema operativo radica en que transforma el hardware inhóspito de la máquina, que es un ambiente verdaderamente hostil, en un medio mucho más sencillo de entender y trabajar con él. Para ilustrar lo anterior hagamos una analogía de la diferencia que existe entre el telégrafo que se usaba en las películas antiguas del oeste y el telex moderno. El primero era realmente difícil de usar, ya que el telegrafista tenía que aprender el código para cada carácter por medio de rayas y puntos, y después tardaba mucho tiempo en acostumbrarse a dicho código para poder decodificar lo que le transmitían de otro pueblo, mientras que el segundo es una máquina de escribir que al oprimir una tecla la codifica en determinadas señales y la envía al telégrafo antiguo, el cual transmite las rayas y puntos a través de un cable a otro telégrafo antiguo, el cual a su vez comunica al telex el código recibido el cual lo decodifica e imprime el carácter correspondiente sin que el operador tenga que ver con el manejo de las señales que realmente se están enviando por el cable telefónico.

8.1.1. LA IMPORTANCIA DEL SISTEMA OPERATIVO AL COMPRAR UNA MAQUINA

Al comprar una computadora los factores que intervienen en la decisión son:

1. El tipo de problema ya que si se trata de un problema de control en tiempo real necesitará de un sistema que permita ese tipo de manejo. Mientras que si sólo se necesita un sistema en el que no es relevante el tiempo de respuesta, se usará un sistema operativo de tipo convencional. (ver NOTA).

2. La facilidad de adaptar el sistema operativo al problema propio.
3. La capacidad que tiene ese sistema para manejar los diferentes periféricos adaptables a la máquina y que nos ayudan a resolver nuestro problema.
4. La facilidad del sistema para ser entendido por nuevos usuarios, ya que es él con quien tienen que verse las, los usuarios, al momento de querer realizar cualquier tarea o programa.

El comprador probablemente encontrará que el vendedor dependiendo de la marca de la máquina le dará diferentes nombres al sistema operativo tales como: el programa controlador, el supervisor, el ejecutivo o el monitor.

NOTA: Que el sistema sea de tiempo real significa que el tiempo de respuesta es importante y debe ser mínimo. Los sistemas de tiempo real caen dentro de uno de las siguientes casos:

- Control de Procesos: como en el caso de una industria para llevar el control de la temperatura de sus hornos o calderas, o en el caso de una hidroeléctrica para llevar el control de cuando meter o sacar de funcionamiento las turbinas productoras de energía eléctrica de acuerdo a la demanda que de ella exista. El sistema operativo tendrá que dar la mayor confiabilidad posible al proceso de forma que haya poca intervención humana y dé seguridad contra fallas de alguna de las máquinas que estén bajo control.
- En Sistemas de Información: hay sistemas de información o de bases de datos en los que se requiere de respuesta inmediata (unos cuantos segundos) para realizar la transacción que se desea operar. Dichas transacciones pueden ser preguntas o modificaciones hacia la base de datos. Este tipo de sistemas pueden ser un sistema de transacciones bancarias, un sistema de transacciones de una compañía aérea, un sistema de información médica acerca de la historia clínica de algún paciente en un hospital, etc.

Un sistema operativo convencional, será aquel en el que se podrán procesar todos los trabajos sin estar sujetos a restricciones de tiempo en la respuesta del sistema, este tipo de sistemas se pueden usar para procesar la nómina de una compañía,

o para procesar la enorme variedad de problemas en un medio universitario, o para procesar las compras o las órdenes de venta de una compañía, llevar estadísticas, y otras muchas aplicaciones.

Estos sistemas pueden ser clasificados de la siguiente manera:

- **BATCH** En estos sistemas una vez que la computadora comienza a procesar un trabajo, se sigue con él hasta terminarlo, el programador no tiene ninguna interacción con el programa hasta que termina de procesarse y se obtienen los resultados. Estos son los programas que se corren por tarjetas.
- **ACCESO MULTIPLE** Es el S.O. en el que el usuario podrá tener interacción con los programas que está corriendo a través de una terminal, desde la cual podrá monitoriar su programa, o estar metiendo datos y recibiendo respuestas en forma interactiva.

Es importante resaltar que, sin importar el tipo de sistema operativo ya sea de tiempo real o no, estos sistemas pueden estar corriendo en una sola computadora o en varias máquinas interconectadas. En este último caso el trabajo total del sistema puede estar distribuido en forma equitativa en todas ellas, o cada una puede estar efectuando una función específica. Por ejemplo, una puede estar dedicada a manejar todo lo que se trate de E/S con los periféricos y otra a realizar la ejecución de todas las demás tareas como la ejecución de la parte numérica de los programas bajo proceso.

8.1.2. LAS FUNCIONES DEL SISTEMA OPERATIVO

El sistema operativo tiene que administrar los recursos de la computadora, distribuyendolos entre los usuarios de la manera más eficiente. Un buen administrador debe realizar las siguientes funciones:

1. Llevar el control de cuales son los recursos del sistema.
2. Controlar la asignación de cada uno de los recursos.
3. Controlar la recuperación de los recursos, una vez que estos ya no son utilizados.

4. Una vez determinada la política de asignación de recursos, tratar de apegarse, en lo posible, a ella en función de su eficiencia.

8.1.2.1. LAS PRINCIPALES FUNCIONES YA APLICADAS A LA COMPUTADORA SON:

1. La asignación del procesador a cada uno de los programas que se estén ejecutando.
2. El control, distribución y recuperación de la memoria entre los distintos programas que están ejecutándose.
3. El acceso a medios de almacenamiento tales como disco, cinta o disco flexible. Pero es importante resaltar aquí que el acceso a estos medios puede ser al medio físico, como es el caso de un sector y track determinado de un disco, o al medio lógico cuando estamos accediendo un archivo y es el sistema operativo el que sabe manejar la existencia de estas entidades lógicas.
4. El acceso a los demás periféricos de entrada salida que posea el equipo tales como:
 - Lectora o perforadora de tarjetas.
 - Lectora óptica.
 - Impresoras.
 - Terminales, y otros periféricos.
5. Funciones de manejo del sistema de archivos.
6. Protección contra fallas del sistema o contra sabotaje.

8.2. KERNEL

El sistema operativo está formado por gran cantidad de rutinas, pero hay que hacer notar que no todas se encuentran presentes en la memoria mientras el sistema está corriendo. El **Kernel** está formado por todas aquellas rutinas del sistema operativo que siempre se encuentran residentes en memoria. Las demás rutinas se encuentran en disco y sólo son cargadas en la memoria cuando se les necesita.

Generalmente la mayor parte de estas rutinas pueden ser llamadas desde los programas de los usuarios, pero existen ciertas rutinas especiales tales como:

- Checa la clave del usuario.
- Lista el directorio.
- Borra un archivo.
- Cámbiale el nombre.
- Ejecuta un programa y pasale los siguientes parámetros.
- Cual es el status de mi programa (elapsed time, i/o time, process time).
- Haz una copia del archivo.
- Modifica la protección del archivo.

Las cuales sirven para interactuar con el usuario y no para ser llamadas por sus programas. Es ahora cuando hay que tener en cuenta que existen ciertas rutinas del sistema operativo que pueden ser invocadas por el usuario directamente desde su terminal, las cuales serán reconocidas por la parte del sistema que llamaremos **El Interpretador de Comandos**. El cual en CP/M es conocido como el CCP (procesador de comandos de la consola).

A CONTINUACION SE VA A EXPLICAR UN SISTEMA OPERATIVO PARA UNA MICROCOMPUTADORA


Antes de comenzar este tema deseo hacer notar que un S.O. para una microcomputadora que maneja un sólo usuario y no maneja multiprogramación, es bastante más sencillo en cuanto al control, asignación y recuperación de los recursos de la micro que el S.O. de una supercomputadora que maneja múltiples usuarios y varios procesadores en un ambiente de multiprogramación y/o multiproceso.

8.3. CP/M CONTROL PROGRAM FOR MICROCOMPUTERS

Es el sistema operativo más comúnmente usado en micros basadas en el 8080, 8085 y 280.

Las partes principales de este sistema son:

1. BIOS - sistema básico de E/S su programación es completamente dependiente de los periféricos usados (diferente para cada marca de periférico).
2. BDOS - sistema básico de operación de disco el cual ya no depende de la configuración específica de los periféricos.
3. CCP - es el procesador de los comandos de consola (o monitor), el cual hace uso del BDOS.
4. TPA - es el area donde corren los programas transitorios.



Mapa de memoria de CP/M.

8.3.1. FUNCIONES DEL BIOS

El BIOS provee de los manejadores de los periféricos necesarios tales como e/s de discos, de tty, de crt, perforadora y lectora de cinta de papel y otros periféricos específicos del usuario, en total 17 funciones diferentes, las cuales son:

1. WBOOT hace la carga inicial de CP/M (desde el disco) incluyendo las inicializaciones de puertos y sus velocidades, así como el mensaje de entrada al sistema. También carga las primeras 8 localidades de memoria con la siguiente información:

localidades	contenido
0, 1, 2	JMP WBOOT
3	valor inicial del <u>IOBYTE</u>
4	el número del disco al que entra por default.
5, 6, 7	JMP BDOS que es el punto primario de entrada a CP/M para los programas transitivos

Finalmente el control es transferido al CCP con el registro C=0 para seleccionar el drive A.

2. WBOOT un warm start se realiza cada vez que el programa de un usuario salta a la localidad 0000H o cuando el CPU es reiniciado dándole reset. CP/M será cargado de las primeras dos pistas del disco A pero ahora sin incluir el BIOS, los mismos parámetros y localidades de memoria que son iniciados en el cold boot se reasignan aquí y finalmente se salta al CCP.
3. CONST Prueba el estado de la consola y regresa un 00H en el registro A si no hay ningún carácter listo para ser leído, o un 0FFH si hay un carácter listo para leerse.
4. CONLN Lee un carácter de la consola y lo deja en el registro A, y pone el bit de paridad en cero. Si no hay ningún carácter listo en la consola espera hasta que es teclado antes de retornar.

198032

5. CONOUT Envía el caracter que esté en el registro C a la consola. El caracter estará en ASCII con el bit de paridad en cero. En esta rutina se pueden filtrar caracteres de control que ordenen a la consola algunas funciones especiales tales como el clear de la pantalla y otras.
6. LIST Envía el caracter del registro C a la impresora. El caracter está en ASCII con el bit de paridad igual a cero.
7. PUNCH Envía el caracter del registro C a la perforadora. El caracter está en ASCII con el bit de paridad igual a cero.
8. READER Carga el caracter de la lectora al registro A con el bit de paridad en cero, la condición de fin de archivo es reportada enviando un control-Z (ASCII).
9. HOME Regresa la cabeza del disco a la posición de la pista cero.
10. SELDSK selecciona el disco determinado por el valor del registro C, y regresa en HL la dirección base del area llamada el disk parameter header (DPH). Si se trata de seleccionar un disco no existente, regresa HL=0000H como indicación del error.
11. SETTRK el registro BC contiene el número de pista a la que se harán los subsecuentes accesos.
12. SETSEC el registro BC contiene el número de sector que será accesado en la siguiente operación de E/S.
13. SETDMA el registro BC contiene la dirección de DMA (direct memory address) para las subsecuentes operaciones de E/S.
14. READ Suponiendo que el disco, la pista, el sector y el DMA ya han sido determinados, esta rutina trata de leer el sector especificado, regresando los siguientes valores en el registro A.

0	si terminó sin errores
1	si ocurrió un error irrecuperable

Normalmente se tratará unas 10 veces de realizar alguna operación antes de declararla irrecuperable.

15. WRITE escribirá los datos tomados de la dirección de DMA especificada, en el disco, pista y sector seleccionados. Como salida dará los mismos valores que el READ.

16. LIST regresa los siguientes valores en el registro A:

00 si la impresora aun no está lista para recibir un caracter.

FF si se puede enviar a listar un carácter.

17. SECTRAN realiza la traducción del número de sector lógico al físico, la cual se realiza para mejorar la respuesta de CP/M, en la E/S, a través de un skew factor de n , con lo que n sectores son saltados entre cada operación lógica de E/S. Dicho factor da, a la mayoría de los programas, el tiempo suficiente para que carguen sus buffers y alcancen el siguiente sector en la misma revolución del disco.

Esta rutina recibe el número de un sector lógico en BC y la dirección a la tabla de traducción en DE. El número de sector es utilizado como el índice para entrar a la tabla y así cargar el número del sector físico en HL.

8.3.2. FUNCIONES DEL BDOS BASIC DISK OPERATING SYSTEM

Es a través del BDOS que los programas del usuario podrán realizar funciones de E/S de o hacia la consola, la lectora o la perforadora de cinta o la impresora, y es también a través del BDOS que el usuario tiene la facilidad del manejo de archivos en discos. Ya que es esta parte de CP/M la que puede controlar uno o más discos conteniendo directorios de archivos independientes, así como la construcción dinámica de archivos, tratando de que cumplan con la propiedad de cercanía para minimizar el movimiento de la cabeza durante el acceso.

El nombre de un archivo en disco está constituido por 3 partes principales: el código de selección del disco, el nombre del archivo que puede tener hasta 8 caracteres, y la extensión que está formada por 3 caracteres. Ej. A:POL1.TXT

CP/M permite manejar archivos de hasta 64K registros, donde cada registro tiene 128 bytes de longitud, lo que da 8 Mbytes de

- lectora de cinta de papel y al retornar lo deja en el registro A.
4. WRITE PUNCH: Se pasa en el registro E el caracter ASCII que se desea perforar en la cinta de papel.
 5. WRITE LIST: Se le pasa en E el caracter ASCII a ser escrito por la impresora.
 6. DIRECT CONSOLE I/O: Esta función permite al usuario leer de la consola si el registro E contiene un 0FFH, sin embargo si no se ha teclado ningún caracter, la rutina regresa A=0, esto significa que no espera hasta que se teclee algo en la consola. Si E no es igual a 0FFH, entonces lo que hace es escribir a la consola el caracter que está en el registro E asumiendo que es ASCII.
 7. RETURN I/O BYTE VALUE: Esta rutina lo que hace es ir a leer el valor que está en la localidad 3 de memoria donde se almacena el I/O BYTE, y lo deja en el registro A.
 8. MODIFY I/O BYTE: Esta rutina requiere tener en el Registro E el valor del nuevo I/O byte, y lo que hace es escribir dicho valor en la localidad 3 de memoria.
 9. PRINT STRING FROM BUFFER: En el par DE se pasa la dirección de donde comienza el buffer que se desea imprimir. La rutina toma este valor y comienza a mandar a la pantalla todo lo que esté en memoria a partir de la dirección indicada por DE hasta que se encuentra con un caracter '\$' que indica el fin de la cadena. La rutina también esta pendiente por si el usuario teclera cti-P o cti-S.
 10. READ STRING TO BUFFER: Para llamar esta función se debe poner en DE la dirección inicial del buffer en memoria, entonces la rutina comienza a leer de 1 a 255 caracteres, la lectura termina cuando se excede el maximo número de caracteres que puede tener el buffer, o cuando se envía un line feed o un carry return.
 11. GET CONSOLE STATUS: Esta rutina chequea si ya se ha teclado algún caracter en la consola. Si lo hay regresa A=0FFH, si no A=00h.
 12. GET CP/M VERSION NUMBER: Esta función regresa en el par HL el número de versión del S.O. que está corriendo y sirve para saber si un programa puede correr en la versión que tiene el usuario, ya que de

una versión a otra cambian algunas rutinas del sistema operativo.

13. RESET DISKS: Esta rutina permite al programa del usuario reiniciar el sistema de archivos con todos los discos listos para R/W y solamente se tendrá seleccionado el disco A, y la dirección del buffer de E/S de los discos (DMA) será BOOT+80H.
14. SELECT DISK: Se pasa en el registro E el número del disco sobre el que se harán las subsecuentes operaciones con discos, a menos que se indique explícitamente otro disco.
15. OPEN FILE: en DE se pasa la dirección del FCB que es el descriptor del archivo que se quiere habrir. En A se deja un valor de 0 a 3 si pudo abrirse el archivo y 0FFH si no.
16. CLOSE FILE: DE tiene la dirección del FCB a la salida deja A = 0-3 si se encontró un archivo con ese nombre y se pudo cerrar, o A = FF si no.
17. SEARCH FOR FIRST: En DE va la dirección del FCB, y regresa en A 0-1 si encontro alguno o FF si no, y lo que hace es buscar el primer entry del directorio que cace con el FCB y lo lee dejandolo en la dirección del DMA.
18. SEARCH FOR NEXT: Esta función es la continuación de la anterior, y sirve para ir buscando los demas Entries de un archivo, en A regresa FF cuando ya no hay más Entries que chequeen.
19. DELETE FILE: En DE se pasa la dirección del FCB del archivo a borrar, en A deja el código de error 0-3 si hubo algún archivo para borrar, o FF si no.
20. READ SEQUENTIAL: En DE va la dirección del FCB, y regresa en A cero si se pudo leer, o un valor diferente de cero si no se pudo. Suponiendo que el archivo direccionado por el FCB ha sido activado (por un open file o make), esta función lee el siguiente registro del archivo (128 bytes) dejandolo en la dirección dada por el DMA.
21. WRITE SEQUENTIAL: En DE va la dirección del FCB, y regresa en A 0 si escribió, u otro valor si el disco ya se llenó. La función escribe 128 bytes que toma del DMA.

99005

22. MAKE NEW FILE: Recibe en DE la dirección del FCB y regresa en A 0-3 si pudo abrirlo, o FF si no.
23. RENAME EXISTING FILE: DE = dirección del FCB regresa A con 0-3 si pudo, FF si no.
24. DETERMINE LOGIN VECTOR: A la salida deja en HL el vector con la información de cuales de los 16 discos están activados.
25. RETURN CURRENT DEFAULT DISK: Esta función regresa en A un valor de 0-15 dependiendo de cual es el disco que está actualmente como el disco seleccionado (ver select disk).
26. SET DMA ADDRESS: Se le pasa en DE la dirección del nuevo DMA para las subsecuentes operaciones de lectura o escritura del disco.
27. GET ALLOCATION VECTOR: A la salida regresa en HL la dirección del vector de memoria asignada del disco que está activo en ese momento.
28. WRITE PROTECT DISK: Esta función permite proteger, temporalmente el disco que se encuentra seleccionado en ese momento hasta que se produzca el siguiente boot o warm start.
29. FIND READ/ONLY VECTOR: Esta rutina deja, al salir, el vector de los discos que están protegidos temporalmente contra escritura.
30. SET FILE ATTRIBUTES: Al entrar DE debe contener la dirección del FCB que tiene los nuevos atributos.
31. GET ADDRESS OF DISK PARAMETER BLOCK (DPB): Al salir de esta rutina, HL contiene la dirección del DPB del BIOS. Los parámetros del disco se pueden usar para calcular el espacio del disco.
32. SET/GET USER NUMBER: Se pasa en el registro E el número de usuario 0-31 o se pone en E 0FFh para solicitar que obtenga cual es el usuario actual. A la salida dejará en el registro A el número del usuario si al entrar E fue 0FFh.
33. READ RANDOM: A la entrada DE tiene la dirección del FCB y a la salida A contendrá un código de error de 0 a 6. La información leída es dejada en la dirección indicada por DMA.

34. **WRITE RANDOM:** Esta función recibe en DE la dirección del FCB, y a la salida deja en A el código de error de 0 a 6. Esta rutina toma 128 bytes de la dirección que indica DMA y los escribe en el disco en el registro indicado.
35. **GET FILE SIZE:** Al entrar en DE va la dirección del FCB, a la salida deja en 3 de los bytes del FCB (r0, r1 y r2) la información del tamaño del archivo en número de registros ocupados.
36. **SET RANDOM RECORD:** A la entrada DE contiene la dirección del FCB, a la salida deja el FCB modificado con la posición random de la posición del registro actual que se ha leído o escrito en forma secuencial.

Además todas estas funciones pueden ser llamadas a través de los programas de usuario.

8.4. DEPURADORES DE PROGRAMAS

Un depurador es un programa que sirve para probar y depurar los errores que pueda tener cualquier programa en ensamblador que el usuario esté desarrollando en su computadora.

8.4.1. CARACTERISTICAS DE LOS DEPURADORES

A través del depurador el usuario puede: desplegar el contenido de la memoria en varios formatos (en hexadecimal y ASCII o también desensamblar el código para listar los mnemónicos), puede transferir el control al programa, y es aquí donde resulta útil que permitan insertar breakpoints para detener la ejecución del programa en algún punto de especial interés, y una vez así desplegar el contenido de los registros y modificarlos si se desea, o modificar también el contenido de la memoria.

Hay otros depuradores que no manejan breakpoints y que entonces manejan la opción de hacer el rastreo del programa diciendo el usuario durante cuantas instrucciones se desea hacer este rastreo, y deteniéndose en este punto mostrando los valores de los registros.

Es importante hacer notar que aunque los depuradores permitan desensamblar la información en memoria, algunas veces fallarán mostrando instrucciones que no existen si dentro del código del programa hay áreas de datos, ya que el desensamblador

no tendrá conocimiento de esto y tomará los datos con instrucciones si puede.

APLICACIONES

Pag 245

CAPITULO 9 APLICACIONES

9.4. NO NUMERICAS

9.4.1. INTRODUCCION

En este momento nos dedicaremos a comprender qué es un sistema para el manejo de una base de datos y para qué sirve. Como primer punto, dejaremos establecido que estos sistemas son de propósito general, y no están hechos para resolver algún problema específico. Lo cual significa que deben de ser flexibles para adaptarse al problema de cada usuario.

Un sistema de manejo de bases de datos (SMBD) es un programa que permite a los usuarios crear archivos ligados entre sí, a través de diferentes llaves, sin tener que saber como están almacenados los archivos ni como se lleva el mantenimiento y actualización de las ligas o apuntadores de las diferentes llaves, ya que de esto se encargará el SMBD. También permite al usuario utilizar dichos archivos para realizar preguntas acerca de los datos, o para actualizar la información que se encuentre en los archivos, dando facilidades para crear reportes y listados organizados de acuerdo a las necesidades de los usuarios.

Para ilustrar lo anterior pensemos en un sistema de facturación, en el cada factura involucra el uso de varios campos de datos que se encuentran relacionados entre sí por el nombre del cliente, el número de la factura y la fecha. En un SMBD al expedir una factura se verán afectados inmediatamente otros archivos además del de facturas, por ejemplo el de inventarios, el de registro de clientes si el cliente aún no había sido dado de alta, etc. ya que todos los archivos forman parte de la base de datos, y cuando se realiza cualquier transacción contra alguna parte de la base de datos (BD) el sistema automáticamente actualizará todos los datos que estén relacionados con el campo de datos en cuestión.

9.4.2. DEFINICIONES BASICAS

A continuación se dará el significado de algunos de los términos que son utilizados en bases de datos de acuerdo a como fueron definidos por COBASYL:

- DATA ITEM: Es la mínima unidad de datos a la que podemos hacer referencia, y puede tener asignado un

198937

nombre (nombre del campo) y solamente estar definida dentro de un rango de valores. Son ejemplos el número de parte de una pieza, o el número de cliente, o el número de proveedor, etc.

- RECORD TYPE: ES un conjunto de cero o más data items. El usuario le puede dar nombre al record type. Un ejemplo de record type es el que identifica el PROVEEDOR, y consiste de los siguientes data items: nombre del proveedor, dirección, teléfono, partes que provee. Con este record type estoy identificando la clase de datos que habrá en la ocurrencia de un record, pero un record type no tiene datos acerca de ningún proveedor. Esto significa que sólo me permite definir la clase de datos que deben de estar en cada campo.
- RECORD OCCURRENCE: Cada record type definido en la base de datos, tal como PROVEEDOR, puede tener muchas ocurrencias, una para cada proveedor para ser preciso. Es así que se le llama record occurrence al conjunto de valores que siendo del tipo definido en el record type ocupan un registro dentro de algún archivo de la BD.
- SET-TYPE: De la misma manera que los data items se agrupan en records, los records se pueden agrupar dentro de sets o conjuntos. En CODASYL un set consiste generalmente de un record occurrence que llamaremos el PROPIETARIO y de varias ocurrencias de otro record type que llamaremos los MIEMBROS asociados al propietario.

Los SMD permiten los usuarios ver la organización lógica de los datos a través de tres estructuras de datos que son:

- JERARQUICA: la base de datos se ve como un árbol o una jerarquía. Sólo hay una forma de llegar a un dato que es a través de su predecesor. En estos sistemas sólo se permite tener relaciones múltiples del padre a los hijos, pero no de los hijos al padre.
- RETICULAR: la BD permite manejar múltiples relaciones entre los records, lo cual produce una red de relaciones.
- RELACIONAL: permite al usuario ver los datos como tablas de dos dimensiones como las que estamos acostumbrados a usar todas las gentes.

9.4.3. CARACTERISTICAS DE UN SISTEMA DE MANEJO DE BASES DE DATOS

Estos sistemas deben ofrecer varias de las características que a continuación se enumeran:

1. LENGUAJE PARA LA DEFINICION DE LOS DATOS: Un SMD debe tener alguna forma de permitir al usuario definir que tipos de datos habrá en su BD, quien tendrá acceso a que parte, que tipos de registros formarán la BD.
2. PERMITE TENER VISTAS MULTIPLES DE LOS DATOS: Un SMD manejará estructuras de datos complejas para permitir vistas múltiples de los mismos datos. Por ejemplo el programador que trabaja en el departamento de ventas necesita de algunos datos (como el número de parte vendida) que también necesitan los programadores del departamento de embarques y almacén para mantener las existencias mínimas del almacén, sin embargo cada uno necesita tener diferentes datos asociados al número de parte. Por ejemplo el vendedor necesita tener el nombre y dirección del cliente, pero el de almacén necesita tenerlo asociado al nombre del proveedor para solicitar nuevamente partes.
3. FLEXIBILIDAD DE LA BASE DE DATOS: El sistema debe dar flexibilidad en el manejo de la definición de qué datos forman la BD, ya que si en un futuro se necesita un nuevo campo, o deja de servir algún otro campo se debe tener la flexibilidad para eliminar o insertar campos de los registros de la base.
4. EVITAR LA REDUNDANCIA DE LOS DATOS: A menudo un tipo de campo, como el nombre del proveedor, aparece en varios archivos de la base. Si el proveedor cambia su nombre, entonces el sistema tendrá que actualizar el nombre en cada uno de los archivos de la base, y si además el archivo está ordenado por el nombre del proveedor, entonces habrá que reordenar el archivo. Si la BD tiene una organización apropiada, entonces un dato aparecerá una sola vez y habrá referencias a él desde otros archivos, y será fácil hacer la actualización de cualquier dato.
5. SEGURIDAD DE LOS DATOS: Debe proteger la privacidad y la integridad de los datos que forman la base. Por ejemplo algunos usuarios solo podrán leer los datos pero no actualizarlos.
6. DICCIONARIO DE DATOS DE LA BASE DE DATOS: El SMD debe tener un diccionario en el que se especifiquen que

198938

tipo de datos hay en la base, definiendo el nombre de cada data item, el tipo de dato (caracter, real, entero) su longitud, su nivel de protección lectura/escritura. También tendrá las definiciones de cuales son los data tipes que forman cada record type, así como que record types forman cada set-type. Con esta información se podrán escribir programas generales que son independientes de los archivos particulares de la base, y que podrán acceder la BD al extraer información del diccionario de datos para que de acuerdo a esta información, se accesen los archivos de la BD.

7. PROCESO DE QUERYS O PREGUNTAS: Un SMBD debe permitir acceder y actualizar la información que mantiene. para esto tiene dos alternativas, contar con un interprete o procesador de preguntas, o contar con la interface hacia algún lenguaje anfitrión. En el primer caso, el procesador de preguntas permitirá agregar, actualizar y desplegar datos de la base. Estos sistemas permiten crear reportes en base a preguntas que se hacen contra la BD en forma interactiva.

8. INTERFACE CON UN LENGUAJE ANFITRION: Esta es la segunda alternativa para trabajar con una BD, y es la forma en la que la mayoría de los SMBD permiten acceder la BD. La interface puede ser a través de llamadas a rutinas y debe permitir:
 - a. CREA: crea una ocurrencia de un registro.
 - b. ALMACENA: guarda los datos en la BD.
 - c. TRAE: saca un dato de la BD.
 - d. MODIFICA: actualiza el valor de un data item dentro de un data occurrence.
 - e. INSERTA: agrega un data occurrence a la DB.
 - f. BORRA: borra un data record.

BIBLIOGRAFIACAPITULO 1

- 1.1 - ELECTRONICS, Special Commemorative Issue, Vol. 53, No. 9, abril 17, 1980.
- 1.2 Noyce, R. y Hoff, M.E.Jr., "A History of Microprocessor Development at Intel", IEEE MICRO, vol. 1, No. 1, pp. 8-21 (febr. 1981).
- 1.3 - DATAPRO REPORT, "All About Microcomputers", 37 pag. (junio 1978).
- 1.4 - PROCEEDINGS OF THE IEEE, Special Issue on Microprocessor Technology and Applications, Vol. 64, No. 6 (junio 1976).
- 1.5 Vaccroux, A.G., "Microcomputers", SCIENTIFIC AMERICAN, Vol. 232, No. 5, pp. 32-46 (mayo 1975).
- 1.6 - COMPUTER, Special Issue on Small Scale Computing, Vol. 10, No. 3 (marzo 1977).

CAPITULO 2

- 2.1 Hall, Douglas, "MICROPROCESSORS AND DIGITAL SYSTEMS", McGraw-Hill International Student Edition, pag. 426, Tokio, Japon (1980).
- 2.2 Howes, M.J. y Morgan, D.V., "LARGE SCALE INTEGRATION", John Wiley and Sons, pag. 346, Nueva York, EUA (febr. 1980).
- 2.3 A Scientific American Book, "MICROELECTRONICS", W.H. Freeman and Co., pag. 145, San Francisco, EUA (sept. 1977).

CAPITULO 3

CONCEPTOS GRALES.:

- 3.1 - "Microelectronics", A Scientific American Book, Freeman and Co., 1977.
- 3.2 Hamacher, Vranesic, Zaky, "Computer Organization", Computer Science Series, McGraw Hill, 1978.
- 3.3 Hall, Douglas V. "Microprocessors and Digital Systems", McGraw Hill International Student Edition, 1980.
- 3.4 Hayes, "Computer Architecture and Organization", Computer Science Series, McGraw Hill.
- 3.5 Stone, Siewiorek, "Introduction to computer organization and Data Structures: PDP-11 Edition". McGraw Hill.
- 3.6 Morris Mano, M. "Computer System Architecture", Prentice Hall.
- 3.7 Chu, "Computer Organization and Microprogramming", Prentice H.
- 3.8 Katzan, "Microprogramming Primer", McGraw Hill.
- 3.10 Ullman, "Fundamental Concepts of Programming Systems", Addison wesley.

MICROS DE 8-BITS :

- 3.11 - "Micro Procesor Specification", DATAPRO RESEARCH CORPORATION 1978.
- 3.12 - Intel, "Component Data Catalog 1979", INTEL CO., pp. 10-1 a 10-22 (1979).
- 3.13 Kony, P y Larsen, D, "The 8080 Bugbook", SAMS, 1979.
- 3.14 Barden, "The 286 microcomputer handbook", SAMS, 1979.

MICROS DE 16 BITS y MMUs :

- 3.15 Orlando, R.V. y Anderson, T.L., "An overview of the 9938 Microprocessor Family", IEEE MICRO, vol. 1, No. 3, pp. 38-44 (agosto 1981).
- 3.16 - Zilog, "Z8000 CPU Product Specifications", ZILOG INC, (octubre 1979).

- 3.17 - Motorola, "MC68000 16-bit microprocessor, Users Manual", MOTOROLA INC, (enero 1980).
- 3.18 - Zilog, "28000 Family, Technical Overview", ZILOG INC, (agosto 1979).
- 3.19 - Zilog, "28010 MMU Memory Management Unit, Product Specification", ZILOG INC, (octubre 1979).
- 3.20 - ELECTRONIC DESIGN, "Annual Microprocessor Special", vol. 29, No. 24, pp. 114-175 (nov. 26, 1981).
- 3.21 Bal, S., Kaminker, A., Lavi, Y., Menachem, A. y Sona, Z., "The NS16000 Family, Advances in Architecture and Hardware", COMPUTER, vol. 15, No. 6, pp. 58-67 (junio 1982).
- 3.22 Toony, H.D. y Gupta, A., "An Architectural Comparison of Contemporary 16-bit Microprocessors", IEEE-MICRO, vol. 1, No. 2, pp. 26-37 (mayo 1981).
- 3.24 - ELECTRONIC DESIGN, "Microprocessor Data Manual", vol. 28, No. 24, pp. 107-208 (nov. 22, 1980).
- 3.25 Noyce, R.N. y Hoff, R.E.Jr., "A History of Microprocessor Development at Intel", IEEE MICRO, vol. 1, No. 1, pp. 8-21 (febr. 1981).
- 3.26 - Zilog, "Segmented vs. Linear Addressing 28000 vs. 68000, Concept paper", ZILOG INC., 9 pag. (nov. 1980).
- 3.27 Abraham, J. y Mubur, S.P., "Comparison of the 28000 and the MC68000 microprocessors (A Soft point of view)", TATA INSTITUTE OF FUNDAMENTAL RESEARCH, BOMBAY-INDIA, Technical Report No. 47, 17 pag. (dic. 1979).
- 3.28 Fairclough, D.A., "A Unique Microprocessor Instruction Set", IEEE MICRO, vol. 2, No. 2, pp. 8-18 (mayo 1982).
- 3.29 Best, D.W., Kress, C.E., Mykris, R.M., Russell, J.D. y Smith, W.J., "An Advanced-Architecture CMOS/SOS Microprocessor", IEEE-MICRO, vol. 2, No. 3, pp. 10-26 (agosto 1982).
- 3.30 Peñarrieta, L.H. y Lyons, L., "An Image Processing System", 1981 IEEE COMP. SOC. WORKSHOP ON CAPAIDM, pp. 295-308 (nov. 1981).
- 3.31 Collins, D.L. y Collins, C.M., "Memory-management chip

- masters large data bases", ELECTRONIC DESIGN, pp. 115-121 (agosto 20, 1981).
- 3.32 Mateosian, R., "Segmentation advances uC memory addressing", ELECTRONIC DESIGN, pp. 155-162 (febrero 19, 1981).
- 3.33 Lavi, Y., Kaminker, A., Menachem, A. y Bal, S., "16-bit microprocessor enters virtual memory domain", ELECTRONICS, pp. 123-129 (abril 24, 1980).

CAPITULO 4

LIBROS

- 4.1 Triebel, Walter A., y Chu, Alfred E., "Handbook of semiconductor and bubbles memories", PRENTICE-HALL INC., Englewood Cliffs, N.J., EUA (1982).
- 4.2 Proeberster, Walter E., "Digital memory and storage", VIEWEG, BRAUNSCHWEIG, Boblingen, Alemania Federal (1978).
- 4.3 Matick, Richard, "Computer Storage Systems and Technology", WILEY INTERSCIENCE, Nueva York (1977).
- 4.4 Luecke, G., Hize, J.P. y Carr, W.N., "Semiconductor Memory Design and Application", MCGRAW-HILL KOGAKUSHI, Tokyo (1973).
- 4.5 Marilyn, Bohl, "Introduction to IBM Direct Access Storage Devices", SCIENCE RESEARCH ASSOCIATES, INC., USA (1981).
- 4.6 Chu Yaonan, "Computer Organization and Microprogramming", PRENTICE-HALL INC., Englewood Cliffs, N.J., EUA (1972), Capitulo 7.
- 4.7 Kane Jerry, "An introduction to microcomputers, Some Real Support Devices", Vol. 3, OSBORNE AND ASSOCIATES, INC., Berkeley, CA., USA (1978), Section A.
- 4.8 - "Memory Design Handbook", INTEL CO., (1975).

MEMORIA RAM

- 4.9 Sud, K. y Hardee, K.C., "16-K static RAM takes new route

BIBLIOGRAFIA

V

- to high speed", ELECTRONICS, pp. 117-123 (septiembre 11, 1980).
- 4.10 Onzone, T., "64-K static RAM surrounds n-MOS cells with C-MOS circuits", ELECTRONICS, pp. 145-148 (noviembre 6, 1980).

MEMORIA ROM

- 4.11 Greene, Bob, "Application of the Intel 2708 8K Erasable PROM", INTEL CO., APPLICATION NOTE AP-17 (1976).
- 4.12 Deskoehers, G., "EEPROM eclipses other reprogrammable memories", ELECTRONIC DESIGN, pp. 247-250 (noviembre 22, 1980).
- 4.13 Bursky, D., "UV EPROMs and EEPROMs crash speed and density limits", ELECTRONIC DESIGN, pp. 55-66 (noviembre 22, 1980).

APLICACIONES RAM-ROM

- 4.14 Lavi, Y., Kaminker, A., Menachem, A. y Bal, S., "16-bit microprocessor enters virtual memory domain", ELECTRONICS, pp. 123-129 (abril 24, 1980).
- 4.15 Buzen, J.P. y Goldberg, R.P., "Virtual Machine Techniques for introducing Peripherals into Computer Systems", COMPCON 74 COMPUTER PERIPHERALS, 8a. IEEE CONF., pp. 157-159 (febrero 1974).
- 4.16 Ponn, A.V., Agrawal, O.P. y Monroe, R.N., "The Cost and Performance Tradeoffs of Buffered Memories", PROCEEDINGS OF THE IEEE, vol. 63, No. 8, pp. 1129-1135 (agosto 1975).

FUNDAMENTOS DE GRABACION MAGNETICA

- 4.17 Hallinson, J.C., "Tutorial Review of Magnetic Recording", PROCEEDINGS OF THE IEEE, vol. 64, No. 2, pp. 196-206 (febr. 1976).
- 4.18 Schneidewind, R. y Syms, G., "Mass memory System Peripherals", COMPCON 74 COMPUTER PERIPHERALS, 8a. IEEE CONF., pp. 87-91, (febrero 1974).

- 4.19 Knell, A.L., "Spectrum Analysis of Digital Magnetic Recording Waveforms", IEEE TRANS. ON ELECTRON. COMPUT., vol LC-16, No.6, pp. 732-743 (diciembre 1967).
- 4.20 Franchini, R.C. y wartner, D.L., "A Method of High Density Recording on Flexible Magnetic Discs", COMPUTER DESIGN, pp.106-109 (octubre 1976).
- 4.21 Patel, A.M., "New Method for Magnetic Encoding Combines Advantages of Older Techniques", COMPUTER DESIGN, pp. 85-91 (agosto 1976).
- 4.22 Sidhu, P.S., "Group-Coded Recording Reliably Doubles Diskette Capacity", COMPUTER DESIGN, pp. 84-88 (diciembre 1976).

CINTA MAGNETICA

- 4.23 Sallet, H.W., "A Magnetic Tape: A high performer", IEEE SPECTRUM, (julio 1977).
- 4.24 Rodriguez, J.A., "An Analysis of Tape Drive Technology", PROCEEDINGS OF THE IEEE, vol. 63, No. 8 (agosto 1975).

DISCOS MAGNETICOS

- 4.25 White, K.M., "Disk-storage Technology", SCIENTIFIC AMERICAN, pp. 112-121 (noviembre 1980).
- 4.26 Manuel, Tom, "The hard-Disk Explosion", BYTE, (agosto 1980).
- 4.27 Naughton, K.E., "An Overview of Disk Storage Systems", PROCEEDINGS OF THE IEEE, vol. 63, No. 8, pp. 1148-1152 (agosto 1975).

TENDENCIAS EN MEMORIAS

- 4.28 Bloch, E. y Galage, D., "Component Progress: its Effect on High-Speed Computer Architecture and Machine Organization" COMPUTER, pp. 64-76 (abril 1976).
- 4.29 Hodges, D.A., "A Review and Projection of Semiconductor Components for Digital Storage", PROCEEDINGS OF THE

- IEEE, vol. 63, no. 8, pp. 1136-1147 (agosto 1975).
- 4.30 Bursky, D., "Special Report: Memories pace systems growth", ELECTRONIC DESIGN, pp. 63-78 (septiembre 27, 1980).
- 4.31 Posa, J.G., "Memories", ELECTRONICS, pp. 132-145 (octubre 23, 1980).

IMPRESORAS

- 4.32 Newitt, V. y King, D., "Choosing a line printer", MINI-MICRO SYSTEMS (enero 1981).

CAPITULO 5

- 5.1 Barden, William. "The Z80 microcomputer handbook" Howard W. Sams & Co., Inc. 4th edition 1980.
- 5.2 Levetnai, Lance A. "Z80 ASSEMBLY LANGUAGE PROGRAMMING", OSBORNE/McGraw Hill 1979
- 5.3 ZILOG, "Assembler Reference Manual", ZILOG.

CAPITULO 6

- 6.1 Meyecowitz, N., y Van Dam, A. "Interactive Editing Systems: Part I, Part II" en Computing Surveys 14, 3 (Sept. 1982), 321-415.
- 6.2 Schneiderman, B. "Direct Manipulation: A Step Beyond Programming Languages" en Computer 16, 8 (Agosto 1983), 57-59.

CAPITULO 7

BASIC

- 7.1 Basic Programming Reference Manual,
Apple Computer Inc., Cupertino Cal.,
1981.

FORTH

- 7.2 K.G. Loeliger, Increased Interpretive
Languages, Byte Books, Peterborough
Nn, 1981.

CAPITULO 8

- 8.1 Lister, A.M.A "Fundamentals of Operating
Systems" Springer-verlag. 2nd edition.
- 8.2 Maonick, Stuart E. Donovan, John J.
"Operating Systems". McGraw Hill, 1974.
- 8.3 Miller Alan R. "MASTERING CP/M". SYBEX, 1983.
- 8.4 Digital Research. "CP/M Reference Manual".
Digital Research, 1978.
- 8.4 Digital Research. "CP/M 2.2 ALTERATION
GUIDE". Digital Research, 1979.

CAPITULO 9

- 9.1 Martin, James. "Computer Data-base Organization".
Prentice Hall. 1975
- 9.2 Gagle, Michael. Konenier, Gary J. Winston, Andrew.
"Data-base Management Systems: Powerful Newcomers to
Microcomputers". BYTE, Nov 1981.
- 9.3 Reintz, Carl. "Guide to Database System Software".
INTERFACE AGE, Feb 1983.



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

ESTADO DEL ARTE Y REVOLUCION
COMPUTACIONAL HITOS TECNOLOGICOS

NOVIEMBRE, 1985.

Presentado en IEEE
COMPUTACION '81
 Seminario y exhibición
 de equipos y sistemas

Estado del arte y revolución computacional hitos tecnológicos

1. Introducción

¿En que sentido podemos hablar de una revolución en la computación?

¿Cuáles son los principales avances en esta rama, cuáles las tendencias que podemos encontrar y cuáles son los problemas que han trabado y traban este desarrollo?

A estas y otras cuestiones trataremos de responder en este trabajo.

Según algunos economistas (sobre todo Mandel) después de la revolución industrial el mundo moderno ha atravesado por otras dos "revoluciones tecnológicas": aquella inaugurada por el cambio de la fuerza motriz de los motores de vapor a los motores de combustión interna y aquella que se verifica con el descubrimiento de la fusión nuclear contro-


lada. Esta última iría acompañada por el gran desarrollo de la electrónica que hallaría aplicaciones en todo los ambitos de la vida diaria. (1)

Otros han tratado de definir las fases que abarcaría la tercera revolución tecnológica (como lo ha hecho Millman) y han subdividido la revolución electrónica en tres momentos sucesivos: la revolución en las comunicaciones, la revolución del control y la revolución de las computadoras (2). En la fig. 1 se puede apreciar estas tres fases del proceso.

Podemos decir ahora que hablamos de revolución computacional en un sentido más amplio de lo que el término refleja por si mismo: Entendemos por tal revolución un cambio *cualitativo* en el tipo de tecnología que se emplea hoy en día, cambio que va marcado por la penetración de la electrónica y la computación en todos los sectores de la producción y los servicios.

Una rápida mirada a ciertos hechos nos ayudaría a convencernos de lo dicho. En la fig. 2 podemos ver como ha descendido el precio de cierta "capacidad de cómputo constante", desde lo que eran las computadoras que se producian en 1955 y las calculadoras programables de hoy en día. Ambas tienen, aproximadamente, la misma capacidad de cálculo; pero el precio de esa capacidad era, aproximadamente 500 veces mayor en 1955. Nótese la escala logarítmica de la gráfica tres.

En las figs. 3 y 4 podemos ver, de una hojeada, cuál ha sido el desarrollo de los circuitos de las computadoras desde



LA REVOLUCION DE LOS COMPONENTES
 Fig. 1




Fig. 2

Raúl Rojas González
 Universidad Nacional Autónoma de México
 Instituto Nacional de Investigaciones Nucleares

K el mismo bit costaba alrededor de 0.03 centavos de dólar, o sea, cinco veces menos. Nótese que la escala es logarítmica, lo que implica la caída exponencial en el costo por bit de los circuitos. Próximamente aparecerán las pastillas de más de 64 K, que seguramente ocuparán la prolongación de la gráfica.

COSTO DEL BIT DE MEMORIA




Fig. 13.

(Scientific American)

Cuando la compañía Intel introdujo el microprocesador en 1971 pocos se imaginaron el impacto que esto tendría. Hoy las microcomputadoras pueden ser usadas en todas partes: en el control de los semáforos, en los automóviles, en los instrumentos de medición, etc. Solamente del modelo 8080 de Intel se han vendido en todo el mundo un millón de unidades.

La utilización anual de componentes electrónicos ha crecido en los años posteriores a los sesentas al mismo ritmo que tuvo desde un principio. En la gráfica 14 podemos ver —otra vez a escala logarítmica— la curva de utilización de componentes contra el tiempo. Podemos ver que (aún con el margen de error que se puede suponer) para 1985 el número de componentes utilizados en todo el mundo se habrá multiplicado por 10 cuando menos. Se ha ido convirtiendo en realidad el antiguo sueño de popularizar las computadoras, al grado de que se han vuelto accesibles para gran cantidad de aplicaciones, aún para el uso personal. Se espera, por ejemplo, que la Tandy Corporation (que produce los sistemas TRS-80 de Radio Shack) anuncie próximamente una computadora portátil de 300 dólares (20) y en E.U. ya se vende la Sinclair ZX80 que es la primera microcomputadora completa de menos de 200 dólares (21). Se calcula también que para 1990 se habrán vendido ¡40 millones! de computadoras personales (22). Y muchas de estas pequeñas máquinas no tendrán nada que pedirle a los antiguos sistemas.




Fig. 14

Scientific American)

III. Dos obstáculos a la revolución de las computadoras

Frente a esta situación de crecimiento exponencial de la complejidad de los circuitos y de extensión de la utilización de las computadoras hay dos obstáculos principales. El primero es un obstáculo "débil": la tecnología de impresión de los circuitos integrados. El segundo es un obstáculo "fuerte": el software asociado a las computadoras.

Con respecto a la primera cuestión el problema que se encuentra actualmente es que, a medida que aumenta la densidad de los circuitos, se requiere construirlos con líneas y elementos más y más finos, de manera que se ha llegado casi al punto en que las técnicas ópticas ya no son utilizables. En los próximos años deberán comenzar a utilizarse otras técnicas: de haz de electrónes o de rayos X.

En la figura 15 se puede ver esta cuestión. El problema sin embargo, no es insuperable ya que las nuevas técnicas se están ajustando y es posible que en los próximos años comience su utilización en gran escala.

El segundo obstáculo es lo que se ha llamado el "cuello de botella" de la computación; el software. Resulta que mientras el hardware se ha venido abaratando y haciendo más poderoso de manera exponencial, el software no ha podido ni siquiera acercarse a este ritmo de desarrollo. Es tan dramático el problema que ya actualmente el costo de toda la vida de un sistema de cómputo está constituido en casi un 80% por gastos de programación.

En la Fig. 16 se puede ver como esta situación tendrá a agudizarse en el futuro (23). De los costos de software, además, la mayor parte está constituida por los gastos de

EVOLUCIÓN DE LAS PRÁCTICAS Y LÍMITES DE RESOLUCIÓN




Fig. 15 (TEXAS INST)

mantenimiento, es decir, por la constante revisión y actualización de los sistemas.

COSTO GLOBAL DE UN SISTEMA DE COMPUTO
(Véase (ii))




Fig. 16

El problema del software tiene un doble origen. En primer lugar los lenguajes de programación no han avanzado hasta el punto en que se cuente con un lenguaje modular, de alto nivel y que minimice los errores de programación. Pascal es un avance en ese sentido, pero aún falta diseñar, crear nuevas técnicas de programación acordes con el desarrollo actual del hardware. En segundo lugar tenemos la carencia de personal capacitado en la programación. En la Fig. 17 se puede ver como aún en los Estados Unidos, el número de graduados en ciencias de la computación no es ni el 10% del personal total requerido en esta rama. Mientras el personal en software crecerá exponencialmente hasta 1990, llegando a 2.4 millones de personas, el número de graduados en computación crecerá linealmente y a una tasa muy baja. Aún en el caso de que todos los ingenieros que se gradúan de todas las especialidades en E. U. se dedicarán a la computación de aquí a 1990, no se alcanzaría a llenar la brecha. Como se vé, pues éste es un problema mayor al que nos enfrentará el futuro.

Sobra decir aquí que la situación en cuanto a software es aún más dramática en nuestro propio país.

CRECIMIENTO DEL PERSONAL EN SOFTWARE




Fig. 17

COSTO (VIDA UTIL) DE SISTEMAS DE SOFTWARE




Fig. 18

ERRORES POR CADA CIENTO LINEAS DE PROGRAMACION





Fig. 19



IV. Los avances del futuro

Es difícil escribir en unas cuantas líneas acerca de los cambios y descubrimientos que podemos esperar en el futuro en el terreno de la computación. Sólo mencionaremos algunos ejemplos de la dirección que está tomando actualmente la investigación y que pueden servir de indicadores acerca de las tendencias del futuro.

Una de las cuestiones más importantes que actualmente se investigan es la forma de fabricar circuitos y microprocesadores más rápidos. El objetivo es producir computadoras digitales con un ciclo de un nanosegundo. Pero para lograr esto se necesitan componentes con velocidades mucho mayores a las actuales. Una forma de lograrlo es llevar la tecnología de la fotolitografía a su límite, lo que permitiría anchos de línea en los circuitos integrados de menos de 1 micra. Pero con estas dimensiones de los circuitos se pierde resolución en el método óptico y por eso se ha buscado sustituirlo por otro que realiza la impresión del circuito utilizando un haz de electrones. En la figura 21 se puede observar cómo ha ido disminuyendo el ancho de las líneas de los microcircuitos y la proyección que se hace para 1985, así como los límites de la tecnología óptica y la de haz de electrones. En la figura 22 se puede ver cuáles son los tiempos de ciclo típico en las computadoras actuales, siendo la computadora más veloz que hasta hoy existe la Cray-1 que ha logrado reducir el tiempo de ciclo a 12 nanosegundos (24).

Para alcanzar estos tiempos de ciclo increíbles de 1 nanosegundo en una computadora (que sería 50 veces más rápida que un sistema IBM 370) se está probando con diversos dispositivos. Uno de ellos son los llamados interruptores Josephson, que consisten de dos superconductores separados por una pequeña capa de material aislante que bajo ciertas condiciones permite el paso ("efecto túnel") de los electrones y cierra el circuito. Un interruptor de Josephson abierto representa un cero y uno cerrado representa un uno. La ventaja de estos dispositivos de superconducción es que son al menos diez veces más rápidos que los más rápidos dispositivos de semiconducción, pudiendo cambiar de estado en menos de 6 picosegundos (6×10^{-12} seg). Además los circuitos de superconducción generan menos calor que los de semiconducción de tal manera que se puedan empaquetar para formar computadoras pequeñísimas sin el peligro de que el calor disipado las funda. Según los investigadores de

4 IBM que más han estudiado este tipo de dispositivo, la primera computadora de superconducción será un cubo de dos pulgadas de arista y tendrá un tiempo de ciclo de dos nanosegundos. (25).




Fig. 21




Fig. 22

(Computer)

La desventaja de los circuitos de Josephson es que deben operar a temperaturas cercanas al cero absoluto y para ello se les debe enfriar con helio líquido que resulta costoso. Una alternativa a esta dificultad es la utilización de los recién descubiertos superconductores orgánicos, que alcanzan la superconductividad a temperaturas más altas que los metales y necesitan ser enfriados con nitrógeno líquido, que es mucho más barato que el helio (26). Se continúa investigando para tratar de encontrar superconductores que funcionen a 20° arriba del cero absoluto y que podrían emplearse en las computadoras o en cualquier aparato eléctrico.

Otro intento para producir circuitos más rápidos es el llevado a cabo por Fujitsu, la compañía de computadoras más grande de Japón, que utilizando la tecnología de semiconducción e introduciendo leves modificaciones, afirma haber producido dispositivos, casi tan rápidos como los interruptores de Josephson y que funcionan a la temperatura del nitrógeno líquido (27). Este hecho los haría muy atractivos para los fabricantes de equipo de cómputo.

La tercera alternativa que está siendo estudiada es la tecnología óptica. En la Heriot-Watt-University de Edinburgo en Inglaterra ya se prueban dispositivos digitales que pueden cambiar de estado utilizando medios ópticos, en un pisesegundo. Eso los convertiría en aparatos siete o seis

5

veces más rápidos que los interruptores de Josephson y que no necesitan operar a bajas temperaturas para ser funcionales (28). Hay sin embargo pocas noticias acerca de este tipo de circuitos, aunque hay que destacar que la tecnología óptica ha comenzado a ganar terreno en muchas aplicacio-

Velocidad de las computadoras de monoprocesador




Fig. 23

Velocidad de las computadoras de mono y multiprocesador




Fig. 24

(Computer)

nes, especialmente las de comunicaciones.

A través de una fibra óptica se pueden enviar muchos más mensajes que por las líneas convencionales.

¿Qué se impondrá? ¿La tecnología de superconducción, la óptica o la de Fujitsu? Los próximos años lo dirán, pero es evidente que cualquiera sea el resultado nos estamos aproximando al sueño de los antiguos investigadores: la construcción de computadoras poderosísimas y además portátiles. Las figuras 23 y 24 muestran como ha progresado la velocidad de las computadoras hasta 1980, y la previsión que se hace para el futuro con la nueva tecnología de los procesadores paralelos y de arreglo (array processors). (29).

Otro terreno en el que se están logrando avances considerables es en el almacenamiento de la información en grandes volúmenes reduciendo a la vez el tiempo de acceso a los dispositivos de almacenamiento masivo (bulk storage). Hasta ahora se ha intentado construir nuevos aparatos que elevan por un factor de 10^4 la capacidad de almacenamiento de la memoria RAM y aunque son más lentas que ésta, son más rápidas que los discos convencionales por un factor de 100 o de 1000. La figura 25 muestra esta situación. Recientemente se ha comenzado a investigar las posibilidades que ofrecen los medios ópticos para el almacenamiento de la información, utilizando rayos laser para grabar y recuperar a ésta. El resultado que se obtiene es un incremento por un factor de 10 en la densidad del empaque de la información sobre los mejores discos magnéticos. (30).

Estos avances son significativos si se piensa que una de las operaciones que más tiempo consumen en la computadora es la lectura y escritura a los dispositivos de memoria masiva. De nada serviría una computadora con un ciclo de

6

un nanosegundo y que estuviera atada a la lentitud del resto de los dispositivos. La tendencia para los próximos años, en cuanto a la memoria masiva, debe ser incrementar la densidad del almacenamiento a la vez que se reduce el tiempo de acceso. Por ahora la tecnología óptica parece una sólida promesa.

¿Qué utilidad tendrían estas computadoras más veloces y más compactas? ¿Es realmente necesario un procesador con un ciclo de 1 nanosegundo? Hay dos aplicaciones que en el futuro tenderán a ganar terreno y que podrían beneficiarse de los avances en la dirección anterior: la construcción de robots y la elaboración de máquinas con inteligencia artificial.

Hoy en día los robots ya forman parte de las líneas de montaje de numerosas plantas armadoras, como las de Texas instrument o General Motors. En los próximos cinco años, sin embargo, se cuadruplicará la utilización de los robots, hasta llegar a constituir una "fuerza de trabajo" mundial (traducimos literalmente el término workforce) de 60.000 aparatos (31). General Motors puso últimamente a prueba un robot de la compañía Unimate que puede ensamblar el 95% de las piezas de un automóvil, y decidió comenzar a instalar varios miles de ellos (32). En la compañía General Electric hay rumores de que en los próximos años serán sustituidos 15.000 obreros por robots de uso más o menos general. ¿Realidad o ficción? lo más probable es que las condiciones técnicas para una transición de este tipo estén ya dadas o a punto de darse, lo que tal vez pudiera ser un freno a esta tendencia a la automatización serían los factores de tipo económico. Y es que el mayor gasto de

Tecnologías de almacenamiento masivo




Fig. 25

Avances en la tecnología de discos




Fig. 26

(Scientific American)

capital involucrado, el aumento de su intensidad es un problema que permanentemente aqueja al capitalismo, que lo conduce a coyunturas cíclicas y que no solo no es resuelto por la automatización, sino agravado por ella como ha demostrado Henryk Grössmann.

El principal problema con los robots es como enseñarlos a reconocer patrones (es decir objetos) de manera que puedan ejecutar operaciones diversas (33). Este problema es el más general involucrado con los intentos de "crear inteligencia artificial". Una buena parte de las manipulaciones mentales humanas tiene que ver con este proceso de reconocimiento de patrones, lo mismo cuando se percibe una impresión a través de la vista que cuando intenta demostrarse un teorema. Hasta ahora los intentos por producir máquinas inteligentes han logrado algunos resultados que serán obviamente mayores en el futuro a medida que se ponen a punto los algoritmos de reconocimiento de patrones y los procesadores que pueden hacerlos suficientemente rápidos. Cuando esto suceda las computadoras comenzarán a abordar problemas hasta antes sólo solubles mediante la intervención humana. Mucho del trabajo en este sentido está aún por realizarse, pero es éste uno de los campos que más atención han atraído actualmente, al grado de que ya existen microprocesadores capaces de jugar al ajedrez con un muy buen nivel o pequeños robots controlados por computadoras personales que pueden resolver problemas de laberintos.

POBLACION MUNDIAL DE ROBOTS	
PAIS	CANTIDAD
JAPON	47.000
ALEMANIA FEDERAL	5.850
ESTADOS UNIDOS	3.255
GRAN BRETAÑA	185
POLONIA	720
BELGICA	20
SUECIA	570
NORUEGA	200
FINLANDIA	130

(SPECTRUM)

Todo esto es cosa del futuro, pero el futuro está a la vuelta de la esquina y a nuestra generación la ha tocado presenciar como se llega a él. La revolución electrónica sigue en marcha. ★



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

Z8420
Z80 P10 Parallel
Input/Output Controller

NOVIEMBRE, 1985.

Z8420 Z80[®] PIO Parallel Input/Output Controller

1



Product Specification

March 1981

Features

- Provides a direct interface between Z-80 microcomputer systems and peripheral devices.
- Both ports have interrupt-driven handshake for fast response.
- Four programmable operating modes: byte input, byte output, byte input/output (Port A only), and bit input/output.
- Programmable interrupts on peripheral status conditions.
- Standard Z-80 Family bus-request and prioritized interrupt-request daisy chains implemented without external logic.
- The eight Port B outputs can drive Darlington transistors (1.5 mA at 1.5 V).

General Description

The Z-80 PIO Parallel I/O Circuit is a programmable, dual-port device that provides a TTL-compatible interface between peripheral devices and the Z-80 CPU. The CPU configures the Z-80 PIO to interface with a wide range of peripheral devices with no other external logic. Typical peripheral devices that are compatible with the Z-80 PIO include most keyboards, paper tape readers and punches, printers, PROM programmers, etc.

One characteristic of the Z-80 peripheral controllers that separates them from other interface controllers is that all data transfer between the peripheral device and the CPU is

accomplished under interrupt control. Thus, the interrupt logic of the PIO permits full use of the efficient interrupt capabilities of the Z-80 CPU during I/O transfers. All logic necessary to implement a fully nested interrupt structure is included in the PIO.

Another feature of the PIO is the ability to interrupt the CPU upon occurrence of specified status conditions in the peripheral device. For example, the PIO can be programmed to interrupt if any specified peripheral alarm conditions should occur. This interrupt capability reduces the time the processor must spend in polling peripheral status.




Figure 1. Pin Functions




Figure 2. Pin Assignments

Z80 PIO

General Description
(Continued)

The Z-80 PIO interlaces to peripherals via two independent general-purpose I/O ports, designated Port A and Port B. Each port has eight data bits and two handshake signals, Ready and Strobe, which control data transfer. The Ready output indicates to the peripheral that the port is ready for a data transfer. Strobe is an input from the peripheral that indicates when a data transfer has occurred.

Operating Modes. The Z-80 PIO ports can be programmed to operate in four modes: byte output (Mode 0), byte input (Mode 1), byte input/output (Mode 2) and bit input/output (Mode 3).

In Mode 0, either Port A or Port B can be programmed to output data. Both ports have output registers that are individually addressed by the CPU; data can be written to either port at any time. When data is written to a port, an active Ready output indicates to the external device that data is available at the associated port and is ready for transfer to the external device. After the data transfer, the external device responds with an active Strobe input, which generates an interrupt, if enabled.

In Mode 1, either Port A or Port B can be configured in the input mode. Each port has an input register addressed by the CPU. When the CPU reads data from a port, the PIO sets the Ready signal, which is detected by the external device. The external device then places data on the I/O lines and strobes the I/O port, which latches the data into the Port Input Register, resets Ready, and triggers the interrupt Request, if enabled. The CPU can read the input data at any time, which again sets Ready.

Mode 2 is bidirectional and uses Port A, plus the interrupts and handshake signals from both ports. Port B must be set to Mode 3 and masked off. In operation, Port A is used for both data input and output. Output operation: is similar to Mode 0 except that data is allowed out onto the Port A bus only when \overline{ASTB} is Low. For input, operation is similar to Mode 1, except that the data input uses the Port B handshake signals and the Port B interrupt (if enabled).

Both ports can be used in Mode 3. In this mode, the individual bits are defined as either input or output bits. This provides up to eight separate, individually defined bits for each port. During operation, Ready and Strobe are

not used. Instead, an interrupt is generated if the condition of one input changes, or if all inputs change. The requirements for generating an interrupt are defined during the programming operation; the active level is specified as either High or Low, and the logic condition is specified as either one input active (OR) or all inputs active (AND). For example, if the port is programmed for active Low inputs and the logic function is AND, then all inputs of the specified port must go Low to generate an interrupt.

Data outputs are controlled by the CPU and can be written or changed at any time.

- Individual bits can be masked off.
- The handshake signals are not used in Mode 3; Ready is held Low, and Strobe is disabled.
- When using the Z-80 PIO interrupts, the Z-80 CPU interrupt mode must be set to Mode 2.




Figure 3. PIO in a Typical Z80 Family Environment

Internal Structure

The internal structure of the Z-80 PIO consists of a Z-80 CPU bus interface, internal control logic, Port A I/O logic, Port B I/O logic, and interrupt control logic (Figure 4). The CPU bus interface logic allows the Z-80 PIO to interface directly to the Z-80 CPU with no other external logic. The internal control logic synchronizes the CPU data bus to the peripheral device interfaces (Port A and Port B). The two I/O ports (A and B) are virtually identical and are used to interface directly to peripheral devices.

Port Logic. Each port contains separate input and output registers, handshake control logic, and the control registers shown in Figure 5. All data transfers between the peripheral unit and the CPU use the data input and output registers. The handshake logic associated with each port controls the data transfers through the input and the output registers. The mode control register (two bits) selects one of the four programmable operating modes.

The control mode (Mode 3) uses the remaining registers. The input/output control register specifies which of the eight data bits in the port are to be outputs and enables these bits; the remaining bits are inputs. The mask register and the mask control register control Mode 3 interrupt conditions. The mask register specifies which of the bits in the port are active and which are masked or inactive.

The mask control register specifies two conditions: first, whether the active state of the input bits is High or Low, and second, whether an interrupt is generated when any one unmasked input bit is active (OR condition) or if the interrupt is generated when all unmasked input bits are active (AND condition).

Interrupt Control Logic. The interrupt control logic section handles all CPU interrupt protocol for nested-priority interrupt structures. Any device's physical location in a daisy-chain configuration determines its priority. Two lines (IEI and IEO) are provided in each PIO to form this daisy chain. The device closest to the CPU has the highest priority. Within a PIO, Port A interrupts have higher priority than those of Port B. In the byte input, byte output, or bidirectional modes, an interrupt can be generated whenever the peripheral requests a new byte transfer. In the bit control mode, an interrupt can be generated when the peripheral status matches a programmed value. The PIO provides for complete control of nested interrupts. That is, lower priority devices may not interrupt higher priority devices that have not had their interrupt service routines completed by the CPU. Higher priority devices may interrupt the servicing of lower priority devices.




Figure 4. Block Diagram

Internal Structure
(Continued)

4

If the CPU (in interrupt Mode 2) accepts an interrupt, the interrupting device must provide an 8-bit interrupt vector for the CPU. This vector forms a pointer to a location in memory where the address of the interrupt service routine is located. The 8-bit vector from the interrupting device forms the least significant eight bits of the indirect pointer while the I Register in the CPU provides the most significant eight bits of the pointer. Each port (A and B) has an independent interrupt vector. The least significant bit of the vector is automatically set to 0 within the PIO because the pointer must point to two adjacent memory locations for a complete 16-bit address.


Unlike the other Z-80 peripherals, the PIO does not enable interrupts immediately after programming. It waits until \overline{M} goes Low (e.g., during an opcode fetch). This condition is unimportant in the Z-80 environment but might not be if another type of CPU is used.

The PIO decodes the RETI (Return From

Interrupt) instruction directly from the CPU data bus so that each PIO in the system knows at all times whether it is being serviced by the CPU interrupt service routine. No other communication with the CPU is required.

CPU Bus I/O Logic. The CPU bus interface logic interlaces the Z-80 PIO directly to the Z-80 CPU, so no external logic is necessary. For large systems, however, address decoders and/or buffers may be necessary.

Internal Control Logic. This logic receives the control words for each port during programming and, in turn, controls the operating functions of the Z-80 PIO. The control logic synchronizes the port operations, controls the port mode, port addressing, selects the read/write function, and issues appropriate commands to the ports and the interrupt logic. The Z-80 PIO does not receive a write input from the CPU; instead, the \overline{RD} , \overline{CE} , $\overline{C/D}$ and \overline{IORQ} signals generate the write input internally.



*Used in the bit mode only to allow generation of an interrupt if the peripheral I/O pins go to the specified state.

Figure 5. Typical Port I/O Block Diagram

Programming Mode 0, 1, or 2. (Byte Input, Output, or Bidirectional). Programming a port for Mode 0, 1, or 2 requires two words per port. These words are:

A Mode Control Word. Selects the port operating mode (Figure 6). This word may be written any time.

An Interrupt Vector. The Z80 PIO is designed for use with the Z80 CPU in interrupt Mode 2 (Figure 7). When interrupts are enabled, the PIO must provide an interrupt vector.

Mode 3. (Bit Input/Output). Programming a port for Mode 3 operation requires a control word, a vector (if interrupts are enabled), and three additional words, described as follows:

I/O Register Control. When Mode 3 is selected, the mode control word must be followed by another control word that sets the I/O control register, which in turn defines which port lines are inputs and which are outputs (Figure 8).

Interrupt Control Word. In Mode 3, handshake is not used. Interrupts are generated as a logic function of the input signal levels. The interrupt control word sets the logic conditions and the logic levels required for generating an interrupt. Two logic conditions or functions are available: AND (if all input bits change to the active level, an interrupt is triggered), and OR (if any one of the input bits changes to the active level, an interrupt is triggered). Bit D₄ sets the logic function, as shown in Figure 9. The active level of the input bits can be set either High or Low. The active level is controlled by Bit D₃.

Mask Control Word. This word sets the mask control register, allowing any unused bits to be masked off. If any bits are to be masked, then D₄ must be set. When D₄ is set, the next word written to the port must be a mask control word (Figure 10).

Interrupt Disable. There is one other control word which can be used to enable or disable a port interrupt. It can be used without changing the rest of the interrupt control word (Figure 11).





Figure 6. Mode Control Word



*NOTE: THE PORT IS NOT ENABLED UNTIL THE INTERRUPT ENABLE IS FOLLOWED BY AN ACTIVE MT.

Figure 9. Interrupt Control Word




Figure 7. Interrupt Vector Word




Figure 10. Mask Control Word




Figure 8. I/O Register Control Word




Figure 11. Interrupt Disable Word

**Pin
Description**

A₀-A₇. Port A Bus (bidirectional, 3-state). This 8-bit bus transfers data, status, or control information between Port A of the PIO and a peripheral device. A₀ is the least significant bit of the Port A data bus.

ARDY. Register A Ready (output, active High). The meaning of this signal depends on the mode of operation selected for Port A as follows:

Output Mode. This signal goes active to indicate that the Port A output register has been loaded and the peripheral data bus is stable and ready for transfer to the peripheral device.

Input Mode. This signal is active when the Port A input register is empty and ready to accept data from the peripheral device.

Bidirectional Mode. This signal is active when data is available in the Port A output register for transfer to the peripheral device. In this mode, data is not placed on the Port A data bus, unless \overline{ASTB} is active.

Control Mode. This signal is disabled and forced to a Low state.

\overline{ASTB} . Port A Strobe Pulse From Peripheral Device (input, active Low). The meaning of this signal depends on the mode of operation selected for Port A as follows:

Output Mode. The positive edge of this strobe is issued by the peripheral to acknowledge the receipt of data made available by the PIO.

Input Mode. The strobe is issued by the peripheral to load data from the peripheral into the Port A input register. Data is loaded into the PIO when this signal is active.

Bidirectional Mode. When this signal is active, data from the Port A output register is gated onto the Port A bidirectional data bus. The positive edge of the strobe acknowledges the receipt of the data.

Control Mode. The strobe is inhibited internally.

B₀-B₇. Port B Bus (bidirectional, 3-state). This 8-bit bus transfers data, status, or control information between Port B and a peripheral device. The Port B data bus can supply 1.5 mA at 1.5 V to drive Darlington transistors. B₀ is the least significant bit of the bus.

B/ \overline{A} . Port B Or A Select (input, High = B). This pin defines which port is accessed during a data transfer between the CPU and the PIO. A Low on this pin selects Port A; a High selects Port B. Often address bit A₀ from the CPU is used for this selection function.

BRDY. Register B Ready (output, active High). This signal is similar to ARDY, except that in the Port A bidirectional mode this signal is High when the Port A input register is empty and ready to accept data from the peripheral device.

\overline{BSTB} . Port B Strobe Pulse From Peripheral Device (input, active Low). This signal is similar to \overline{ASTB} , except that in the Port A bidirectional mode this signal strobes data from the peripheral device into the Port A input register.

C/ \overline{D} . Control Or Data Select (input, High = C). This pin defines the type of data transfer to be performed between the CPU and the PIO. A High on this pin during a CPU write to the PIO causes the Z-80 data bus to be interpreted as a command for the port selected by the B/ \overline{A} Select line. A Low on this pin means that the Z-80 data bus is being used to transfer data between the CPU and the PIO. Often address bit A₁ from the CPU is used for this function.

\overline{CE} . Chip Enable (input, active Low). A Low on this pin enables the PIO to accept command or data inputs from the CPU during a write cycle or to transmit data to the CPU during a read cycle. This signal is generally decoded from four I/O port numbers for Ports A and B, data, and control.

CLK. System Clock (input). The Z-80 PIO uses the standard single-phase Z-80 system clock.

D₀-D₇. Z-80 CPU Data Bus (bidirectional, 3-state). This bus is used to transfer all data and commands between the Z-80 CPU and the Z-80 PIO. D₀ is the least significant bit.

IEI. Interrupt Enable In (input, active High). This signal is used to form a priority-interrupt daisy chain when more than one interrupt-driven device is being used. A High level on this pin indicates that no other devices of higher priority are being serviced by a CPU interrupt service routine.

IEO. Interrupt Enable Out (output, active High). The IEO signal is the other signal required to form a daisy chain priority scheme. It is High only if IEI is High and the CPU is not servicing an interrupt from this PIO. Thus this signal blocks lower priority devices from interrupting while a higher priority device is being serviced by its CPU interrupt service routine.

\overline{INT} . Interrupt Request (output, open drain, active Low). When \overline{INT} is active the Z-80 PIO is requesting an interrupt from the Z-80 CPU.

\overline{IORQ} . Input/Output Request (input from Z-80 CPU, active Low). \overline{IORQ} is used in conjunction with B/ \overline{A} , C/ \overline{D} , \overline{CE} , and \overline{RD} to transfer commands and data between the Z-80 CPU and the Z-80 PIO. When \overline{CE} , \overline{RD} , and \overline{IORQ} are active, the port addressed by B/ \overline{A} transfers data to the CPU (a read operation). Conversely, when \overline{CE} and \overline{IORQ} are active but \overline{RD} is not, the port addressed by B/ \overline{A} is written into from the CPU with either data or control information, as specified by C/ \overline{D} . Also, if \overline{IORQ} and \overline{MI} are active simultaneously, the CPU is acknowledging an interrupt; the interrupting port automatically places its interrupt vector on the CPU data bus if it is the highest priority device requesting an interrupt.

Pin Description (Continued)

MI. Machine Cycle (input from CPU, active Low). This signal is used as a sync pulse to control several internal PIO operations. When both the \overline{MI} and \overline{RD} signals are active, the Z-80 CPU is fetching an instruction from memory. Conversely, when both \overline{MI} and \overline{IORQ} are active, the CPU is acknowledging an interrupt. In addition, \overline{MI} has two other functions within the Z-80 PIO: it synchronizes

the PIO interrupt logic; when \overline{MI} occurs without an active \overline{RD} or \overline{IORQ} signal, the PIO is reset.

\overline{RD} . Read Cycle Status (input from Z-80 CPU, active Low). If \overline{RD} is active, or an I/O operation is in progress, \overline{RD} is used with $\overline{B/A}$, $\overline{C/D}$, \overline{CE} , and \overline{IORQ} to transfer data from the Z-80 PIO to the Z-80 CPU.

Timing

The following timing diagrams show typical timing in a Z-80 CPU environment. For more precise specifications refer to the composite ac timing diagram.

Write Cycle. Figure 12 illustrates the timing for programming the Z-80 PIO or for writing data to one of its ports. No Wait states are allowed for writing to the PIO other than the automatically inserted T_{WA} . The PIO does not receive a specific write signal; it internally generates its own from the lack of an active \overline{RD} signal.




Figure 12. Write Cycle Timing

Read Cycle. Figure 13 illustrates the timing for reading the data input from an external device to one of the Z-80 PIO ports. No Wait states are allowed for reading the PIO other than the automatically inserted T_{WA} .

Output Mode (Mode 0). An output cycle (Figure 14) is always started by the execution of an output instruction by the CPU. The \overline{WR}^* pulse from the CPU latches the data from the CPU data bus into the selected port's output register. The \overline{WR}^* pulse sets the Ready flag after a Low-going edge of CLK, indicating data is available. Ready stays active until the positive edge of the probe line is received, indicating that data was taken by the peripheral. The positive edge of the strobe pulse generates an \overline{INT} if the interrupt enable flip-flop has been set and if this device has the highest priority.




Figure 13. Read Cycle Timing




Figure 14. Mode 0 Output Timing

Timing
(Continued)

Input Mode (Mode 1). When $\overline{\text{STROBE}}$ goes Low, data is loaded into the selected port input register (Figure 15). The next rising edge of strobe activates $\overline{\text{INT}}$, if Interrupt Enable is set and this is the highest-priority requesting device. The following falling edge of CLK resets Ready to an inactive state, indicating

that the input register is full and cannot accept any more data until the CPU completes a read. When a read is complete, the positive edge of $\overline{\text{RD}}$ sets Ready at the next Low-going transition of CLK. At this time new data can be loaded into the PIO.

8




Figure 15. Mode 1 Input Timing

Bidirectional Mode (Mode 2). This is a combination of Modes 0 and 1 using all four handshake lines and the eight Port A I/O lines (Figure 16). Port B must be set to the bit mode and its inputs must be masked. The Port A handshake lines are used for output control and the Port B lines are used for input control.

If interrupts occur, Port A's vector will be used during port output and Port B's will be used during port input. Data is allowed out onto the Port A bus only when $\overline{\text{ASTB}}$ is Low. The rising edge of this strobe can be used to latch the data into the peripheral.




Figure 16. Mode 2 Bidirectional Timing

Timing
(Continued)

Bit Mode (Mode 3). The bit mode does not utilize the handshake signals, and a normal port write or port read can be executed at any time. When writing, the data is latched into the output registers with the same timing as the output mode (Figure 17).

When reading the PIO, the data returned to the CPU is composed of output register data from those port data lines assigned as outputs and input register data from those port data

lines assigned as inputs. The input register contains data that was present immediately prior to the falling edge of \overline{RD} . An interrupt is generated if interrupts from the port are enabled and the data on the port data lines satisfy the logical equation defined by the 8-bit mask and 2-bit mask control registers. However, if Port A is programmed in bidirectional mode, Port B does not issue an interrupt in bit mode and must therefore be polled.




Figure 17. Mode 3 Bit Mode Timing

Interrupt Acknowledge Timing. During \overline{MI} time, peripheral controllers are inhibited from changing their interrupt enable status, permitting the Interrupt Enable signal to ripple through the daisy chain. The peripheral with IEI High and IEO Low during \overline{INTACK} places a preprogrammed 8-bit interrupt vector on the data bus at this time (Figure 18). IEO is held Low until a Return From Interrupt (RETI) instruction is executed by the CPU while IEI is High. The 2-byte RETI instruction is decoded internally by the PIO for this purpose.




Figure 18. Interrupt Acknowledge Timing

Return From Interrupt Cycle. If a Z-80 peripheral has no interrupt pending and is not under service, then its IEO = IEI. If it has an interrupt under service (i.e., it has already interrupted and received an interrupt acknowledge) then its IEO is always Low, inhibiting lower priority devices from interrupting. If it has an interrupt pending which has not yet been acknowledged, IEO is Low unless an "LD" is decoded as the first byte of a 2-byte opcode (Figure 19). In this case, IEO goes High until the next opcode byte is decoded, whereupon it goes Low again. If the second byte of the opcode was a "4D," then the opcode was a RETI instruction.

After an "ED" opcode is decoded, only the peripheral device which has interrupted and is currently under service has its IEI High and its

IEO Low. This device is the highest-priority device in the daisy chain that has received an interrupt acknowledge. All other peripherals have IEI = IEO. If the next opcode byte decoded is "4D," this peripheral device resets its "interrupt under service" condition.





Figure 19. Return From Interrupt

AC
Characteristics

10



Number	Symbol	Parameter	Z-80 PIO		Z-80A PIO		Z-80B PIO ^[9]		Comment
			Min (ns)	Max (ns)	Min (ns)	Max (ns)	Min (ns)	Max (ns)	
1	T _c	Clock Cycle Time	400	[1]	250	[1]	165	[1]	
2	T _{wCh}	Clock Width (High)	170	2000	105	2000	65	2000	
3	T _{wCl}	Clock Width (Low)	170	2000	105	2000	65	2000	
4	T _{fC}	Clock Fall Time		30		30		20	
5	T _{rC}	Clock Rise Time		30		30		20	
6	T _{sCS(RI)}	\overline{CE} , $\overline{B/A}$, $\overline{C/D}$ to \overline{RD} , \overline{IORQ} ↓ Setup Time	50		50		50		[6]
7	T _h	Any Hold Times for Specified Setup Time	0		0		0	0	
8	T _{sRI(C)}	\overline{RD} , \overline{IORQ} ↓ to Clock ↑ Setup Time	115		115		70		
9	T _{dRI(DO)}	\overline{RD} , \overline{IORQ} ↓ to Data Out Delay		430		380		300	[2]
10	T _{dRI(DO_s)}	\overline{RD} , \overline{IORQ} ↓ to Data Out Float Delay		160		110		70	
11	T _{sDI(C)}	Data In to Clock ↑ Setup Time	50		50		40		CL = 50 pF
12	T _{dIO(DOI)}	\overline{IORQ} ↓ to Data Out Delay (INTACK Cycle)	340		160		120		[3]
13	T _{sMI(Cr)}	\overline{MI} ↓ to Clock ↑ Setup Time	210		90		70		
14	T _{sMI(CI)}	\overline{MI} ↓ to Clock ↑ Setup Time (MI Cycle)	0		0		0		[8]
15	T _{dMI(IEO)}	\overline{MI} ↓ to IEO ↓ Delay (Interrupt Immediately Preceding \overline{MI} ↓)		300		190		100	[5, 7]
16	T _{sIEI(IO)}	IEI to \overline{IORQ} ↓ Setup Time (INTACK Cycle)	140		140		100		[7]
17	T _{dIEI(IEOI)}	IEI ↓ to IEO ↓ Delay		190		130		120	[5] CL = 50 pF
18	T _{dIEI(IEOr)}	IEI ↓ to IEO ↓ Delay (after ED Decode)		210		160		160	[5]
19	T _{cIO(C)}	\overline{IORQ} ↓ to Clock ↑ Setup Time (To Activate READY on Next Clock Cycle)	220		200		170		
20	T _{dC(RDYr)}	Clock ↑ to READY ↓ Delay	200		190		170		[5] CL = 50 pF
21	T _{dC(RDYf)}	Clock ↑ to READY ↓ Delay	150		140		120		[5]
22	T _{wSTB}	STROBE Pulse Width	150		150		120		[4]
23	T _{sSTB(C)}	STROBE ↓ to Clock ↑ Setup Time (To Activate READY on Next Clock Cycle)	220		220		150		[5]
24	T _{dIO(PD)}	\overline{IORQ} ↓ to PORT DATA Stable Delay (Mode 0)		200		180		160	[5]
25	T _{sPD(STB)}	PORT DATA to STROBE ↓ Setup Time (Mode 1)	260		230		190		
26	T _{dSTB(PD)}	STROBE ↓ to PORT DATA Stable (Mode 2)		230		210		180	[5]
27	T _{dSTB(PDr)}	STROBE ↓ to PORT DATA Float Delay (Mode 2)		200		180		160	CL = 50 pF
28	T _{dPD(INT)}	PORT DATA Match to INT ↓ Delay (Mode 3)		540		490		430	
29	T _{dSTB(INT)}	STROBE ↓ to INT ↓ Delay		490		440		350	

NOTES:

- [1] $T_c = T_{wCh} + T_{wCl} + T_{rC} + T_{fC}$.
- [2] Increase T_{dRI(DO)} by 10 ns for each 50 pF increase in load up to 200 pF max.
- [3] Increase T_{dIO(DOI)} by 10 ns for each 50 pF increase in loading up to 200 pF max.
- [4] For Mode 2: $T_{wSTB} > 1 - (D \times STB)$.
- [5] Increase these values by 2 ns for each 10 pF increase in loading up to 100 pF max.

- [6] T_{sCS(RI)} may be reduced. However, the time subtracted from T_{sCS(RI)} will be added to T_{dRI(DO)}.
- [7] $2.5 T_c > (N-2)T_{dIEI(IEOI)} + T_{dMI(IEO)} + T_{sIEI(IO)} + \text{TTL Buffer Delay, if any.}$
- [8] \overline{MI} must be active for a minimum of two clock cycles to reset the PIO.
- [9] Z80B PIO numbers are preliminary and subject to change.

11

Z80 PIO

Absolute Maximum Ratings
 Voltages on all inputs and outputs with respect to GND -0.3 V to +7.0 V
 Operating Ambient Temperature As Specified in Ordering Information
 Storage Temperature -65°C to +150°C

Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above those indicated in the operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.


Test Conditions
 The characteristics below apply for the following standard test conditions, unless otherwise noted. All voltages are referenced to GND (0 V). Positive current flows into the referenced pin. Available operating temperature ranges are:

- 0° to +70°C,
 +4.75 V ≤ V_{CC} ≤ +5.25 V
- -40°C to +85°C,
 +4.75 V ≤ V_{CC} ≤ +5.25 V
- -55° to +125°C,
 +4.75 V ≤ V_{CC} ≤ +5.5 V

The product number for each operating temperature range may be found in the

Ordering Information section.

All ac parameters assume a load capacitance of 100 pF max. Timing references between two output signals assume a load difference of 50 pF max.



DC Characteristics	Symbol	Parameter	Min	Max	Unit	Test Condition
	V _{ILC}	Clock Input Low Voltage	-0.3	+0.45	V	
	V _{IHC}	Clock Input High Voltage	V _{CC} -0.6	+5.5	V	
	V _{IL}	Input Low Voltage	-0.3	+0.8	V	
	V _{IH}	Input High Voltage	+2.0	+5.5	V	
	V _{OL}	Output Low Voltage		+0.4	V	I _{OL} = 2.0 mA
	V _{OH}	Output High Voltage	+2.4		V	I _{OH} = -250 μA
	I _{LI}	Input Leakage Current	-10.0	+10.0	μA	0 < V _{IN} < V _{CC}
	I _Z	3-State Output/Data Bus Input Leakage Current	-10.0	+10.0	μA	0 < V _{IN} < V _{CC}
	I _{CC}	Power Supply Current		100.0	mA	V _{OH} = 1.5V
	I _{OHD}	Darlington Drive Current	-1.5	3.8	mA	R _{EXT} = 390 Ω

Over specified temperature and voltage range.

Capacitance	Symbol	Parameter	Min	Max	Unit	Test Condition
	C	Clock Capacitance		10	pF	Unmeasured
	C _{IN}	Input Capacitance		5	pF	pins returned to ground
	C _{OUT}	Output Capacitance		10	pF	

Over specified temperature range, f = 1MHz

Ordering Information	Product Number	Package/ Temp	Speed	Description	13			
					Product Number	Package/ Temp	Speed	Description
	Z8420	CE	2.5 MHz	Z80 PIO (40-pin)	Z8420A	DE	4.0 MHz	Z80A PIO (40-pin)
	Z8420	CM	2.5 MHz	Same as above	Z8420A	DS	4.0 MHz	Same as above
	Z8420	CMB	2.5 MHz	Same as above	Z8420A	PE	4.0 MHz	Same as above
	Z8420	CS	2.5 MHz	Same as above	Z8420A	PS	4.0 MHz	Same as above
	Z8420	DE	2.5 MHz	Same as above	Z8420B	CE	6.0 MHz	Z80B PIO (40-pin)
	Z8420	DS	2.5 MHz	Same as above	Z8420B	CM	6.0 MHz	Same as above
	Z8420	PE	4.0 MHz	Same as above	Z8420B	CMB	6.0 MHz	Same as above
	Z8420	PS	4.0 MHz	Same as above	Z8420B	CS	6.0 MHz	Same as above
	Z8420A	CE	4.0 MHz	Z80A PIO (40-pin)	Z8420B	DE	6.0 MHz	Same as above
	Z8420A	CM	4.0 MHz	Same as above	Z8420B	DS	6.0 MHz	Same as above
	Z8420A	CMB	4.0 MHz	Same as above	Z8420B	PE	6.0 MHz	Same as above
	Z8420A	CS	4.0 MHz	Same as above	Z8420B	PS	6.0 MHz	Same as above

NOTES: C = Ceramic, D = Cerdip, P = Plastic; E = -40°C to +85°C, M = -55°C to +125°C, MB = 55°C to +125°C with MIL-STD-883 Class B processing, S = 0°C to +70°C.

57

Z80 PIO

Ordering Information	Product Number	Package/ Temp	Speed	Description	14	Product Number	Package/ Temp	Speed	Description
	Z8400	CE	2.5 MHz	Z80 CPU (40-pin)		Z8400A	DE	4.0 MHz	Z80A CPU (40-pin)
	Z8400	CM	2.5 MHz	Same as above		Z8400A	DS	4.0 MHz	Same as above
	Z8400	CMB	2.5 MHz	Same as above		Z8400A	PE	4.0 MHz	Same as above
	Z8400	CS	2.5 MHz	Same as above		Z8400A	PS	4.0 MHz	Same as above
	Z8400	DE	2.5 MHz	Same as above		Z8400B	CE	6.0 MHz	Z80B CPU (40-pin)
	Z8400	DS	2.5 MHz	Same as above		Z8400B	CM	6.0 MHz	Same as above
	Z8400	PE	2.5 MHz	Same as above		Z8400B	CMB	6.0 MHz	Same as above
	Z8400	PS	2.5 MHz	Same as above		Z8400B	CS	6.0 MHz	Same as above
	Z8400A	CE	4.0 MHz	Z80A CPU (40-pin)		Z8400B	DE	6.0 MHz	Same as above
	Z8400A	CM	4.0 MHz	Same as above		Z8400B	DS	6.0 MHz	Same as above
	Z8400A	CMB	4.0 MHz	Same as above		Z8400B	PE	6.0 MHz	Same as above
	Z8400A	CS	4.0 MHz	Same as above		Z8400B	PS	6.0 MHz	Same as above

NOTES: C = Ceramic, D = Cerdip, P = Plastic, E = -40°C to +85°C, M = -55°C to +125°C, MB = -55°C to +125°C with MIL-STD 883 Class B processing, S = 0°C to +70°C



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

Z8400
Z80 CPU Central
Processing Unit

NOVIEMBRE, 1985.

Z8400 Z80[®] CPU Central Processing Unit

(5)



Product Specification

March 1981

Features

- The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.
- Six MHz, 4 MHz and 2.5 MHz clocks for the Z80B, Z80A, and Z80 CPU result in rapid instruction execution with consequent high data throughput.
- The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers together with indexed and relative addressing result in the most powerful data handling capabilities in the microcomputer industry.
- The Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.
- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 16-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 compatible, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.




Figure 1. Pin Functions




Figure 2. Pin Assignments

Z80 CPU

General Description

The Z80, Z80A, and Z80B CPUs are third-generation single-chip microprocessors with exceptional computational power. They offer higher system throughput and more efficient memory utilization than comparable second- and third-generation microprocessors. The internal registers contain 208 bits of read/write memory that are accessible to the programmer. These registers include two sets of six general-purpose registers which may be used individually as either 8-bit registers or as 16-bit register pairs. In addition, there are two sets of accumulator and flag registers. A group of "Exchange" instructions makes either set of main or alternate registers accessible to the programmer. The alternate set allows operation in foreground-background mode or it may

be reserved for very fast interrupt response.

The Z80 also contains a Stack Pointer, Program Counter, two index registers, a Refresh register (counter), and an Interrupt register. The CPU is easy to incorporate into a system since it requires only a single +5 V power source, all output signals are fully decoded and timed to control standard memory or peripheral circuits, and is supported by an extensive family of peripheral controllers. The internal block diagram (Figure 3) shows the primary functions of the Z80 processors. Subsequent text provides more detail on the Z80 I/O controller family, registers, instruction set, interrupts and daisy chaining, and CPU timing.




Figure 3. Z80 CPU Block Diagram

(6)

Z80 Micro-processor Family

3

The Zilog Z80 microprocessor is the central element of a comprehensive microprocessor product family. This family works together in most applications with minimum requirements for additional logic, facilitating the design of efficient and cost-effective microcomputer-based systems.

Zilog has designed five components to provide extensive support for the Z80 microprocessor. These are:

- The PIO (Parallel Input/Output) operates in both data-byte I/O transfer mode (with handshaking) and in bit mode (without handshaking). The PIO may be configured to interface with standard parallel peripheral devices such as printers, tape punches, and keyboards.
- The CTC (Counter/Timer Circuit) features four programmable 8-bit counter/timers,

each of which has an 8-bit prescaler. Each of the four channels may be configured to operate in either counter or timer mode.

- The DMA (Direct Memory Access) controller provides dual port data transfer operations and the ability to terminate data transfer as a result of a pattern match.
- The SIO (Serial Input/Output) controller offers two channels. It is capable of operating in a variety of programmable modes for both synchronous and asynchronous communication, including Bi-Synch and SDLC.
- The DART (Dual Asynchronous Receiver/Transmitter) device provides low cost asynchronous serial communication. It has two channels and a full modem control interface.

Z80 CPU Registers

Figure 4 shows three groups of registers within the Z80 CPU. The first group consists of duplicate sets of 8-bit registers: a principal set and an alternate set (designated by ' (prime), e.g., A'). Both sets consist of the Accumulator Register, the Flag Register, and six general-purpose registers. Transfer of data between these duplicate sets of registers is accomplished by use of "Exchange" instructions. The result is faster response to interrupts and easy, efficient implementation of such versatile programming techniques as background-

foreground data processing. The second set of registers consists of six registers with assigned functions. These are the I (Interrupt Register), the R (Refresh Register), the IX and IY (Index Registers), the SP (Stack Pointer), and the PC (Program Counter). The third group consists of two interrupt status flip-flops, plus an additional pair of flip-flops which assists in identifying the interrupt mode at any particular time. Table 1 provides further information on these registers.

Z80 CPU




Figure 4. CPU Registers

**Z80 CPU
Registers
(Continued)**

4

Register	Register	Size (Bits)	Remarks
A, A'	Accumulator	8	Stores an operand or the results of an operation.
F, F'	Flags	8	See Instruction Set.
B, B'	General Purpose	8	Can be used separately or as a 16-bit register with C.
C, C'	General Purpose	8	See B, above.
D, D'	General Purpose	8	Can be used separately or as a 16-bit register with E.
E, E'	General Purpose	8	See D, above.
H, H'	General Purpose	8	Can be used separately or as a 16-bit register with L.
L, L'	General Purpose	8	See H, above.
Note: The (B,C), (D,E), and (H,L) sets are combined as follows: B — High byte C — Low byte D — High byte E — Low byte H — High byte L — Low byte			
I	Interrupt Register	8	Stores upper eight bits of memory address for vectored interrupt processing.
R	Refresh Register	8	Provides user-transparent dynamic memory refresh. Automatically incremented and placed on the address bus during each instruction fetch cycle.
IX	Index Register	16	Used for indexed addressing.
IY	Index Register	16	Same as IX, above.
SP	Stack Pointer	16	Stores addresses or data temporarily. See Push or Pop in instruction set.
PC	Program Counter	16	Holds address of next instruction.
IFF ₁ -IFF ₂	Interrupt Enable	Flip-Flops	Set or reset to indicate interrupt status (see Figure 4).
IMF _a -IMF _b	Interrupt Mode	Flip-Flops	Reflect Interrupt mode (see Figure 4).

Table 1. Z80 CPU Registers

**Interrupts:
General
Operation**

The CPU accepts two interrupt input signals: NMI and INT. The NMI is a non-maskable interrupt and has the highest priority. INT is a lower priority interrupt since it requires that interrupts be enabled in software in order to operate. Either NMI or INT can be connected to multiple peripheral devices in a wired-OR configuration.

The Z80 has a single response mode for interrupt service for the non-maskable interrupt. The maskable interrupt, INT, has three programmable response modes available. These are:

- Mode 0 — compatible with the 8080 micro-processor.

- Mode 1 — Peripheral Interrupt service, for use with non-8080/Z80 systems.

- Mode 2 — a vectored interrupt scheme, usually daisy-chained, for use with Z80 Family and compatible peripheral devices.

The CPU services interrupts by sampling the NMI and INT signals at the rising edge of the last clock of an instruction. Further interrupt service processing depends upon the type of interrupt that was detected. Details on interrupt responses are shown in the CPU Timing Section.

(8)

**Interrupts:
General
Operation**
(Continued)

5

Non-Maskable Interrupt (NMI). The non-maskable interrupt cannot be disabled by program control and therefore will be accepted at all times by the CPU. NMI is usually reserved for servicing only the highest priority type interrupts, such as that for orderly shut down after power failure has been detected. After recognition of the NMI signal (providing BUSREQ is not active), the CPU jumps to restart location 0066H. Normally, software starting at this address contains the interrupt service routine.

Maskable Interrupt (INT). Regardless of the interrupt mode set by the user, the Z80 response to a maskable interrupt input follows a common timing cycle. After the interrupt has been detected by the CPU (provided that interrupts are enabled and BUSREQ is not active), a special interrupt processing cycle begins. This is a special fetch (M1) cycle in which IOR0 becomes active rather than MREQ, as in a normal M1 cycle. In addition, this special M1 cycle is automatically extended by two WAIT states, to allow for the time required to acknowledge the interrupt request and to place the interrupt vector on the bus.

Mode 0 Interrupt Operation. This mode is compatible with the 8080 microprocessor interrupt service procedures. The interrupting device places an instruction on the data bus, which is then acted on six times by the CPU. This is normally a Restart Instruction, which will initiate an unconditional jump to the selected one of eight restart locations in page zero of memory.

Mode 1 Interrupt Operation. Mode 1 operation is very similar to that for the NMI. The principal difference is that the Mode 1 interrupt has a vector address of 0038H only.

Mode 2 Interrupt Operation. This interrupt mode has been designed to utilize most effectively the capabilities of the Z80 microprocessor and its associated peripheral family. The interrupting peripheral device selects the starting address of the interrupt service routine. It does this by placing an 8-bit address vector on the data bus during the interrupt acknowledge cycle. The high-order byte of the interrupt service routine address is supplied by the I (Interrupt) register. This flexibility in selecting the interrupt service routine address allows the peripheral device to use several different types of service routines. These routines may be located at any available

location in memory. Since the interrupting device supplies the low-order byte of the 2-byte vector, bit 0 (A0) must be a zero.

Interrupt Priority (Daisy Chaining and Nested Interrupts). The interrupt priority of each peripheral device is determined by its physical location within a daisy-chain configuration. Each device in the chain has an interrupt enable input line (IEI) and an interrupt enable output line (IEO), which is fed to the next lower priority device. The first device in the daisy chain has its IEI input hardwired to a High level. The first device has highest priority, while each succeeding device has a corresponding lower priority. This arrangement permits the CPU to select the highest priority interrupt from several simultaneously interrupting peripherals.

The interrupting device disables its IEO line to the next lower priority peripheral until it has been serviced. After servicing, its IEO line is raised, allowing lower priority peripherals to demand interrupt servicing.

The Z80 CPU will nest (queue) any pending interrupts or interrupts received while a selected peripheral is being serviced.

Interrupt Enable/Disable Operation. Two flip-flops, IFF1 and IFF2, referred to in the register description are used to signal the CPU interrupt status. Operation of the two flip-flops is described in Table 2. For more details, refer to the Z80 CPU Technical Manual and Z80 Assembly Language Manual.

Action	IFF ₁	IFF ₂	Comments
CPU Reset	0	0	Maskable interrupt: INT disabled
DI instruction execution	0	0	Maskable interrupt: INT disabled
EI instruction execution	1	1	Maskable interrupt: INT enabled
LD A,I instruction execution	.	.	IFF ₂ - Parity flag
LD A,R instruction execution	.	.	IFF ₂ - Parity flag
Accept NMI	0	IFF ₁	IFF ₁ - IFF ₂ (Maskable interrupt: INT disabled)
RETN instruction execution	IFF ₂	.	IFF ₂ - IFF ₁ at completion of an NMI service routine.

Table 2. State of Flip-Flops

Instruction Set

6

The Z80 microprocessor has one of the most powerful and versatile instruction sets available in any 8-bit microprocessor. It includes such unique operations as a block move for fast, efficient data transfers within memory or between memory and I/O. It also allows operations on any bit in any location in memory.

The following is a summary of the Z80 instruction set and shows the assembly language mnemonic, the operation, the flag status, and gives comments on each instruction. The *Z80 CPU Technical Manual* (03-0029-01) and *Assembly Language Programming Manual* (03-0002-01) contain significantly more details for programming use.

The instructions are divided into the following categories:

- 8-bit loads
- 16-bit loads
- Exchanges, block transfers, and searches
- 8-bit arithmetic and logic operations
- General-purpose arithmetic and CPU control

- 16-bit arithmetic operations
- Rotates and shifts
- Bit set, reset, and test operations
- Jumps
- Calls, returns, and restarts
- Input and output operations

A variety of addressing modes are implemented to permit efficient and fast data transfer between various registers, memory locations, and input/output devices. These addressing modes include:

- Immediate
- Immediate extended
- Modified page zero
- Relative
- Extended
- Indexed
- Register
- Register indirect
- Implied
- Bit

8-Bit Load Group

Mnemonic	Symbolic Operation	S	Z	Flags	P/V	N	C	Opcode	Hex	No. of Bytes	No. of Cycles	No. of States	Comments
LD r, r'	r ← r'	*	*	X	*	*	*	01 r r'		1	1	4	r, r' Reg.
LD r, n	r ← n	*	*	X	*	*	*	00 r 110		2	2	7	000 B 001 C 010 D 011 E 100 H 101 L 111 A
LD r, (HL)	r ← (HL)	*	*	X	*	*	*	01 r 110		1	2	7	
LD r, (IX+d)	r ← (IX+d)	*	*	X	*	*	*	11 011 101	DE	3	5	19	
LD r, (IY+d)	r ← (IY+d)	*	*	X	*	*	*	11 111 101	FD	3	5	19	
LD (HL), r	(HL) ← r	*	*	X	*	*	*	01 110 r		1	2	7	
LD (IX+d), r	(IX+d) ← r	*	*	X	*	*	*	11 011 101	DD	3	5	19	
LD (IY+d), r	(IY+d) ← r	*	*	X	*	*	*	11 111 101	FD	3	5	19	
LD (HL), n	(HL) ← n	*	*	X	*	*	*	00 110 110	36	2	3	10	
LD (IX+d), n	(IX+d) ← n	*	*	X	*	*	*	11 011 101	DD	4	5	19	
LD (IY+d), n	(IY+d) ← n	*	*	X	*	*	*	11 111 101	FD	4	5	19	
LD A, (BC)	A ← (BC)	*	*	X	*	*	*	00 001 010	0A	1	2	7	
LD A, (DE)	A ← (DE)	*	*	X	*	*	*	00 011 010	1A	1	2	7	
LD A, (nn)	A ← (nn)	*	*	X	*	*	*	00 111 010	3A	3	4	13	
LD (BC), A	(BC) ← A	*	*	X	*	*	*	00 000 010	01	1	2	7	
LD (DE), A	(DE) ← A	*	*	X	*	*	*	00 010 010	12	1	2	7	
LD (nn), A	(nn) ← A	*	*	X	*	*	*	00 110 010	32	3	4	13	
LD A, I	A ← I			X	0	X	IFF 0	11 101 101	ED	2	2	9	
LD A, R	A ← R			X	0	X	IFF 0	01 010 111	57				
LD I, A	I ← A	*	*	X	*	*	*	11 101 101	ED	2	2	9	
LD R, A	R ← A	*	*	X	*	*	*	01 000 111	47				
								11 101 101	ED	2	2	9	
								01 001 111	4F				

NOTES: * means any of the registers A, B, C, D, E, H, L.
IFF the content of the interrupt enable flip-flop (IFF) is copied into the P/V flag.
For an explanation of flag notation and symbols for mnemonic tables, see Symbolic Notation section, following tables.

16-Bit Load Group

7

Mnemonic	Symbolic Operation	Flags				Opcode	No. of Bytes	No. of M Cycles	No. of T States	Comments
		S	Z	H	P/V N C					
LD dd, nn	dd ← nn	*	*	X	*	00 dd0 001	3	3	10	dd Pair 00 BC 01 DE 10 HL 11 SP
LD IX, nn	IX ← nn	*	*	X	*	11 011 101 DD 00 100 001 21	4	4	14	
LD IY, nn	IY ← nn	*	*	X	*	11 111 101 FD 00 100 001 21	4	4	14	
LD HL, (nn)	H ← (nn + 1) L ← (nn)	*	*	X	*	00 101 010 2A	3	5	16	
LD dd, (nn)	ddH ← (nn + 1) ddL ← (nn)	*	*	X	*	11 101 101 ED 01 dd1 011	4	6	20	
LD IX, (nn)	IXH ← (nn + 1) IXL ← (nn)	*	*	X	*	11 011 101 DD 00 101 010 2A	4	6	20	
LD IY, (nn)	IYH ← (nn + 1) IYL ← (nn)	*	*	X	*	11 111 101 FD 00 101 010 2A	4	6	20	
LD (nn), HL	(nn + 1) ← H (nn) ← L	*	*	X	*	00 100 010 22	3	5	16	
LD (nn), dd	(nn + 1) ← ddH (nn) ← ddL	*	*	X	*	11 101 101 ED 01 dd0 011	4	6	20	
LD (nn), IX	(nn + 1) ← IXH (nn) ← IXL	*	*	X	*	11 011 101 DD 00 100 010 22	4	6	20	
LD (nn), IY	(nn + 1) ← IYH (nn) ← IYL	*	*	X	*	11 111 101 FD 00 100 010 22	4	6	20	
LD SP, HL	SP ← HL	*	*	X	*	11 111 001 F9	1	1	6	
LD SP, IX	SP ← IX	*	*	X	*	11 011 101 DD 11 111 001 F9	2	2	10	
LD SP, IY	SP ← IY	*	*	X	*	11 111 101 FD 11 111 001 F9	2	2	10	
PUSH qq	(SP - 2) ← qqL (SP - 1) ← qqH SP ← SP - 2	*	*	X	*	11 qq0 101	1	3	11	qq Pair 00 BC 01 DE 10 HL 11 AF
PUSH IX	(SP - 2) ← IXL (SP - 1) ← IXH SP ← SP - 2	*	*	X	*	11 011 101 DD 11 100 101 E5	2	4	15	
PUSH IY	(SP - 2) ← IYL (SP - 1) ← IYH SP ← SP - 2	*	*	X	*	11 111 101 FD 11 100 101 E5	2	4	15	
POP qq	qqH ← (SP + 1) qqL ← (SP) SP ← SP + 2	*	*	X	*	11 qq0 001	1	3	10	
POP IX	IXH ← (SP + 1) IXL ← (SP) SP ← SP + 2	*	*	X	*	11 011 101 DD 11 100 001 E1	2	4	14	
POP IY	IYH ← (SP + 1) IYL ← (SP) SP ← SP + 2	*	*	X	*	11 111 101 FD 11 100 001 E1	2	4	14	

NOTES: dd is any of the register pairs BC, DE, HL, SP.
 qq is any of the register pairs AF, BC, DE, HL.
 (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively.
 *q: BC_L = C, AF_H = A.

Exchange, Block Transfer, Block Search Groups

EX DE, HL	DE ← HL	*	*	X	*	11 101 011 EB	1	1	4	Register bank and auxiliary register bank exchange
EX AF, AF	AF ← AF	*	*	X	*	00 001 000 08	1	1	4	
EXX	BC ← BC' DE ← DE' HL ← HL'	*	*	X	*	11 011 001 D9	1	1	4	
EX (SP), HL	H ← (SP + 1) L ← (SP)	*	*	X	*	11 100 011 E3	1	5	19	
EX (SP), IX	IXH ← (SP + 1) IXL ← (SP)	*	*	X	*	11 011 101 DD 11 100 011 E3	2	6	23	
EX (SP), IY	IYH ← (SP + 1) IYL ← (SP)	*	*	X	*	11 111 101 FD 11 100 011 E3	2	6	23	
LDI	(DE) ← (HL) DE ← DE + 1 HL ← HL + 1 BC ← BC - 1	*	*	X	0	11 101 101 ED 10 100 000 A0	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter (BC)
LDIR	(DE) ← (HL) DE ← DE + 1 HL ← HL + 1 BC ← BC - 1 Repeat until BC = 0	*	*	X	0	11 101 101 ED 10 110 X0 B0	2	5	21	If BC = 0

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1

Exchange.
Block
Transfer.
Block Search
Groups
(Continued)

8

Mnemonic	Symbolic Operation	Flags						Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments
		S	Z	H	P/V	N	C	75	543	210 Hex				
LDD	(DE) ← (HL) DE ← DE - 1 HL ← HL - 1 BC ← BC - 1	*	*	X	1	X	1	0	*	11 101 101 E3 10 101 001 A6	2	4	16	
LDDR	(DE) ← (HL) DE ← DE - 1 HL ← HL - 1 BC ← BC - 1 Repeat until BC = 0	*	*	X	1	X	0	0	*	11 101 101 E3 10 111 000 FA	2	5	21	If BC ≠ 0 If BC = 0
CP	A ← (HL) HL ← HL - 1 BC ← BC - 1	1	1	X	1	X	1	1	*	11 101 101 E1 10 100 001 A1	2	4	16	
CPH	A ← (HL) HL ← HL - 1 BC ← BC - 1 Repeat until A = (HL) or BC = 0	1	1	X	1	X	1	1	*	11 101 101 E3 10 110 001 B1	2	5	21	If BC = 0 and A = (HL) If BC = 0 or A = (HL)
CPD	A ← (HL) HL ← HL - 1 BC ← BC - 1	1	1	X	1	X	1	1	*	11 101 101 E3 10 101 001 A5	2	4	16	
CPDH	A ← (HL) HL ← HL - 1 BC ← BC - 1 Repeat until A = (HL) or BC = 0	1	1	X	1	X	1	1	*	11 101 101 E3 10 111 001 B5	2	5	21	If BC = 0 and A = (HL) If BC = 0 or A = (HL)

NOTES ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1
② Z flag is 1 if A = (HL), otherwise Z = 0

8-Bit
Arithmetic
and Logical
Group

ADD A, r	A ← A + r	1	1	X	1	X	V	0	1	10 XXX r	1	1	4	r: Reg
ADD A, n	A ← A + n	1	1	X	1	X	V	0	1	11 XXX 110 - n -	2	2	7	000: E 001: C 010: D 011: E
ADD A, (HL)	A ← A + (HL)	1	1	X	1	X	V	0	1	10 XXX 110	1	2	7	100: H
ADD A, (IX + d)	A ← A + (IX + d)	1	1	X	1	X	V	0	1	11 011 101 DD 10 XXX 110 - d -	3	5	19	101: L 111: A
ADD A, (IY + d)	A ← A + (IY + d)	1	1	X	1	X	V	0	1	11 111 101 FD 10 XXX 110 - d -	3	5	19	
ADC A, s	A ← A + s + CY	1	1	X	1	X	V	0	1	XXX				s is any of r, n, (HL), (IX + d), (IY + d) as shown for ADD instruction. The indicated bits replace the XXX in the ADD instructions above.
SUB s	A ← A - s	1	1	X	1	X	V	1	1	010				
SBC A, s	A ← A - s - CY	1	1	X	1	X	V	1	1	011				
AND s	A ← A ∧ s	1	1	X	1	X	P	0	0	100				
ORA s	A ← A ∨ s	1	1	X	0	X	P	0	0	101				
XOR s	A ← A ⊕ s	1	1	X	0	X	P	0	0	110				
CP s	A ← s	1	1	X	1	X	V	1	1	111				
INC r	r ← r + 1	1	1	X	1	X	V	0	*	00 r: 000	1	1	4	
INC (HL)	(HL) ← (HL) + 1	1	1	X	1	X	V	0	*	00 110 000	1	3	11	
INC (IX + d)	(IX + d) ← (IX + d) + 1	1	1	X	1	X	V	0	*	11 011 101 DD 0r: 110 000 - d -	3	6	25	
INC (IY + d)	(IY + d) ← (IY + d) + 1	1	1	X	1	X	V	0	*	11 111 101 FD 0r: 110 000 - d -	3	6	25	
DEC m	m ← m - 1	1	1	X	1	X	V	1	*	101				m is any of r, (HL), (IX + d), (IY + d) as shown for INC. DEC same format and states as INC. Replace 000 with 101 in opcode.

General-Purpose Arithmetic and CPU Control Groups

Mnemonic	Symbolic Operation	S	Z	Flags	OpCode	No. of Bytes	No. of Cycles	No. of States	Comments
				H P/V N C	76 543 210 Hex				
DAA	Converts acc. content into packed BCD following add or subtract with packed BCD operands.	1	1	X 1 X P * *	00 100 111 27	1	1	4	Decimal adjust accumulator.
CPL	$A \rightarrow \bar{A}$	*	*	X 1 X * *	00 101 111 2F	1	1	4	Complement accumulator (one's complement).
NSZ	$A \rightarrow 0 - \bar{A}$	1	1	X 1 X V 1 1	11 101 101 ED 01 000 100 44	2	2	8	Negate acc. (two's complement).
CCF	$CY \rightarrow \bar{CY}$	*	*	X X X * 0 1	00 111 111 3F	1	1	4	Complement carry flag.
SCF	$CY \rightarrow 1$	*	*	X 0 X * 0 1	00 110 111 37	1	1	4	Set carry flag.
NOP	No operation	*	*	X * X * * *	00 000 000 00	1	1	4	
HALT	CPU halted	*	*	X * X * * *	01 110 110 76	1	1	4	
DI = 0	IFF = 0	*	*	X * X * * *	11 110 011 F3	1	1	4	
EI = 0	IFF = 1	*	*	X * X * * *	11 111 011 F8	1	1	4	
IM 0	Set interrupt mode 0	*	*	X * X * * *	11 101 101 ED 01 000 110 46	2	2	8	
IM 1	Set interrupt mode 1	*	*	X * X * * *	11 101 101 ED 01 010 110 58	2	2	8	
IM 2	Set interrupt mode 2	*	*	X * X * * *	11 101 101 ED 01 011 110 5E	2	2	8	

9







NOTES: IFF indicates the interrupt enable pin.
CY indicates the carry flag.
* indicates interrupts are not sampled at the end of EI or DI.

16-Bit Arithmetic Group

ADD HL, ss	$HL \rightarrow HL + ss$	*	*	X X X * 0 1	00 111 001	1	3	11	ss Reg 00 BC 01 DE 10 HL 11 SP
ADC HL, ss	$HL \rightarrow HL + ss + CY$	1	1	X X X V 0 1	11 101 101 ED 01 111 010	2	4	15	
SBC HL, ss	$HL \rightarrow HL - ss - CY$	1	1	X X X V 1 1	11 101 101 ED 01 111 010	2	4	15	
ADD IX, pp	$IX \rightarrow IX + pp$	*	*	X X X * 0 1	11 011 101 DD 01 111 001	2	4	15	pp Reg 00 BC 01 DE 10 IX 11 SP
ADD IY, rr	$IY \rightarrow IY + rr$	*	*	X X X * 0 1	11 111 101 FD 00 111 001	2	4	15	rr Reg 00 BC 01 DE 10 IY 11 SP
INC ss	$ss \rightarrow ss + 1$	*	*	X * X * * *	00 110 011	1	1	6	
INC IX	$IX \rightarrow IX + 1$	*	*	X * X * * *	11 011 101 DD 00 100 011 23	2	2	10	
INC IY	$IY \rightarrow IY + 1$	*	*	X * X * * *	11 111 101 FD 00 100 011 23	2	2	10	
DEC ss	$ss \rightarrow ss - 1$	*	*	X * X * * *	00 111 011	1	1	6	
DEC IX	$IX \rightarrow IX - 1$	*	*	X * X * * *	11 011 101 DD 00 101 011 2B	2	2	10	
DEC IY	$IY \rightarrow IY - 1$	*	*	X * X * * *	11 111 101 FD 00 101 011 2B	2	2	10	

NOTES: ss is any of the register pairs BC, DE, HL, SP.
rr is any of the register pairs BC, DE, IX, SP.
pp is any of the register pairs BC, DE, IX, SP.

Rotate and Shift Group

RLCA		*	*	X 0 X * 0 1	00 000 111 07	1	1	4	Rotate left circular accumulator.
RLA		*	*	X 0 X * 0 1	00 010 111 17	1	1	4	Rotate left accumulator.
RRCA		*	*	X 0 X * 0 1	00 001 111 0F	1	1	4	Rotate right circular accumulator.
RRA		*	*	X 0 X * 0 1	00 011 111 1F	1	1	4	Rotate right accumulator.
RLC r		1	1	X 0 X P 0 1	11 101 101 0B 00 100 -	2	2	8	Rotate left circular register r.
RLC (HL)		1	1	X 0 X P 0 1	11 001 011 0B 00 100 110	2	4	15	Reg 00 B 001 C 010 D 011 E 100 H 101 L 111 A
RLC (IX + d)	$r = (HL); IX \rightarrow IX + d; (IY + d)$	1	1	X 0 X P 0 1	11 011 101 DD 11 001 011 0B - d - 00 000 110	4	6	23	
RLC (IY + d)		1	1	X 0 X P 0 1	11 111 101 FD 11 001 011 0B - d - 00 000 110	4	6	23	
RL m	 $m = r; (HL); IX \rightarrow IX + d; (IY + d)$	1	1	X 0 X P 0 1	00 000 110 010				Instruction format and state are as shown for RLC's. To form hex code replace 000 or RLC's with shown code.
RRC m	 $m = r; (HL); IX \rightarrow IX + d; (IY + d)$	1	1	X 0 X P 0 1	101				

Rotate and Shift Group
(Continued)

10

Mnemonic	Symbolic Operation	S	Z	H	P	V	N	C	Opcode 78 543 210	No. of Bytes	No. of M Cycles	No. of T States	Comments	
Rh n	$m = r.(HL); (IX+d), (Y+d)$	1	1	X	0	X	0	0	RD	1	5	18	Rotate right and right between the accumulator and location (HL).	
Sl A n	$m = r.(HL); (IX+d), (Y+d)$	1	1	X	0	Y	1	0	SL	1	5	18		
SPl n	$m = r.(HL); (IX+d), (Y+d)$	1	1	X	0	X	0	0	SLP	1	5	18		
SPl n	$m = r.(HL); (IX+d), (Y+d)$	1	1	X	0	X	1	0	SLP	1	5	18		
RLD	$A, (HL)$	1	1	X	0	X	0	0	11 101 101 01 101 111	ED	2	5	18	Rotate right and right between the accumulator and location (HL).
RLD	$A, (HL)$	1	1	X	0	X	0	0	11 101 101 01 101 111	ED	2	5	18	The content of the upper half of the accumulator is unaffected.

Bit Set, Reset and Test Group

BIT b, r	$Z \leftarrow \overline{r}_b$	X	1	X	1	X	X	0	11 001 011 01 b 110	CB	2	2	8	r Reg. 000 B 001 C 010 D 011 E 100 H 101 L 111 A
BIT b, (HL)	$Z \leftarrow \overline{(HL)}_b$	X	1	X	1	X	X	0	11 001 011 01 b 110	CB	2	3	12	
BIT b, (IX+d)	$Z \leftarrow \overline{(IX+d)}_b$	X	1	X	1	Y	X	0	11 011 101 11 001 011 - d - 01 b 110	DB CB	4	5	20	Bit Tested b 000 0 001 1 010 2 011 3 100 4 101 5 110 6 111 7
BIT b, (IY+d)	$Z \leftarrow \overline{(IY+d)}_b$	X	1	X	1	X	X	0	11 111 101 11 001 011 - d - 01 b 110	FB CB	4	5	20	
SET b, r	$r_b \leftarrow 1$.	.	X	.	X	.	.	11 001 011 11 b r	CB	2	2	8	
SET b, (HL)	$(HL)_b \leftarrow 1$.	.	X	.	X	.	.	11 001 011 11 b 110	CB	2	3	12	
SET b, (IX+d)	$(IX+d)_b \leftarrow 1$.	.	X	.	X	.	.	11 011 101 11 001 011 - b - 11 b 110	DB CB	4	6	22	
SET b, (IY+d)	$(IY+d)_b \leftarrow 1$.	.	X	.	X	.	.	11 111 101 11 001 011 - d - 11 b 110	FB CB	4	6	22	
RES b, m	$m_b \leftarrow 0$ $m = r.(HL); (IX+d); (IY+d)$.	.	X	.	X	.	.	11 b 110 11					To form new opcode replace 11 of SET b, s with 10 . Flags and time states for SET instruction.

NOTE: The notation r_b indicates bit b (0 to 7) of location r.

Jump Group

JP nn	PC ← nn	.	.	X	.	X	.	.	11 001 011 - n - - n - - n -	C3	2	3	10	
JP cc, nn	If condition cc is true PC ← nn; otherwise continue	.	.	X	.	X	.	.	11 cc 010 - n - - n -	010	3	3	10	cc Condition 000 NZ non-zero 001 Z zero 010 NC non-carry 011 C carry 100 PC parity odd 101 PE parity even 110 P sign positive 111 M sign negative
JR e	PC ← PC + e	.	.	X	.	X	.	.	00 011 000 - e-2 - - e-2 -	1B	2	3	12	
JR C, e	If C = 0, continue; If C = 1, PC ← PC + e	.	.	X	.	X	.	.	00 111 000 - e-2 - - e-2 -	3B	2	2	7	If condition not met.
JR NC, e	If C = 1, continue; If C = 0, PC ← PC + e	.	.	X	.	X	.	.	00 110 000 - e-2 - - e-2 -	3D	2	2	7	If condition not met.
JP Z, e	If Z = 0, continue; If Z = 1, PC ← PC + e	.	.	X	.	X	.	.	00 101 000 - e-2 - - e-2 -	2B	2	3	12	If condition is met.
JR NZ, e	If Z = 1, continue; If Z = 0, PC ← PC + e	.	.	X	.	X	.	.	00 100 000 - e-2 - - e-2 -	2D	2	2	7	If condition not met.
JP (HL)	PC ← HL	.	.	X	.	X	.	.	11 101 001 - e-2 -	19	1	1	4	If condition is met.
JP (IX)	PC ← IX	.	.	X	.	X	.	.	11 011 101 11 101 001	D9 E9	2	2	8	

**Jump Group
(Continued)**

Mnemonic	Symbolic Operation	Flags				Opcodes			No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/V	N	C	78					543	210 Hex
JP (IY)	PC ← IY	.	.	X	.	X	.	.	.	11 111 101 FD	2	2	8	
DJNZ, a	B ← B - 1	.	.	X	.	X	.	.	.	11 101 001 E9	2	2	4	UB = 0.
	If B = 0, continue	.	.	X	.	X	.	.	.	00 010 000 10				
	If B = 0, PC ← PC + a	.	.	X	.	X	.	.	.	- a - 2 -	2	3	11	UB = 0

NOTES: a represents the address in the relative addressing mode.
 a is a signed two's complement number in the range < -128, 127 >
 a = 2 in the opcode provides an effective address of pc + a as PC is incremented by 2 prior to the addition of a

11

Call and Return Group

CALL nn	(SP - 1) ← PC _H (SP - 2) ← PC _L PC ← nn	.	.	X	.	X	.	.	.	11 001 101 CD	3	5	17	
CALL cc, nn	If condition cc is false, continue, otherwise same as CALL nn	.	.	X	.	X	.	.	.	11 cc 100	3	3	10	If cc is false.
										- n -				3
RET	PC _L ← (SP) PC _H ← (SP + 1)	.	.	X	.	X	.	.	.	11 001 001 C9	1	3	10	
RET cc	If condition cc is false, continue, otherwise same as RET	.	.	X	.	X	.	.	.	11 cc 000	1	1	5	If cc is false.
										- n -				1
RETI	Return from interrupt	.	.	X	.	X	.	.	.	11 101 101 ED	2	4	14	
RETI	Return from non-maskable interrupt	.	.	X	.	X	.	.	.	01 001 101 4D	2	4	14	
										01 000 101 45				
RST p	(SP - 1) ← PC _H (SP - 2) ← PC _L PC _H ← 0 PC _L ← p	.	.	X	.	X	.	.	.	11 r 111	1	3	11	

cc Condition
 000 NZ non-zero
 001 Z zero
 010 NC non-carry
 011 C carry
 100 PO parity odd
 101 PE parity even
 110 P sign positive
 111 M sign negative

p
 000 00H
 001 08H
 010 10H
 011 18H
 100 20H
 101 28H
 110 30H
 111 38H

NOTE: RETN loads IFF₂ - IFF₁

Input and Output Group

IN A, (n)	A ← (n)	.	.	X	.	X	.	.	.	11 011 011 DB	2	3	11	n to Ag - A7 Acc. to Ag - A15
IN r, (C)	r ← (C) if r = 110 only the flags will be affected	.	.	X	.	X	.	.	.	11 101 101 ED	2	3	12	C to Ag - A7 B to Ag - A15
										01 r 000				
INI	(HL) ← (C) B ← B - 1 HL ← HL + 1	.	.	X	.	X	.	.	.	11 101 101 ED	2	4	16	C to Ag - A7 B to Ag - A15
										10 100 010 A2				
INIR	(HL) ← (C) B ← B - 1 HL ← HL + 1 Repeat until B = 0	.	.	X	.	X	.	.	.	11 101 101 ED	2	5	21	C to Ag - A7 B to Ag - A15
										10 110 010 B2		(If B = 0) 4 (If B = 0)		
IND	(HL) ← (C) B ← B - 1 HL ← HL - 1	.	.	X	.	X	.	.	.	11 101 101 ED	2	4	16	C to Ag - A7 B to Ag - A15
										10 101 010 AA				
INDR	(HL) ← (C) B ← B - 1 HL ← HL - 1 Repeat until B = 0	.	.	X	.	X	.	.	.	11 101 101 ED	2	5	21	C to Ag - A7 B to Ag - A15
										10 111 010 BA		(If B = 0) 4 (If B = 0)		
OUT (n), A	(n) ← A	.	.	X	.	X	.	.	.	11 010 011 D3	2	3	11	n to Ag - A7 Acc. to Ag - A15
OUT (C), r	(C) ← r	.	.	X	.	X	.	.	.	11 101 101 ED	2	3	12	C to Ag - A7 B to Ag - A15
										01 r 001				
OUTI	(C) ← (HL) B ← B - 1 HL ← HL + 1	.	.	X	.	X	.	.	.	11 101 101 ED	2	4	16	C to Ag - A7 B to Ag - A15
										10 100 011 A3				
OTIR	(C) ← (HL) B ← B - 1 HL ← HL + 1 Repeat until B = 0	.	.	X	.	X	.	.	.	11 101 101 ED	2	5	21	C to Ag - A7 B to Ag - A15
										10 110 011 B3		(If B = 0) 4 (If B = 0)		
OUTD	(C) ← (HL) B ← B - 1 HL ← HL - 1	.	.	X	.	X	.	.	.	11 101 101 ED	2	4	16	C to Ag - A7 B to Ag - A15
										10 101 011 AB				

NOTE: ① If the result of B - 1 is zero the Z flag is set, otherwise it is clear

**Input and Output Group
(Continued)**

Mnemonic	Symbolic Operation	Flags							Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments
		S	Z	H	P/V	N	C	78	543	210 Hex					
OTDR	(C) ← (HL) 5 ← B - 1 HL ← HL - 1 Repeat until B = 0	X	1	X	X	X	X	1	11 101 101 ED 10 111 011	2	5 (If B=0) 4 (If B=C)	21 1E	C to A ₀ - A ₇ B to A ₆ - A ₁₅		

12

Summary of Flag Operation

Instruction	D ₇ S	Z	H	P/V	N	D ₀ C	Comments	
ADD A, ADC A, *	1	1	X	1	X	V	8-bit add or add with carry	
SUB, SBC A, *, CP, NEG	1	1	X	1	X	V	8-bit subtract, subtract with carry, compare and negate accumulator.	
AND *	1	1	X	1	X	P	0	Logical operations
OR, XOR *	1	1	X	0	X	P	0	
INC *	1	1	X	1	X	V	0	8-bit increment
DEC *	1	1	X	1	X	V	1	8-bit decrement
ADD DD, * ADC HL, * SBC HL, *	1	1	X	X	X	V	0	16-bit add
ADD HL, * ADC HL, * SBC HL, *	1	1	X	X	X	V	0	16-bit add with carry
SBC HL, *	1	1	X	X	X	V	1	16-bit subtract with carry
RLA, RLCA, RRA, RRCA	1	1	X	X	X	0	0	Rotate accumulator.
RL m; RLC m; RR m; RRC m; SRA m; SRL m	1	1	X	0	X	P	0	Rotate and shift locations.
RLD; RRD	1	1	X	0	X	P	0	Rotate right left and right
DAA	1	1	X	1	X	P	0	Decimal adjust accumulator
CPL	1	1	X	1	X	0	1	Complement accumulator.
SCF	1	1	X	0	X	0	1	Set carry
CCF	1	1	X	0	X	0	1	Complement carry.
IN r (C)	1	1	X	0	X	P	0	Input register indirect.
INI, INI, OUTI; OUTD	X	1	X	X	X	X	1	Block input and output. Z = 0 if B = 0 otherwise Z = 0
INIR; INDR, OTIR, OTDR	X	1	X	X	X	X	1	
LDI, LDD	X	X	X	0	X	1	0	Block transfer instructions. P/V = 1 if BC = 0, otherwise P/V = 0.
LDIR, LDDR	X	X	X	0	X	0	0	
CPH; CPH, CPD; CPDR	X	1	X	X	X	1	1	Block search instructions. Z = 1 if A = (HL), otherwise Z = 0. P/V = 1 if BC = 0, otherwise P/V = 0.
LD A, I; LDA, R	1	1	X	0	X	IFF	0	
BIT b, *	X	1	X	1	X	X	0	The content of the interrupt enable flip-flop (IEF) is copied into the P/V flag. The state of bit b of location * is copied into the Z flag.

Symbolic Notation

Symbol	Operation	Symbol	Operation
S	Sign flag. S = 1 if the MSB of the result is 1.	I	The flag is affected according to the result of the operation.
Z	Zero flag. Z = 1 if the result of the operation is 0.	.	The flag is unchanged by the operation.
P/V	Parity or overflow flag. Parity (P) and overflow (V) share the same flag. Logical operations affect this flag with the parity of the result while arithmetic operations affect this flag with the overflow of the result. If P/V holds parity, P/V = 1 if the result of the operation is even, P/V = 0 if result is odd. If P/V holds overflow, P/V = 1 if the result of the operation produced an overflow.	0	The flag is reset by the operation.
H	Half-carry flag. H = 1 if the add or subtract operation produced a carry into or borrow from bit 4 of the accumulator.	1	The flag is set by the operation.
N	Add/Subtract flag. N = 1 if the previous operation was a subtract.	X	The flag is a "don't care."
H & N	H and N flags are used in conjunction with the decimal adjust instruction (DAA) to properly correct the result into packed BCD format following addition or subtraction using operands with packed BCD format.	V	P/V flag affected according to the overflow result of the operation.
C	Carry/Link flag. C = 1 if the operation produced a carry from the MSB of the operand or result.	P	P/V flag affected according to the parity result of the operation.
		r	Any one of the CPU registers A, B, C, D, E, H, L.
		s	Any 8-bit location for all the addressing modes allowed for the particular instruction.
		ss	Any 16-bit location for all the addressing modes allowed for that instruction.
		ii	Any one of the two index registers IX or IY.
		R	Refresh counter
		n	8-bit value in range < 0, 255 >.
		nn	16-bit value in range < 0, 65535 >.

Pin
Descriptions

13

A₀-A₁₅. *Address Bus* (output, active High, 3-state). A₀-A₁₅ form a 16-bit address bus. The Address Bus provides the address for memory data bus exchanges (up to 64K bytes) and for I/O device exchanges.

BUSACK. *Bus Acknowledge* (output, active Low). Bus Acknowledge indicates to the requesting device that the CPU address bus, data bus, and control signals $\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, and $\overline{\text{WR}}$ have entered their high-impedance states. The external circuitry can now control these lines.

BUSREQ. *Bus Request* (input, active Low). Bus Request has a higher priority than $\overline{\text{NMI}}$ and is always recognized at the end of the current machine cycle. $\overline{\text{BUSREQ}}$ forces the CPU address bus, data bus, and control signals $\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, and $\overline{\text{WR}}$ to go to a high-impedance state so that other devices can control these lines. $\overline{\text{BUSREQ}}$ is normally wire-ORed and requires an external pullup for these applications. Extended $\overline{\text{BUSREQ}}$ periods due to extensive DMA operations can prevent the CPU from properly refreshing dynamic RAMs.

D₀-D₇. *Data Bus* (input/output, active High, 3-state). D₀-D₇ constitute an 8-bit bidirectional data bus, used for data exchanges with memory and I/O.

HALT. *Halt State* (output, active Low). $\overline{\text{HALT}}$ indicates that the CPU has executed a Halt instruction and is awaiting either a non-maskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOPs to maintain memory refresh.

INT. *Interrupt Request* (input, active Low). Interrupt Request is generated by I/O devices. The CPU honors a request at the end of the current instruction if the internal software-controlled interrupt enable flip-flop (IFF) is enabled. $\overline{\text{INT}}$ is normally wire-ORed and requires an external pullup for these applications.

IORQ. *Input/Output Request* (output, active Low, 3-state). $\overline{\text{IORQ}}$ indicates that the lower half of the address bus holds a valid I/O address for an I/O read or write operation. $\overline{\text{IORQ}}$ is also generated concurrently with $\overline{\text{MI}}$ during an interrupt acknowledge cycle to indicate that an interrupt response vector can be

placed on the data bus.

MI. *Machine Cycle One* (output, active Low). $\overline{\text{MI}}$, together with $\overline{\text{MREQ}}$, indicates that the current machine cycle is the opcode fetch cycle of an instruction execution. $\overline{\text{MI}}$, together with $\overline{\text{IORQ}}$, indicates an interrupt acknowledge cycle.

MREQ. *Memory Request* (output, active Low, 3-state). $\overline{\text{MREQ}}$ indicates that the address bus holds a valid address for a memory read or memory write operation.

NMI. *Non-Maskable Interrupt* (input, active Low). $\overline{\text{NMI}}$ has a higher priority than $\overline{\text{INT}}$. $\overline{\text{NMI}}$ is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop, and automatically forces the CPU to restart at location 0066H.

RD. *Memory Read* (output, active Low, 3-state). $\overline{\text{RD}}$ indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.

RESET. *Reset* (input, active Low). $\overline{\text{RESET}}$ initializes the CPU as follows: it resets the interrupt enable flip-flop, clears the PC and Registers I and R, and sets the interrupt status to Mode 0. During reset time, the address and data bus go to a high-impedance state, and all control output signals go to the inactive state. Note that $\overline{\text{RESET}}$ must be active for a minimum of three full clock cycles before the reset operation is complete.

RFSH. *Refresh* (output, active Low). $\overline{\text{RFSH}}$, together with $\overline{\text{MREQ}}$, indicates that the lower seven bits of the system's address bus can be used as a refresh address to the system's dynamic memories.

WAIT. *Wait* (input, active Low). $\overline{\text{WAIT}}$ indicates to the CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter a Wait state as long as this signal is active. Extended $\overline{\text{WAIT}}$ periods can prevent the CPU from refreshing dynamic memory properly.

WR. *Memory Write* (output, active Low, 3-state). $\overline{\text{WR}}$ indicates that the CPU data bus holds valid data to be stored at the addressed memory or I/O location.

CPU Timing

The 280 CPU executes instructions by proceeding through a specific sequence of operations:

- Memory read or write
- I/O device read or write
- Interrupt acknowledge


14

The basic clock period is referred to as a T time or cycle, and three or more T cycles make up a machine cycle (M1, M2 or M3 for instance). Machine cycles can be extended either by the CPU automatically inserting one or more Wait states or by the insertion of one or more Wait states by the user.

Instruction Opcode Fetch. The CPU places the contents of the Program Counter (PC) on the address bus at the start of the cycle (Figure 5). Approximately one-half clock cycle later, MREQ goes active. The falling edge of MREQ can be used directly as a Chip Enable to dynamic memories. When active, RD indicates that the memory data can be enabled onto the CPU

data bus.

The CPU samples the WAIT input with the rising edge of clock state T3. During clock states T3 and T4 of an M1 cycle dynamic RAM refresh can occur while the CPU starts decoding and executing the instruction. When the Refresh Control signal becomes active, refreshing of dynamic memory can take place.



NOTE: Tw - Wait cycle added when necessary for slow ancillary devices.

Figure 5. Instruction Opcode Fetch

**CPU
Timing
(Continued)**

Memory Read or Write Cycles. Figure 6 shows the timing of memory read or write cycles other than an opcode fetch (MI) cycle. The MREQ and RD signals function exactly as in the fetch cycle. In a memory write cycle, MREQ also becomes active when the address

bus is stable, so that it can be used directly as a Chip Enable for dynamic memories. The WR line is active when the data bus is stable, so that it can be used directly as an R/W pulse to most semiconductor memories.

15





Figure 6. Memory Read or Write Cycles

280 CPU

CPU Timing
(Continued)

Input or Output Cycles. Figure 7 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically

inserts a single Wait state (T_w). This extra Wait state allows sufficient time for an I/O port to decode the address and the port address lines.




NOTE: T_w = One Wait cycle automatically inserted by CPU.

Figure 7. Input or Output Cycles

Interrupt Request/Acknowledge Cycle. The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 8). When an interrupt is accepted, a special M1 cycle is generated.

During this $\overline{M1}$ cycle, \overline{IORQ} becomes active (instead of \overline{MREQ}) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two Wait states to this cycle.



NOTE: 1) T_1 = Last state of previous instruction

2) Two Wait cycles automatically inserted by CPU(**).

Figure 8. Interrupt Request/Acknowledge Cycle

CPU Timing
(Continued)

Non-Maskable Interrupt Request Cycle. NMI is sampled at the same time as the maskable interrupt input (INT) but has higher priority and cannot be disabled under software control. The subsequent timing is similar to

that of a normal memory read operation except that data put on the bus by the memory is ignored. The CPU instead executes a restart (RST) operation and jumps to the NMI service routine located at address 0066H (Figure 9).




Figure 9. Non-Maskable Interrupt Request Operation

Bus Request/Acknowledge Cycle. The CPU samples BUSREQ with the rising edge of the last clock period of any machine cycle (Figure 10). If BUSREQ is active, the CPU sets its address, data, and MREQ, IORQ, RD, and WR

lines to a high-impedance state with the rising edge of the next clock pulse. At that time, any external device can take control of these lines, usually to transfer data between memory and I/O devices.





Figure 10. Bus Request/Acknowledge Cycle

**CPU
Timing
(Continued)**

Halt Acknowledge Cycle. When the CPU receives a HALT instruction, it executes NOP states until either an INT or NMI input is

received. When in the Halt state, the HALT output is active and remains so until an interrupt is processed (Figure 11).

18



NOTE: INT will also force a Halt exit.

*See note, Figure 9.

Figure 11. Halt Acknowledge Cycle

Reset Cycle. RESET must be active for at least three clock cycles for the CPU to properly accept it. As long as RESET remains active, the address and data buses float, and the control outputs are inactive. Once RESET goes

inactive, two internal T cycles are consumed before the CPU resumes normal processing operation. RESET clears the PC register, so the first opcode fetch will be to location 0000 (Figure 12).




Figure 12. Reset Cycle

AC
Charac-
teristics

Number	Symbol	Parameter	Z80 CPU		Z80A CPU		Z80B CPU	
			Min (ns)	Max (ns)	Min (ns)	Max (ns)	Min (ns)	Max (ns)
1	TcC	Clock Cycle Time	400*		250*		165*	
2	TwCh	Clock Pulse Width (High)	180*		110*		65*	
3	TwCl	Clock Pulse Width (Low)	180	2000	110	2000	65	2000
4	TfC	Clock Fall Time	—	30	—	30	—	20
5	TrC	Clock Rise Time	—	30	—	30	—	20
6	TdCr(A)	Clock 1 to Address Valid Delay	—	145	—	110	—	90
7	TdA(MREQ _i)	Address Valid to $\overline{\text{MREQ}}$ Delay	125*	—	65*	—	35*	—
8	TdCl(MREQ _i)	Clock 1 to $\overline{\text{MREQ}}$ Delay	—	100	—	85	—	70
9	TdCl(MREQ _r)	Clock 1 to $\overline{\text{MREQ}}$ Delay	—	100	—	85	—	70
10	TwMREQ _h	$\overline{\text{MREQ}}$ Pulse Width (High)	170*	—	110*	—	55*	—
11	TwMREQ _l	$\overline{\text{MREQ}}$ Pulse Width (Low)	360*	—	220*	—	135*	—
12	TdCl(MREQ _r)	Clock 1 to $\overline{\text{MREQ}}$ Delay	—	100	—	85	—	70
13	TdCl(RD _i)	Clock 1 to $\overline{\text{RD}}$ Delay	—	130	—	95	—	80
14	TdCl(RD _r)	Clock 1 to $\overline{\text{RD}}$ Delay	—	100	—	85	—	70
15	TsD(Cr)	Data Setup Time to Clock 1	50	—	35	—	30	—
16	ThD(RDr)	Data Hold Time to $\overline{\text{RD}}$ Delay	—	0	—	0	—	0
17	TsWAIT(Ci)	$\overline{\text{WAIT}}$ Setup Time to Clock 1	70	—	70	—	60	—
18	ThWAIT(Ci)	$\overline{\text{WAIT}}$ Hold Time after Clock 1	—	0	—	0	—	0
19	TdCr(MI _i)	Clock 1 to $\overline{\text{MI}}$ Delay	—	130	—	100	—	80
20	TdCr(MI _r)	Clock 1 to $\overline{\text{MI}}$ Delay	—	130	—	100	—	80
21	TdCr(RFSH _i)	Clock 1 to $\overline{\text{RFSH}}$ Delay	—	180	—	130	—	110
22	TdCr(RFSH _r)	Clock 1 to $\overline{\text{RFSH}}$ Delay	—	150	—	120	—	100
23	TdCl(RD _r)	Clock 1 to $\overline{\text{RD}}$ Delay	—	110	—	85	—	70
24	TdCl(RD _i)	Clock 1 to $\overline{\text{RD}}$ Delay	—	100	—	85	—	70
25	TsD(Ci)	Data Setup to Clock 1 during M ₂ , M ₃ , M ₄ or M ₅ Cycles	60	—	50	—	40	—
26	TdA(IORQ _i)	Address Stable prior to $\overline{\text{IORQ}}$ Delay	320*	—	180*	—	110*	—
27	TdCr(IORQ _i)	Clock 1 to $\overline{\text{IORQ}}$ Delay	—	90	—	75	—	65
28	TdCl(IORQ _r)	Clock 1 to $\overline{\text{IORQ}}$ Delay	—	110	—	85	—	70
29	TdD(WR _i)	Data Stable prior to $\overline{\text{WR}}$ Delay	190*	—	80*	—	25*	—
30	TdCl(WR _i)	Clock 1 to $\overline{\text{WR}}$ Delay	—	90	—	80	—	70
31	TwWR	$\overline{\text{WR}}$ Pulse Width	360*	—	220*	—	135*	—
32	TdCl(WR _r)	Clock 1 to $\overline{\text{WR}}$ Delay	—	100	—	80	—	70
33	TdD(WR _i)	Data Stable prior to $\overline{\text{WR}}$ Delay	20*	—	-10*	—	-55*	—
34	TdCr(WR _i)	Clock 1 to $\overline{\text{WR}}$ Delay	—	80	—	65	—	60
35	TdWR(D)	Data Stable from $\overline{\text{WR}}$ Delay	120*	—	60*	—	20*	—
36	TdCl(HALT)	Clock 1 to $\overline{\text{HALT}}$ Delay	—	300	—	300	—	260
37	TwNMI	$\overline{\text{NMI}}$ Pulse Width	80	—	80	—	70	—
38	TsBUSREQ(Cr)	$\overline{\text{BUSREQ}}$ Setup Time to Clock 1	80	—	50	—	50	—

*For clock periods other than the minimums shown in the table, calculate parameters using the expressions in the table on the following page.

AC
Characteristics
(Continued)

Number	Symbol	Parameter	Z80 CPU		Z80A CPU		Z80B CPU	
			Min (ns)	Max (ns)	Min (ns)	Max (ns)	Min (ns)	Max (ns)
39	T _H BUSREQ(Cr)	BUSREQ Hold Time after Clock 1	0	—	0	—	0	—
40	T _d Cr(BUSACKr)	Clock 1 to BUSACKr 1 Delay	—	120	—	100	—	90
41	T _d Cr(BUSACKr)	Clock 1 to BUSACKr 1 Delay	—	110	—	100	—	90
42	T _d Cr(Dz)	Clock 1 to Data Float Delay	—	90	—	90	—	80
43	T _d Cr(CTz)	Clock 1 to Control Output Float Delay (MREQ, IORQ, RD, and WR)	—	110	—	80	—	70
44	T _d Cr(Az)	Clock 1 to Address Float Delay	—	110	—	90	—	80
45	T _d CTr(A)	Address Stable after MREQ 1, IORQ 1, RD 1, and WR 1	160*	—	80*	—	35*	—
46	T _s RESET(Cr)	RESET to Clock 1 Setup Time	90	—	60	—	60	—
47	T _H RESET(Cr)	RESET to Clock 1 Hold Time	—	0	—	0	—	0
48	T _s INT(Cr)	INT to Clock 1 Setup Time	80	—	80	—	70	—
49	T _H INT(Cr)	INT to Clock 1 Hold Time	—	0	—	0	—	0
50	T _d MH(IORQr)	M1 1 to IORQ 1 Delay	920*	—	565*	—	365*	—
51	T _d Cr(IORQr)	Clock 1 to IORQ 1 Delay	—	110	—	85	—	70
52	T _d Cr(IOROr)	Clock 1 to IOROr 1 Delay	—	100	—	85	—	70
53	T _d Cr(D)	Clock 1 to Data Valid Delay	—	230	—	150	—	130

*For clock periods other than the minimums shown in the table, calculate parameters using the following expressions. Calculated values assume assumed TrC = TIC = 20 ns.

Footnotes to AC Characteristics

Number	Symbol	Z80	Z80A	Z80B
1	T _e C	T _w Ch + T _w Cl + TrC - TIC	T _w Ch + T _w Cl + TrC + TIC	T _w Ch + T _w Cl + TrC + TIC
2	T _w Ch	Although static by design, T _w Ch of greater than 200 μs is not guaranteed	Although static by design, T _w Ch of greater than 200 μs is not guaranteed	Although static by design, T _w Ch of greater than 200 μs is not guaranteed
7	T _d A(MREQr)	T _w Ch + TIC - 75	T _w Ch + TIC - 65	T _w Ch + TIC - 50
10	T _w MREQh	T _w Ch + TIC - 30	T _w Ch + TIC - 20	T _w Ch + TIC - 20
11	T _w MREQl	TeC - 40	TeC - 30	TeC - 30
26	T _d A(IORQr)	TeC - 80	TeC - 70	TeC - 55
29	T _d D(WRr)	TeC - 210	TeC - 170	TeC - 140
31	T _w WR	TeC - 40	TeC - 30	TeC - 30
33	T _d D(WRr)	T _w Cl + TrC - 180	T _w Cl + TrC - 140	T _w Cl + TrC - 140
35	T _d WRr(D)	T _w Cl + TrC - 80	T _w Cl + TrC - 70	T _w Cl + TrC - 55
45	T _d CTr(A)	T _w C1 + TrC - 40	T _w Cl + TrC - 50	T _w Cl + TrC - 50
50	T _d MH(IOROr)	2TeC + T _w Ch + TIC - 80	2TeC + T _w Ch + TIC - 65	2TeC + T _w Ch + TIC - 50

AC Test Conditions
V_{DD} = 2.0 V
V_{EE} = 0.0 V
V_{IHC} = V_{CC} - 0.6 V
V_{OL} = 0.45 V
V_{OH} = 2.0 V
V_{OL} = 0.4 V
I_{IOAT} = ±0.5 V

Absolute Maximum Ratings

21

Storage Temperature -65°C to +150°C
 Temperature under Bias Specified operating range
 Voltages on all inputs and outputs with respect to ground -0.3 V to +7 V
 Power Dissipation 1.5 W


Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above those indicated in the operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Standard Test Conditions

The characteristics below apply for the following standard test conditions, unless otherwise noted. All voltages are referenced to GND (0 V). Positive current flows into the referenced pin. Available operating temperature ranges are:

- 0°C to +70°C,
+4.75 V ≤ V_{CC} ≤ +5.25 V
- -40°C to +85°C,
+4.75 V ≤ V_{CC} ≤ +5.25 V
- -55°C to +125°C,
+4.5 V ≤ V_{CC} ≤ +5.5 V

All ac parameters assume a load capacitance of 50 pF. Add 10 ns delay for each 50 pF increase in load up to a maximum of 200 pF for the data bus and 100 pF for address and control lines.



Z80 CPU

DC Characteristics	Symbol	Parameter	Min	Max	Unit	Test Condition
	V _{ILC}	Clock Input Low Voltage	-0.3	0.45	V	
	V _{IHC}	Clock Input High Voltage	V _{CC} -0.6	V _{CC} +0.3	V	
	V _{IL}	Input Low Voltage	-0.3	0.8	V	
	V _{IH}	Input High Voltage	2.0	V _{CC}	V	
	V _{OL}	Output Low Voltage		0.4	V	I _{OL} = 1.9 mA
	V _{OH}	Output High Voltage	2.4		V	I _{OH} = -250 μA
	I _{CC}	Power Supply Current				
		Z80		150 ¹	mA	
		Z80A ²		200 ²	mA	
		Z80B		200	mA	
	I _{LI}	Input Leakage Current		10	μA	V _{IN} = 0 to V _{CC}
	I _{LEAK}	3-State Output Leakage Current in Float	-10	10 ³	μA	V _{OUT} = 0.4 to V _{CC}

1. For military grade parts, I_{CC} is 100 mA.
 2. Typical rate for Z80A is 90 mA.

3. A₁₅, A₀, D₇-D₀, M_{HEC}, I_{CRQ}, RD, and WR.

Capacitance	Symbol	Parameter	Min	Max	Unit	Note
	C _{CLOCK}	Clock Capacitance		35	pF	
	C _{IN}	Input Capacitance		5	pF	Unmeasured pins returned to ground
	C _{OUT}	Output Capacitance		10	pF	

T_A = 25°C, f = 1 MHz



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

Z8440
Z80 S10 Serial
Input/Output Controller

NOVIEMBRE, 1985.

Z8440 Z80[®] SIO Serial Input/Output Controller

1.



Product Specification

March 1981

Features

- Two independent full-duplex channels, with separate control and status lines for modems or other devices.
- Data rates of 0 to 500K bits/second in the x1 clock mode with a 2.5 MHz clock (Z-80 SIO), or 0 to 800K bits/second with a 4.0 MHz clock (Z-80A SIO).
- Asynchronous protocols: everything necessary for complete messages in 5, 6, 7 or 8 bits/character. Includes variable stop bits and several clock-rate multipliers; break generation and detection; parity; overrun and framing error detection.
- Synchronous protocols: everything necessary for complete bit- or byte-oriented messages in 5, 6, 7 or 8 bits/character, including IBM Bisync, SDLC, HDLC, CCITT-X.25 and others. Automatic CRC generation/checking, sync character and zero insertion/deletion, abort generation/detection and flag insertion.
- Receiver data registers quadruply buffered, transmitter registers doubly buffered.
- Highly sophisticated and flexible daisy-chain interrupt vectoring for interrupts without external logic.

General Description

The Z-80 SIO Serial Input/Output Controller is a dual-channel data communication interface with extraordinary versatility and capability. Its basic functions as a serial-to-parallel, parallel-to-serial converter/controller can be programmed by a CPU for a broad range of serial communication applications.

The device supports all common asynchronous and synchronous protocols, byte- or

bit-oriented, and performs all of the functions traditionally done by UARTs, USARTs and synchronous communication controllers combined, plus additional functions traditionally performed by the CPU. Moreover, it does this on two fully-independent channels, with an exceptionally sophisticated interrupt structure that allows very fast transfers.

Full interfacing is provided for CPU or DMA




Figure 1. Z-80 SIO/2 Pin Functions




Figure 2. Z-80 SIO/2 Pin Assignments

Z80 SIO

General Description
(Continued)

control. In addition to data communication, the circuit can handle virtually all types of serial I/O with fast (or slow) peripheral devices. While designed primarily as a member of the Z-80 family, its versatility makes it well suited to many other CPUs.

The Z-80 SIO is an n-channel silicon-gate depletion-load device packaged in a 40-pin plastic or ceramic DIP. It uses a single +5 V power supply and the standard Z-80 family single-phase clock.

Pin Description

Figures 1 through 6 illustrate the three pin configurations (bonding options) available in the SIO. The constraints of a 40-pin package make it impossible to bring out the Receive Clock (\overline{RxC}), Transmit Clock (\overline{TxC}), Data Terminal Ready (\overline{DTR}) and Sync (\overline{SYNC}) signals for both channels. Therefore, either Channel B lacks a signal or two signals are bonded together in the three bonding options offered:

- Z-80 SIO/2 lacks \overline{SYNCB}
- Z-80 SIO/1 lacks \overline{DTRB}
- Z-80 SIO/0 has all four signals, but \overline{TxCB} and \overline{RxCB} are bonded together

The first bonding option above (SIO/2) is the preferred version for most applications. The pin descriptions are as follows:

B/ \overline{A} . Channel A Or B Select (input, High selects Channel B). This input defines which channel is accessed during a data transfer between the CPU and the SIO. Address bit A_0 from the CPU is often used for the selection function.

C/ \overline{D} . Control Or Data Select (input, High selects Control). This input defines the type of information transfer performed between the CPU and the SIO. A High at this input during a CPU write to the SIO causes the information on the data bus to be interpreted as a command for the channel selected by B/ \overline{A} . A Low at C/ \overline{D} means that the information on the data bus is data. Address bit A_1 is often used for this function.

\overline{CE} . Chip Enable (input, active Low). A Low level at this input enables the SIO to accept command or data input from the CPU during a write cycle or to transmit data to the CPU during a read cycle.

CLK. System Clock (input). The SIO user the standard Z-80 System Clock to synchronize internal signals. This is a single-phase clock.

\overline{CTSA} , \overline{CTSB} . Clear To Send (inputs, active Low). When programmed as Auto Enables, a Low on these inputs enables the respective transmitter. If not programmed as Auto Enables, these inputs may be programmed as general-purpose inputs. Both inputs are Schmitt-trigger buffered to accommodate slow-risetime signals. The SIO detects pulses on these inputs and interrupts the CPU on both logic level transitions. The Schmitt-trigger buffering does not guarantee a specified noise-level margin.

D_0 - D_7 . System Data Bus (bidirectional, 3-state). The system data bus transfers data and commands between the CPU and the Z-80 SIO. D_0 is the least significant bit.

\overline{DCDA} , \overline{DCDB} . Data Carrier Detect (inputs, active Low). These pins function as receiver enables if the SIO is programmed for Auto Enables; otherwise they may be used as general-purpose input pins. Both pins are Schmitt-trigger buffered to accommodate slow-risetime signals. The SIO detects pulses on these pins and interrupts the CPU on both logic level transitions. Schmitt-trigger buffer-




Figure 3. Z-80 SIO/1 Pin Functions




Figure 4. Z-80 SIO/1 Pin Assignments

Pin Description
(Continued)

ing does not guarantee a specific noise-level margin.

\overline{DTRA} , \overline{DTRB} . *Data Terminal Ready* (outputs, active Low). These outputs follow the state programmed into Z-80 SIO. They can also be programmed as general purpose outputs.

In the Z-80 SIO/I bonding option, \overline{DTRB} is omitted.

IEI. *Interrupt Enable In* (input, active High). This signal is used with IEO to form a priority daisy chain when there is more than one interrupt-driven device. A High on this line indicates that no other device of higher priority is being serviced by a CPU interrupt service routine.

IEO. *Interrupt Enable Out* (output, active High). IEO is High only if IEI is High and the CPU is not servicing an interrupt from this SIO. Thus, this signal blocks lower priority devices from interrupting while a higher priority device is being serviced by its CPU interrupt service routine.

\overline{INT} . *Interrupt Request* (output, open drain, active Low). When the SIO is requesting an interrupt, it pulls \overline{INT} Low.

\overline{IORQ} . *Input/Output Request* (input from CPU, active Low). \overline{IORQ} is used in conjunction with $\overline{B/A}$, $\overline{C/D}$, \overline{CE} and \overline{RD} to transfer commands and data between the CPU and the SIO. When \overline{CE} , \overline{RD} and \overline{IORQ} are all active, the channel selected by $\overline{B/A}$ transfers data to the CPU (a read operation). When \overline{CE} and \overline{IORQ} are active but \overline{RD} is inactive, the channel selected by $\overline{B/A}$ is written to by the CPU with either data or control information as specified by $\overline{C/D}$. If \overline{IORQ} and \overline{MI} are active simultane-

ously, the CPU is acknowledging an interrupt and the SIO automatically places its interrupt vector on the CPU data bus if it is the highest priority device requesting an interrupt.

\overline{MI} . *Machine Cycle* (input from Z-80 CPU, active Low). When \overline{MI} is active and \overline{RD} is also active, the Z-80 CPU is fetching an instruction from memory; when \overline{MI} is active while \overline{IORQ} is active, the SIO accepts \overline{MI} and \overline{IORQ} as an interrupt acknowledge if the SIO is the highest priority device that has interrupted the Z-80 CPU.

\overline{RxCA} , \overline{RxCB} . *Receiver Clocks* (inputs). Receive data is sampled on the rising edge of \overline{RxC} . The Receive Clocks may be 1, 16, 32 or 64 times the data rate in asynchronous modes. These clocks may be driven by the Z-80 CTC Counter Timer Circuit for programmable baud rate generation. Both inputs are Schmitt-trigger buffered (no noise level margin is specified).

In the Z-80 SIO/O bonding option, \overline{RxCB} is bonded together with \overline{TxCB} .

\overline{RD} . *Read Cycle Status* (input from CPU, active Low). If \overline{RD} is active, a memory or I/O read operation is in progress. \overline{RD} is used with $\overline{B/A}$, \overline{CE} and \overline{IORQ} to transfer data from the SIO to the CPU.

\overline{RxDA} , \overline{RxDB} . *Receive Data* (inputs, active High). Serial data at TTL levels.

RESET. *Reset* (input, active Low). A Low RESET disables both receivers and transmitters, forces \overline{TxDA} and \overline{TxDB} marking, forces the modem controls High and disables all interrupts. The control registers must be

Z80 SIO




Figure 5. Z-80 SIO/O Pin Functions




Figure 6. Z-80 SIO/O Pin Assignments

Pin Description
(Continued)

rewritten after the SIO is reset and before data is transmitted or received.

RTSA, RTSB. *Request To Send* (outputs, active Low). When the RTS bit in Write Register 5 (Figure 14) is set, the RTS output goes Low. When the RTS bit is reset in the Asynchronous mode, the output goes High after the transmitter is empty. In Synchronous modes, the RTS pin strictly follows the state of the RTS bit. Both pins can be used as general-purpose outputs.

SYNCA, SYNCB. *Synchronization* (inputs/outputs, active Low). These pins can act either as inputs or outputs. In the asynchronous receive mode, they are inputs similar to CTS and DCD. In this mode, the transitions on these lines affect the state of the Sync/Hunt status bits in Read Register 0 (Figure 13), but have no other function. In the External Sync mode, these lines also act as inputs. When external synchronization is achieved, SYNC must be driven Low on the second rising edge of Rx \bar{C} after that rising edge of Rx \bar{C} on which the last bit of the sync character was received. In other words, after the sync pattern is detected, the external logic must wait for two full Receive Clock cycles to activate the SYNC input. Once SYNC is forced Low, it should be kept Low until the CPU informs the external synchronization detect logic that synchronization has been lost or a new message is about to start. Character assembly begins on the rising edge of Rx \bar{C} that immediately precedes the falling edge of SYNC in the External Sync mode.

4

In the internal synchronization mode (Monosync and Bisync), these pins act as outputs that are active during the part of the receive clock (Rx \bar{C}) cycle in which sync characters are recognized. The sync condition is not latched, so these outputs are active each time a sync pattern is recognized, regardless of character boundaries.

In the Z-80 SIO/2 bonding option, SYNCB is omitted.

TxCA, TxCB. *Transmitter Clocks* (inputs). In asynchronous modes, the Transmitter Clocks may be 1, 16, 32 or 64 times the data rate; however, the clock multiplier for the transmitter and the receiver must be the same. The Transmit Clock inputs are Schmitt-trigger buffered for relaxed rise- and fall-time requirements (no noise level margin is specified). Transmitter Clocks may be driven by the Z-80 CTC Counter Timer Circuit for programmable baud rate generation.

In the Z-80 SIO/0 bonding option, TxCB is bonded together with RxCB.

TxDA, TxDB. *Transmit Data* (outputs, active High). Serial data at TTL levels. Tx \bar{D} changes from the falling edge of Tx \bar{C} .

W/RDYA, W/RDYB. *Wait/Ready A, Wait/Ready B* (outputs, open drain when programmed for Wait function, driven High and Low when programmed for Ready function). These dual-purpose outputs may be programmed as Ready lines for a DMA controller or as Wait lines that synchronize the CPU to the SIO data rate. The reset state is open drain.




Figure 7. Block Diagram

Functional Description

The functional capabilities of the Z-80 SIO can be described from two different points of view: as a data communications device, it transmits and receives serial data in a wide variety of data-communication protocols; as a Z-80 family peripheral, it interacts with the Z-80 CPU and other peripheral circuits, sharing the data, address and control buses, as well as being a part of the Z-80 interrupt structure. As a peripheral to other microprocessors,

the SIO offers valuable features such as non-vectored interrupts, polling and simple hand-shake capability.

5 Figure 8 illustrates the conventional devices that the SIO replaces.

The first part of the following discussion covers SIO data-communication capabilities; the second part describes interactions between the CPU and the SIO.




Figure 8. Conventional Devices Replaced by the Z-80 SIO

Data Communication Capabilities

The SIO provides two independent full-duplex channels that can be programmed for use in any common asynchronous or synchronous data-communication protocol. Figure 9 illustrates some of these protocols. The following is a short description of them. A more detailed explanation of these modes can be found in the *Z-80 SIO Technical Manual*.

Asynchronous Modes. Transmission and reception can be done independently on each channel with five to eight bits per character, plus optional even or odd parity. The transmitters can supply one, one-and-a-half or two stop bits per character and can provide a break output at any time. The receiver break-detection logic interrupts the CPU both at the start and end of a received break. Reception is protected from spikes by a transient spike-rejection mechanism that checks the signal one-half a bit time after a Low level is detected on the receive data input (RxDA or RxDB in Figure 5). If the Low does not persist—as in the case of a transient—the character assembly process is not started.

Framing errors and overrun errors are detected and buffered together with the partial character on which they occurred. Vectored

interrupts allow fast servicing of error conditions using dedicated routines. Furthermore, a built-in checking process avoids interpreting a framing error as a new start bit: a framing error results in the addition of one-half a bit time to the point at which the search for the next start bit is begun.

The SIO does not require symmetric transmit and receive clock signals—a feature that allows it to be used with a Z-80 CTC or many other clock sources. The transmitter and receiver can handle data at a rate of 1, 1/16, 1/32 or 1/64 of the clock rate supplied to the receive and transmit clock inputs.

In asynchronous modes, the SYNC pin may be programmed as an input that can be used for functions such as monitoring a ring indicator.

Synchronous Modes. The SIO supports both byte-oriented and bit-oriented synchronous communication.

Synchronous byte-oriented protocols can be handled in several modes that allow character synchronization with an 8-bit sync character (Monosync), any 16-bit sync pattern (Bisync), or with an external sync signal. Leading sync

**Data
Communi-
cation
Capabilities**
(Continued)

characters can be removed without interrupting the CPU.

Five-, six- or seven-bit sync characters are detected with 8- or 16-bit patterns in the SIO by overlapping the larger pattern across multiple incoming sync characters, as shown in Figure 10.

CRC checking for synchronous byte-oriented modes is delayed by one character time so the CPU may disable CRC checking on specific characters. This permits implementation of protocols such as IBM Bisync.

Both CRC-16 ($X^{16} + X^5 + 1$) and CCITT ($X^{16} + X^{12} + X^5 + 1$) error checking polynomials are supported. In all non-SDLC modes, the CRC generator is initialized to 0's; in SDLC modes, it is initialized to 1's. The SIO can be used for interfacing to peripherals such as hard-sectored floppy disk, but it cannot generate or check CRC for IBM-compatible soft-sectored disks. The SIO also provides a feature that automatically transmits CRC data when no other data is available for transmission. This allows very high-speed transmissions under DMA control with no need for CPU intervention at the end of a message. When there is no data or CRC to send in synchronous modes, the transmitter inserts 8- or 16-bit sync characters regardless of the programmed character length.

The SIO supports synchronous bit-oriented protocols such as SDLC and HDLC by performing automatic flag sending, zero insertion and CRC generation. A special command can be used to abort a frame in transmission. At the end of a message the SIO automatically transmits the CRC and trailing flag when the transmit buffer becomes empty. If a transmit

underrun occurs in the middle of a message, an external/status interrupt warns the CPU of this status change so that an abort may be issued. One to eight bits per character can be sent, which allows reception of a message with no prior information about the character structure in the information field of a frame.

The receiver automatically synchronizes on the leading flag of a frame in SDLC or HDLC, and provides a synchronization signal on the SYNC pin; an interrupt can also be programmed. The receiver can be programmed to search for frames addressed by a single byte to only a specified user-selected address or to a global broadcast address. In this mode, frames that do not match either the user-selected or broadcast address are ignored. The number of address bytes can be extended under software control. For transmitting data, an interrupt on the first received character or on every character can be selected. The receiver automatically deletes all zeroes inserted by the transmitter during character assembly. It also calculates and automatically checks the CRC to validate frame transmission. At the end of transmission, the status of a received frame is available in the status registers.

The SIO can be conveniently used under DMA control to provide high-speed reception or transmission. In reception, for example, the SIO can interrupt the CPU when the first character of a message is received. The CPU then enables the DMA to transfer the message to memory. The SIO then issues an end-of-frame interrupt and the CPU can check the status of the received message. Thus, the CPU is freed for other service while the message is being received.




Figure 9. Some Z-80 SIO Protocols




Figure 10.

I/O Interface Capabilities

The SIO offers the choice of polling, interrupt (vectored or non-vectored) and block-transfer modes to transfer data, status and control information to and from the CPU. The block-transfer mode can also be implemented under DMA control.

Polling. Two status registers are updated at appropriate times for each function being performed (for example, CRC error-status valid at the end of a message). When the CPU is operated in a polling fashion, one of the SIO's two status registers is used to indicate whether the SIO has some data or needs some data. Depending on the contents of this register, the CPU will either write data, read data, or just go on. Two bits in the register indicate that a data transfer is needed. In addition, error and other conditions are indicated. The second status register (special receive conditions) does not have to be read in a polling sequence, until a character has been received. All interrupt modes are disabled when operating the device in a polled environment.

Interrupts. The SIO has an elaborate interrupt scheme to provide fast interrupt service in real-time applications. A control register and a status register in Channel B contain the interrupt vector. When programmed to do so, the SIO can modify three bits of the interrupt vector in the status register so that it points directly to one of eight interrupt service routines in memory, thereby servicing conditions in both channels and eliminating most of the needs for a status-analysis routine.

Transmit interrupts, receive interrupts and external/status interrupts are the main sources of interrupts. Each interrupt source is enabled under program control, with Channel A having a higher priority than Channel B, and with receive, transmit and external/status interrupts prioritized in that order within each channel. When the transmit interrupt is enabled, the

CPU is interrupted by the transmit buffer becoming empty. (This implies that the transmitter must have had a data character written into it so it can become empty.) The receiver can interrupt the CPU in one of two ways:

- Interrupt on first received character
- Interrupt on all received characters

Interrupt-on-first-received-character is typically used with the block-transfer mode. Interrupt-on-all-received-characters has the option of modifying the interrupt vector in the event of a parity error. Both of these interrupt modes will also interrupt under special receive conditions on a character or message basis (end-of-frame interrupt in SDLC, for example). This means that the special-receive condition can cause an interrupt only if the interrupt-on-first-received-character or interrupt-on-all-received-characters mode is selected. In interrupt-on-first-received-character, an interrupt can occur from special-receive conditions (except parity error) after the first-received-character interrupt (example: receive-overflow interrupt).

The main function of the external/status interrupt is to monitor the signal transitions of the Clear To Send (CTS), Data Carrier Detect (DCD) and Synchronization (SYNC) pins (Figures 1 through 6). In addition, an external/status interrupt is also caused by a CRC-sending condition or by the detection of a break sequence (asynchronous mode) or abort sequence (SDLC mode) in the data stream. The interrupt caused by the break/abort sequence allows the SIO to interrupt when the break/abort sequence is detected or terminated. This feature facilitates the proper termination of the current message, correct initialization of the next message, and the accurate timing of the break/abort condition in external logic.

I/O Interface Capabilities
(Continued)

In a Z-80 CPU environment (Figure 11), SIO interrupt vectoring is "automatic": the SIO passes its internally-modifiable 8-bit interrupt vector to the CPU, which adds an additional 8 bits from its interrupt-vector (I) register to form the memory address of the interrupt-routine table. This table contains the address of the beginning of the interrupt routine itself. The process entails an indirect transfer of CPU control to the interrupt routine, so that the next instruction executed after an interrupt acknowledge by the CPU is the first instruction of the interrupt routine itself.

CPU/DMA Block Transfer. The SIO's block-transfer mode accommodates both CPU block transfers and DMA controllers (Z-80 DMA or other designs). The block-transfer mode uses the Wait/Ready output signal, which is selected with three bits in an internal control register. The Wait/Ready output signal can be programmed as a WAIT line in the CPU block-transfer mode or as a READY line in the DMA block-transfer mode.

To a DMA controller, the SIO READY output indicates that the SIO is ready to transfer data to or from memory. To the CPU, the WAIT output indicates that the SIO is not ready to transfer data, thereby requesting the CPU to extend the I/O cycle.




Figure 11. Typical Z-80 Environment

Internal Structure

The internal structure of the device includes a Z-80 CPU interface, internal control and interrupt logic, and two full-duplex channels. Each channel contains its own set of control and status (write and read) registers, and control and status logic that provides the interlace to modems or other external devices.

The registers for each channel are designated as follows:

- WR0-WR7 — Write Registers 0 through 7
- RR0-RR2 — Read Registers 0 through 2

The register group includes five 8-bit control registers, two sync-character registers and two status registers. The interrupt vector is written into an additional 8-bit register (Write Register 2) in Channel B that may be read through another 8-bit register (Read Register 2) in Channel B. The bit assignment and functional grouping of each register is configured to simplify and organize the programming process. Table 1 lists the functions assigned to each read or write register.

Read Register Functions

- RR0 Transmit/Receive buffer status, interrupt status and external status
- RR1 Special Receive Condition status
- RR2 Modified interrupt vector (Channel B only)

Write Register Functions

- WR0 Register pointers, CRC initialize, initialization commands for the various modes, etc.
- WR1 Transmit/Receive interrupt and data transfer mode definition.
- WR2 Interrupt vector (Channel B only)
- WR3 Receive parameters and control
- WR4 Transmit/Receive miscellaneous parameters and modes
- WR5 Transmit parameters and controls
- WR6 Sync character or SDLC address field
- WR7 Sync character or SDLC flag

Internal Structure
(Continued)

The logic for both channels provides formats, synchronization and validation for data transferred to and from the channel interface. The modem control inputs, Clear To Send (CTS) and Data Carrier Detect (DCD), are monitored by the external control and status logic under program control. All external control-and-status-logic signals are general-purpose in nature and can be used for functions other than modem control.

Data Path. The transmit and receive data path illustrated for Channel A in Figure 12 is identical for both channels. The receiver has three 8-bit buffer registers in a FIFO arrangement, in addition to the 8-bit receive shift register. This scheme creates additional time for the

CPU to service an interrupt at the beginning of a block of high-speed data. Incoming data is routed through one of several paths (data or CRC) depending on the selected mode and—in asynchronous modes—the character length.

The transmitter has an 8-bit transmit data buffer register that is loaded from the internal data bus, and a 20-bit transmit shift register that can be loaded from the sync character buffers or from the transmit data register. Depending on the operational mode, outgoing data is routed through one of four main paths before it is transmitted from the Transmit Data output (TxD).




Figure 12. Transmit and Receive Data Path (Channel A)

Programming

The system program first issues a series of commands that initialize the basic mode of operation and then other commands that qualify conditions within the selected mode. For example, the asynchronous mode, character length, clock rate, number of stop bits, even or odd parity might be set first; then the interrupt mode; and finally, receiver or transmitter enable.

Both channels contain registers that must be programmed via the system program prior to operation. The channel-select input (B/A) and the control/data input (C/D) are the command-structure addressing controls, and are normally controlled by the CPU address bus. Figures 15 and 16 illustrate the timing relationships for programming the write registers and transferring data and status.

Read Registers. The SIO contains three read registers for Channel B and two read registers for Channel A (RR0-RR2 in Figure 13) that can be read to obtain the status information; RR2 contains the internally-modifiable interrupt vector and is only in the Channel B register set. The status information includes error conditions, interrupt vector and standard communications-interface signals.

To read the contents of a selected read register other than RR0, the system program must first write the pointer byte to WR0 in exactly the same way as a write register operation. Then, by executing a read instruction, the contents of the addressed read register can be read by the CPU.

The status bits of RR0 and RR1 are carefully grouped to simplify status monitoring. For example, when the interrupt vector indicates that a Special Receive Condition interrupt has occurred, all the appropriate error bits can be read from a single register (RR1).

Write Registers. The SIO contains eight write registers for Channel B and seven write registers for Channel A (WR0-WR7 in Figure 14) that are programmed separately to configure the functional personality of the channels: WR2 contains the interrupt vector for both channels and is only in the Channel B register set. With the exception of WR0, programming the write registers requires two bytes. The first byte is to WR0 and contains three bits (D₀-D₂) that point to the selected register; the second byte is the actual control word that is written into the register to configure the SIO.

WR0 is a special case in that all of the basic commands can be written to it with a single byte. Reset (internal or external) initializes the pointer bits D₀-D₂ to point to WR0. This implies that a channel reset must not be combined with the pointing to any register.





Figure 13. Read Register Bit Functions

Programming
(Continued)


WRITE REGISTER 0

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀




WRITE REGISTER 1

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀




WRITE REGISTER 2 (CHANNEL B ONLY)

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀




WRITE REGISTER 3

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀




WRITE REGISTER 4

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀



WRITE REGISTER 5

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀



WRITE REGISTER 6


D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀



*Also SDLC Address 1 and

WRITE REGISTER 7

D₇ | D₆ | D₅ | D₄ | D₃ | D₂ | D₁ | D₀



*For SDLC 1 Must Be Programmed to 01111110 For Flag Reception

11

280 010

Figure 14. Write Register Bit Functions

Timing

The SIO must have the same clock as the CPU (same phase and frequency relationship, not necessarily the same driver).

12

Read Cycle. The timing signals generated by a Z-80 CPU input instruction to read a data or status byte from the SIO are illustrated in Figure 15.

Write Cycle. Figure 16 illustrates the timing and data signals generated by a Z-80 CPU output instruction to write a data or control byte into the SIO.

Interrupt-Acknowledge Cycle. After receiving an interrupt-request signal from an SIO (INT pulled Low), the Z-80 CPU sends an interrupt-acknowledge sequence (M1 Low, and IORQ Low a few cycles later) as in Figure 17.

The SIO contains an internal daisy-chained interrupt structure for prioritizing nested interrupts for the various functions of its two channels, and this structure can be used within an external user-defined daisy chain that prioritizes several peripheral circuits.

The IEI of the highest-priority device is terminated High. A device that has an interrupt pending or under service forces its IEO Low. For devices with no interrupt pending or under service, IEO = IEI.

To insure stable conditions in the daisy chain, all interrupt status signals are prevented from changing while M1 is Low. When IORQ is Low, the highest priority interrupt requestor (the one with IEI High) places its interrupt vector on the data bus and sets its

internal interrupt-under-service latch.

Return From Interrupt Cycle. Figure 18 illustrates the return from interrupt cycle. Normally, the Z-80 CPU issues a RETI (Return From Interrupt) instruction at the end of an interrupt service routine. RETI is a 2-byte opcode (ED-4D) that resets the interrupt-under-service latch in the SIO to terminate the interrupt that has just been processed. This is accomplished by manipulating the daisy chain in the following way.

The normal daisy-chain operation can be used to detect a pending interrupt; however, it cannot distinguish between an interrupt under service and a pending unacknowledged interrupt of a higher priority. Whenever "ED" is decoded, the daisy chain is modified by forcing High the IEO of any interrupt that has not yet been acknowledged. Thus the daisy chain identifies the device presently under service as the only one with an IEI High and an IEO Low. If the next opcode byte is "4D," the interrupt-under-service latch is reset.

The ripple time of the interrupt daisy chain (both the High-to-Low and the Low-to-High transitions) limits the number of devices that can be placed in the daisy chain. Ripple time can be improved with carry-look-ahead, or by extending the interrupt-acknowledge cycle. For further information about techniques for increasing the number of daisy-chained devices, refer to the Z-80 CPU Product Specification.




Figure 15. Read Cycle




Figure 16. Write Cycle




Figure 17. Interrupt Acknowledge Cycle




Figure 18. Return from Interrupt Cycle

Absolute Maximum Ratings

Voltages on all inputs and outputs with respect to GND -0.3 V to +7.0 V
 Operating Ambient Temperature As Specified in Ordering Information
 Storage Temperature -65°C to +150°C

13


Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above those indicated in the operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Test Conditions

The characteristics below apply for the following test conditions, unless otherwise noted. All voltages are referenced to GND (0 V). Positive current flows into the referenced pin. Available operating temperature ranges are:

- 0°C to +70°C,
+4.75 V ≤ V_{CC} ≤ +5.25 V
- -40°C to +85°C,
+4.75 V ≤ V_{CC} ≤ +5.25 V
- -55°C to +125°C,
+4.5 V ≤ V_{CC} ≤ +5.5 V

The product number for each operating temperature range may be found in the ordering information section.



DC Characteristics

Symbol	Parameter	Min	Max	Unit	Test Condition
V _{ILC}	Clock Input Low Voltage	-0.3	+0.45	V	
V _{IHC}	Clock Input High Voltage	V _{CC} -0.6	+5.5	V	
V _{IL}	Input Low Voltage	-0.3	+0.8	V	
V _{IH}	Input High Voltage	+2.0	+5.5	V	
V _{OL}	Output Low Voltage		+0.4	V	I _{OL} = 2.0 mA
V _{OH}	Output High Voltage	+2.4		V	I _{OH} = -250 μA
I _{LI}	Input Leakage Current	-10	+10	μA	0 < V _{IN} < V _{CC}
I _I	3-State Output/Data Bus Input Leakage Current	-10	+10	μA	0 < V _{IN} < V _{CC}
I _{L(SY)}	SYNC Pin Leakage Current	-40	+10	μA	0 < V _{IN} < V _{CC}
I _{CC}	Power Supply Current		100	mA	

Over specified temperature and voltage range.


Capacitance

Symbol	Parameter	Min	Max	Unit	Test Condition
C	Clock Capacitance		40	pF	Unmeasured
C _{IN}	Input Capacitance		5	pF	pins returned
C _{OUT}	Output Capacitance		10	pF	to ground

Over specified temperature range; f = 1MHz


Z80 810

AC
Electrical
Character-
istics



Number	Symbol	Parameter	Z-80 SIO		Z-80A SIO		Z-80B SIO		Unit
			Min	Max	Min	Max	Min	Max	
1	T _c C	Clock Cycle Time	400	4000	250	4000	165	4000	ns
2	T _w Ch	Clock Width (High)	170	2000	105	2000	70	2000	ns
3	T _f C	Clock Fall Time		30		30		15	ns
4	T _r C	Clock Rise Time		30		30		15	ns
5	T _w Cl	Clock Width (Low)	170	2000	105	2000	70	2000	ns
6	T _s AD(C)	\overline{CE} , C/D, B/A to Clock 1 Setup Time	160		145		60		ns
7	T _s CS(C)	\overline{IORQ} , \overline{RD} to Clock 1 Setup Time	240		115		60		ns
8	T _d C(DO)	Clock 1 to Data Out Delay		240		220		150	ns
9	T _s DI(C)	Data In to Clock 1 Setup (Write or $\overline{M1}$ Cycle)	50		50		30		ns
10	T _d RD(DO ₂)	\overline{RD} 1 to Data Out Float Delay		230		110		90	ns
11	T _d IO(DO ₁)	\overline{IORQ} 1 to Data Out Delay (INTACK Cycle)		340		160		100	ns
12	T _s M ₁ (C)	$\overline{M1}$ to Clock 1 Setup Time	210		90		75		ns
13	T _s IEI(IO)	IEI to \overline{IORQ} 1 Setup Time (INTACK Cycle)	200		140		120		ns
14	T _d M ₁ (IEO)	$\overline{M1}$ 1 to IEO 1 Delay (Interrupt before $\overline{M1}$)		300		190		160	ns
15	T _d IEI(IEO _r)	IEI 1 to IEO 1 Delay (after ED decode)		150		100		70	ns
16	T _d IEI(IEO _i)	IEI 1 to IEO 1 Delay		150		100		70	ns
17	T _d C(INT)	Clock 1 to \overline{INT} 1 Delay		200		200		150	ns
18	T _d IO(W/RW ₁)	\overline{IORQ} 1 or \overline{CE} 1 to $\overline{W/RDY}$ 1 Delay Wait Mode)		300		210		175	ns
19	T _d C(W/RR)	Clock 1 to $\overline{W/RDY}$ 1 Delay (Ready Mode)		120		120		100	ns
20	T _d C(W/RW ₂)	Clock 1 to $\overline{W/RDY}$ Float Delay (Wait Mode)		150		130		110	ns
21	T _h	Any unspecified Hold when Setup is specified	0		0		0		ns

AC
Electrical
Character-
istics
(Continued)



Z80 SIO

Number	Symbol	Parameter	Z-80 SIO		Z-80A SIO		Z-80B SIO		Unit
			Min	Max	Min	Max	Min	Max	
1	T_{wPh}	Pulse Width (High)	200		200		200		ns
2	T_{wPl}	Pulse Width (Low)	200		200		200		ns
3	$T_{cTx̄C}$	$\overline{Tx̄C}$ Cycle Time	400	∞	400	∞	330	∞	ns
4	$T_{wTx̄Cl}$	$\overline{Tx̄C}$ Width (Low)	180	∞	180	∞	100	∞	ns
5	$T_{wTx̄Ch}$	$\overline{Tx̄C}$ Width (High)	180	∞	180	∞	100	∞	ns
6	$T_{dTx̄C}(Tx̄D)$	$\overline{Tx̄C}$ \downarrow to TxD Delay (x1 Mode)		400		300		220	ns
7	$T_{dTx̄C}(W/RDY)$	$\overline{Tx̄C}$ \downarrow to $\overline{W/RDY}$ \downarrow Delay (Ready Mode)	5	9	5	9	5	9	Clk Periods*
8	$T_{dTx̄C}(INT)$	$\overline{Tx̄C}$ \downarrow to \overline{INT} \downarrow Delay	5	9	5	9	5	9	Clk Periods*
9	$T_{cRx̄C}$	$\overline{Rx̄C}$ Cycle Time	400	∞	400	∞	330	∞	ns
10	$T_{wRx̄Cl}$	$\overline{Rx̄C}$ Width (Low)	180	∞	180	∞	100	∞	ns
11	$T_{wRx̄Ch}$	$\overline{Rx̄C}$ Width (High)	180	∞	180	∞	100	∞	ns
12	$T_{sRx̄D}(Rx̄C)$	RxD to $\overline{Rx̄C}$ \downarrow Setup Time (x1 Mode)	0		0		0		ns
13	$T_{hRx̄D}(Rx̄C)$	$\overline{Rx̄C}$ \downarrow to RxD Hold Time (x1 Mode)	140		140		100		ns
14	$T_{dRx̄C}(W/RDY)$	$\overline{Rx̄C}$ \downarrow to $\overline{W/RDY}$ \downarrow Delay (Ready Mode)	10	13	10	13	10	13	Clk Periods*
15	$T_{dRx̄C}(INT)$	$\overline{Rx̄C}$ \downarrow to \overline{INT} \downarrow Delay	10	13	10	13	10	13	Clk Periods*
16	$T_{dRx̄C}(SYNC)$	$\overline{Rx̄C}$ \downarrow to \overline{SYNC} \downarrow Delay (Output Modes)	4	7	4	7	4	7	Clk Periods*
17	$T_{sSYNC}(Rx̄C)$	\overline{SYNC} \downarrow to $\overline{Rx̄C}$ \downarrow Setup (External Sync Modes)	-100		-100		100		ns

In all modes, the System Clock rate must be at least five times the maximum data rate.
RESET must be active a minimum of one complete Clock Cycle.
*System Clock

Ordering Information	Product Number	Package/Temp	Speed	Description	Product Number	Package/Temp	Speed	Description
	Z8440	CE,CM	2.5 MHz	Z80 SIO/0 (40-pin)	Z8441A	DE,DS	4.0 MHz	Z80A SIO/1 (40-pin)
	Z8440	CMB,CS	2.5 MHz	Same as above	Z8441A	PE,PS	4.0 MHz	Same as above
	Z8440	DE,DS	2.5 MHz	Same as above	Z8441B	CE,CM	6.0 MHz	Z80B SIO/1 (40-pin)
	Z8440	PE,PS	2.5 MHz	Same as above				
	Z8440A	CE,CM	4.0 MHz	Z80A SIO/0 (40-pin)	Z8441B	CMB,CS	6.0 MHz	Same as above
	Z8440A	CMB,CS	4.0 MHz	Same as above	Z8441B	DE,DS	6.0 MHz	Same as above
	Z8440A	DE,DS	4.0 MHz	Same as above	Z8441B	PE,PS	6.0 MHz	Same as above
	Z8440A	PE,PS	4.0 MHz	Same as above	Z8442	CE,CM	2.5 MHz	Z80 SIO/2 (40-pin)
	Z8440B	CE,CM	6.0 MHz	Z80B SIO/0 (40-pin)	Z8442	CMB,CS	2.5 MHz	Same as above
	Z8440B	CMB,CS	6.0 MHz	Same as above	Z8442	DE,DS	2.5 MHz	Same as above
	Z8440B	DE,DS	6.0 MHz	Same as above	Z8442	PE,PS	2.5 MHz	Same as above
	Z8440B	PE,PS	6.0 MHz	Same as above	Z8442A	CE,CM	4.0 MHz	Z80A SIO/2 (40-pin)
	Z8441	CE,CM	2.5 MHz	Z80 SIO/1 (40-pin)	Z8442A	CMB,CS	4.0 MHz	Same as above
	Z8441	CMB,CS	2.5 MHz	Same as above	Z8442A	DE,DS	4.0 MHz	Same as above
	Z8441	DE,DS	2.5 MHz	Same as above	Z8442A	PE,PS	4.0 MHz	Same as above
	Z8441	PE,PS	2.5 MHz	Same as above	Z8442B	CE,CM	6.0 MHz	Z80B SIO/2 (40-pin)
	Z8441A	CE,CM	4.0 MHz	Z80A SIO/1 (40-pin)	Z8442B	CMB,CS	6.0 MHz	Same as above
	Z8441A	CMB,CS	4.0 MHz	Same as above	Z8442B	DE,DS	6.0 MHz	Same as above
					Z8442B	PE,PS	6.0 MHz	Same as above

NOTES: C = Ceramic, D = Cerdip, P = Plastic; E = -40°C to +65°C, M = -55°C to +125°C, MB = -55°C to +125°C with MIL-STD-883 with Class B processing, S = 0°C to +70°C.

Z8449 17 Z80[®] SIO/9 Serial Input/Output Controller



Product Specification

March 1981

Features

- One full-duplex channel, with separate control and status lines for a modem or other device.
- Data rates of 0 to 500K bits/second in the x1 clock mode with a 2.5 MHz clock (Z-80 SIO), or 0 to 800K bits/second with a 4.0 MHz clock (Z-80A SIO).
- Asynchronous protocols: everything necessary for complete messages in 5, 6, 7 or 8 bits/character. Includes variable stop bits and several clock-rate multipliers; break generation and detection; parity, overrun and framing error detection.
- Receiver data registers quadruply buffered, transmitter registers doubly buffered.
- Synchronous protocols: everything necessary for complete bit- or byte-oriented messages in 5, 6, 7 or 8 bits/character, including IBM Bisync, SDLC, HDLC, CCITT-X.25 and others. Automatic CRC generation/checking, sync character and zero insertion/deletion, abort generation/detection and flag insertion.
- Highly sophisticated and flexible daisy-chain interrupt vectoring for interrupts without external logic.

General Description

The Z-80 SIO/9 Serial Input/Output Controller is a single-channel data communication interface with extraordinary versatility and capability. Functionally this device is identical to the Z-80 SIO, except that it operates in one channel only. Its basic functions as a serial-to-

parallel, parallel-to-serial converter/controller can be programmed by a CPU for a broad range of serial communication applications.

The device supports all common asynchronous and synchronous protocols, byte- or bit-oriented, and performs all of the functions

Z80 SIO/9




Figure 1. Z-80 SIO/9 Pin Functions




Figure 2. Z-80 SIO/9 Pin Assignments

General Description
(Continued)

traditionally done by UARTs, USARTs and synchronous communication controllers combined, plus additional functions traditionally performed by the CPU. Moreover, it does this with an exceptionally sophisticated interrupt structure that allows very fast transfers.

Full interfacing is provided for CPU and DMA control. In addition to data communication, the circuit can handle virtually all types of serial I/O with fast (or slow) peripheral devices. While designed primarily as a member of the Z-80 family, its versatility makes it well-suited to many other CPUs.

The Z-80 SIO/9 is an n-channel silicon-gate depletion-load device packaged in a 40-pin plastic or ceramic DIP. It uses a single +5 V

power supply and standard Z-80 family single-phase clock.

Refer to the *Z-80 SIO Product Specification* and the *Z-80 SIO Technical Manual* for detailed functional and electrical descriptions. All functional and electrical descriptions in these publications are applicable to the Z-80 SIO/9, except that Channel B cannot be used for data input or output and pins 22 through 30 must not be connected.

Write Register 2 (interrupt vector) and the Status Affects Vector bit in Write Register 1 are, however, still programmed by selecting Channel B with the B/A input. All other bits in Write Register 1 or Channel B must be programmed to 0.




Figure 3. Block Diagram

Ordering Information	Product Number	Package/Temp	Speed	Description	Product Number	Package/Temp	Speed	Description
	Z8449	CE	2.5 MHz	Z80 SIO/9 (40-pin)	Z8449A	DE	4.0 MHz	Z80A SIO/9 (40-pin)
	Z8449	CM	2.5 MHz	Same as above	Z8499A	DS	4.0 MHz	Same as above
	Z8449	CMB	2.5 MHz	Same as above	Z8449A	PE	4.0 MHz	Same as above
	Z8449	CS	2.5 MHz	Same as above	Z8449A	PS	4.0 MHz	Same as above
	Z8449	DE	2.5 MHz	Same as above	Z8449B	CE	6.0 MHz	Z80B SIO/9 (40-pin)
	Z8449	DS	2.5 MHz	Same as above	Z8449B	CM	6.0 MHz	Same as above
	Z8449	PE	2.5 MHz	Same as above	Z8449B	CMB	6.0 MHz	Same as above
	Z8449	PS	2.5 MHz	Same as above	Z8449B	CS	6.0 MHz	Same as above
	Z8449A	CE	4.0 MHz	Z80A SIO/9 (40-pin)	Z8449B	DE	6.0 MHz	Same as above
	Z8449A	CM	4.0 MHz	Same as above	Z8449B	DS	6.0 MHz	Same as above
	Z8449A	CMB	4.0 MHz	Same as above	Z8449B	PE	6.0 MHz	Same as above
	Z8449A	CS	4.0 MHz	Same as above	Z8449B	PS	6.0 MHz	Same as above

NOTES: C = Ceramic, D = Cerdip, P = Plastic, E = -40°C to +85°C, M = -55°C to +125°C, MI = -55°C to +125°C with MIL-STD-883 Class B processing, S = 0°C to -70°C.



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

EDITOR DE PAHTALLA

NOVIEMBRE, 1985.

Editor de Pantalla

①

Introducción

1. Modelo Conceptual

- Descripción -

Este editor le permite a usted pensar que lo que tiene en frente es un rollo de papel "infinito", al que llamaremos documento, en el cual puede ir escribiendo lo que desee.

Las características más generales de el documento son las siguientes :

1. Cuando se inicia la sesión el documento está en blanco y completamente enrollado. (Puede ver el letrero de fin, que ahí aparece. Su posición indica el tamaño actual del documento)

Ejemplo:

Inicie una sesión con el editor usando la instrucción :

edita <nombre del documento>

Presione varias veces la tecla que dice : return y observe como se desenrolla el documento.

Ahora presione las teclas ctrl y Z al mismo tiempo y vea como al ir borrando líneas el documento se va enrollando de nuevo !

2. Todo lo que usted teclee quedará impreso en el documento con la característica única de que puede modificarse en forma muy elegante y no tiene que preocuparse por manejar papel sino hasta el momento en que el documento este completamente terminado.

Ejemplo :

Escriba su poema, algoritmo, canción, pensamiento, etc. favorito presionando la tecla return cada vez que quiera pasar a una línea nueva.

Viaje a través de el documento usando las flechitas !

Búsque una línea que no le guste y reemplazela por otra , reescribiendo sobre ella !

Quisiera poner un comentario entre dos líneas seguidas ?
Posicione el cursor en la línea superior y presione la tecla return. Se insertará una línea automáticamente entre las dos líneas !

2. Descripción del sistema

- 1. Esta descripción pretende darle las herramientas necesarias para que en un futuro sea usted capaz de modificar, para su mayor comodidad, el editor.
- 2. La representación interna del documento es la forma en que se almacena en memoria todo lo que usted teclea.

Esta representación tiene la siguiente estructura : El inicio de el documento lo da un separador al cual apunta siempre el apuntador cuyo nombre es "loce", de la misma manera el final de el documento esta dado por un separador al cual apunta el letrero de fin.

Las líneas se almacenan en forma compactificada por ejemplo, si usted inicia una sesión y teclea :

La Luna
La luz, a la que, lentamente, enamora mi espíritu
fin

En la memoria tendremos :

↑	La Luna	La luz, a la que, lentamente, enamora mi espíritu,	↑
loce			fin

3. Lo que nos permite generar esta representación interna, en forma sencilla es el uso de un renglón que está entre el teclado y dicha representación interna y es en el cual se va almacenando todo lo que se teclea, hasta que se presiona la tecla de return.

Por ejemplo, en el caso anterior cuando usted presiona la tecla de return después de teclear "La Luna" la representación interna tendrá la forma siguiente:

```

      &La Luna&&
      ↑         ↑
    tope      fin

```

! Note que al presionar la tecla se inserta el texto más un separador que corresponde a el retorno de carro. !

y en el renglón lo que tendremos es el texto que se va tecleando :

```

    La luz, a la que lentamente
    ↑                               ↑
  renglón                          mx

```

Note que el inicio de el renglón esta dado por el apuntador llamado renglón. Y que la posición, dentro de el renglón, en el que se escribirá el caracter siguiente esta apuntada por el apuntador cuyo nombre es mx .

En el momento que usted presione la tecla return el texto que este en el renglón, más un separador que se le agrega, pasará a la memoria y entonces la representación interna quedará :

```

&La Luna&La luz, a la que, lentamente, enamora mi espíritu&&
↑                                     ↑
tope                                 fin

```

Y en la pantalla lo que usted estará viendo será lo siguiente :

```

La Luna
La luz, a la que, lentamente, enamora mi espíritu
      ( Aquí realmente hay una línea en blanco )
fin

```

! Note como cada separador marca el inicio de una línea, excepto por supuesto el de fin !

Como es que se relaciona el contenido de el renglón con lo que tenemos en la representación interna?, se preguntará, esto lo explico a continuación; suponga que tenemos el texto anterior.

La Luna
La luz, a la que, lentamente, enamora mi espíritu

fin

Y que usted con las flechitas posiciona el cursor en el renglón que dice : La Luna

En el renglón tendremos :

```
La Luna
↑
renglón
↑
mx.
```

! Con mx apuntado al inicio del renglón listo para modificar el texto !

Y la representación interna se verá de la manera siguiente :

&La Luna&La luz, a la que, lentamente, enamora mi espíritu&&

↑↑
lope my

↑
fin

! Y aquí aparece el último apuntador que usamos en la representación interna y cuyo nombre es my !

Este apuntador es importante ya que a la línea a la que apunta se copia en el renglón, y si se modifica el contenido de el renglón al teclear algo nuevo, my nos sirve como referencia para actualizar la representación interna.

Resresando a el ejemplo, si usted ahora haga con la flechita una línea y no modifiqué la anterior la representación interna se verá :

```

&La Luna&La luz, a la que, lentamente, enamora mi espíritu&&
↑           ↑
lope      mu
                                         ↑
                                         fin

```

Y en el rendión tendremos :

```

  La luz, a la que, lentamente, enamora mi espíritu
  ↑
rendion
  ↑
  mx

```

! Note como mu siempre apunta a el primer caracter de la línea !

Si en las condiciones actuales usted presiona la tecla de return entonces tendremos :

La representación interna se verá :

```

&La Luna&La luz, a la que, lentamente, enamora mi espíritu&&&
↑
lope
                                         ↑↑
                                         mu fin

```

Y en el rendión tendremos :

```

( línea en blanco )
↑
rendion
↑
mx

```


! Note como en la representación interna dos separadores, uno seguido de otro, representan una línea en blanco !

Y lo que usted estará viendo en la pantalla será lo siguiente :

```

La Luna
La luz, a la que, lentamente, enamora mi espíritu
( línea en blanco ) en esta línea deberá estar el cursor
( línea en blanco )
fin

```


**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

ARQUITECTURA DE EL EDITOR

NOVIEMBRE, 1985.

ARQUITECTURA DE EL EDITOR



EDITOR DE PANTALLA

```
RUTINA editor de pantalla ( nombre del archivo )
ESTABLECE medio ambiente del editor
SI existe el archivo,
  ENTONCES
    TRAELO.
  SINO
    CREALO
FIN de la presunta
INICIALIZA
  memoria principal
    ilope
    imx
    ifin
  almacen de edicion
    iren
    imx
  almacen de exhibicion
    ilfin
MUESTRA la primera pagina del documento en la pantalla
LLAMA al procesador de instrucciones
FIN de la rutina
```

IMPLEMENTACION EN FORTH

```
: edita  
  editando.  
  trae/crea  
  iaca  
  lose 1+ refrescar  
  leditor
```

PROCESADOR DE INSTRUCCIONES

```

RUTINA procesador de instrucciones
  INICIA un ciclo
  ACEPTA DATOS
  caracter ← tecla presionada por el usuario
  SI caracter = tecla de borrar
    ENTONCES
      borra el caracter
  SINO
    SI caracter = caracter de control
      ENTONCES
        BUSCALO
        SI busqueda = exitosa
          ENTONCES
            ejecutalo
          SINO
            continua
        FIN de la presunta
      SINO
        documento ← caracter
        se modifico el documento
      FIN de la presunta
    FIN de la presunta
  CONTINUA siempre con el ciclo
FIN de la rutina

```

IMPLEMENTACION EN FORTH

```

:: leditor ** car ide & ( SI SE AGREGAN PARAMETROS MODIFICAR to P. F. )
<do
  key .car
  car 7f = if
    rubout
  else
    car 20 < % menor e' 20 -> caracter de ctrl
    if
      dp @ .ide
      2 c,
      cf 1 c,
      car % lee el caracter de control, hay que prenderle un bit
      40 or % , el 6 , para convertirlo a caracter imprimible
      c,
      ide dp !
      context @ @ % vocabulario
      search
      not
      if
        execute
      fi
    else
      car texto
      sicambio.
    fi
  fi
od>

```

EDITAR

```

ROUTINA documento ( caracter )
SI posicion del cursor = 1 de columnas
  ENTONCES
    LLAMA asigna caracter Z cursor > limite * ) no crea
  SINO
    SI modo insercion = activo
      ENTONCES
        LLAMA inserta caracter
      SINO
        MUESTRA el caracter en la pantalla
        LLAMA asigna caracter
    FIN de la pregunta
  FIN de la pregunta
FIN de la rutina

```

IMPLEMENTACION EN FORTH

```
;; texto >> caracter &  
  cx #columnas 1- =  
  if  
    caracter #axis  
  else  
    imodo  
    if  
      caracter insercion  
    else  
      caracter echo  
      caracter #axis  
    fi  
  fi  
;
```


ASIGNA CARACTER

```

RUTINA asigna caracter (caracter)
ASIGNA a donde apunta mx el caracter
SI posicion = # de columnas
  ENTONCES
    LLAMA retorno de carro automatico
  SINO
    AVANZA apuntadores mx y cx
FIN de la pregunta
FIN de la rutina

```

IMPLEMENTACION EN FORTH

```

: asigna_caracter << val dir @ & val dir @ c!
  distancia #columnas >=
  if
    rcautomatico
  else
    mx 1+ .mx
  fi

```

INSERTA CARACTER

9

RUTINA inserta caracter (caracter)
RECORRE los caracteres hacia la 'derecha' de mx
LLAMA asigna caracter
MUESTRA el contenido del almacen de edicion
FIN de la rutina,

IMPLEMENTACION EN FORTH

```
mi: renglon insercion >> caracter posicion &  
  1  >randarbuffer          % >randar el renglon  
  caracter mxasis          % insertar caracter en  mx avanza mx y mx  
  sicambio  
  >pantalla                % enviar renglon a la pantalla
```



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"


ANEXO 4
TERMINALES DE VIDEO E IMPRESORAS

ING. HECTOR CALVARIO MARTINEZ

NOVIEMBRE, 1985.

TERMINALES DE VIDEO

- TUBOS DE RAYOS CATODICOS + TECLADO
(1840 POR WILLIAM CROOKFT THOMPSON FARADAY)
- TRABAJAN A MAYOR VELOCIDAD QUE LOS TTY
- APLICACIONES MAYORES:
 - DESPLIEGUE DE IMAGENES
 - GRAFICACION
- LA IMAGEN SE FORMA AL BARRER UNA PANTALLA FLUORESCENTE CON UN HAZ DE ELECTRONES PRODUCIDOS POR UN "CAÑON".
- DOS TIPOS DE TERMINALES DE VIDEO:
 - ALFANUMERICAS
 - GRAFICAS.
- ALFANUMERICAS: EL HAZ RECORRE LA PANTALLA 60 VECES/SEG, CONJUNTOS DE PUNTOS QUE REPRESENTAN UN CARACTER ASCII,



- GRAFICADORAS

CLASIFICACION DE LOS CRT'S:

1) POSICION DIRECTA (VECTOR):

SE "DIBUJAN" LAS PARTES DE LA FIGURA EN CUALQUIER SECUENCIA POR MEDIO DE SEGMENTOS DE LINEA (VECTORES). PARA LOGRAR LA PERMANENCIA DE LA IMAGEN, SE DIBUJAN CONTINUAMENTE LOS SEGMENTOS QUE LA COMPONEN MEDIANTE UN PROGRAMA EN UN PROCESADOR ESPECIAL CONECTADO AL SISTEMA DE DESPLIEGUE.

2) DESPLIEGUE POR BARRIDO:

LA IMAGEN SE FORMA POR UNA SECUENCIA FIJA DE EXPLORACION (BARRIDO) DE UN HAZ DE ELECTRONES SOBRE LA PANTALLA DE DERECHA A IZQUIERDA Y DE ARRIBA HACIA ABAJO, VARIANDOSE LA INTENSIDAD DEL HAZ.

- REPRESENTACION DE IMAGENES POR T.V.
- DESPLIEGUE DE DATOS PROVENIENTES POR COMPUTADORA,
 - .. TERMINALES DE CARACTERES PREFIJOS EN MEMORIA PROM.
 - .. TIPO BIT MAP (C/PUNTO DE LA PANTALLA (PIXEL) TIENE UNA CORRESPONDENCIA BIUNIVUCA CON UNA MEMORIA.

3) TUBOS DE ALMACENAMIENTO:

LAS FIGURAS SE FORMAN AL IGUAL QUE EN LOS DE POSICION DIRECTA, SOLO QUE EN ESTOS NO SE REQUIERE RETRAZAR LA IMAGEN.

4) DESPLIEGUE POR PLASMA:

LA IMAGEN SE FORMA POR LA IONIZACION DE UN GAS, EL CUAL PRODUCE UNA DESCARGA DE LUZ. LA PANTALLA ES UNA MATRIZ DE ELECTRODOS, Y EN CADA INTERSECCION HAY UNA CELDA DE DESPLIEGUE CON MEMORIA QUE CORRESPONDE A UN PUNTO.

APLICACIONES DE LOS SISTEMAS DE DESPLIEGUE

* TIPO POSICION DIRECTA Y TUBOS DE ALMACENAMIENTO:

EN SISTEMAS DE GRAFICACION:

- INFORMACION EN DISEÑO INDUSTRIAL
- INDUSTRIA DE LA CONSTRUCCION
- DISEÑO ELECTRONICO (CIRCUITOS INTEGRADOS)
- TARJETAS DE CIRCUITOS IMPRESOS

- #### EN INSTRUMENTACION:
- OSCILOSCOPIOS
 - ANALIZADORES DE ESPECTROS.

* TIPO DESPLIEGUE POR BARRIDO.

EN SISTEMAS DE CARACTERES PREFIJOS (ALFANUMERICOS):

- DESPLIEGUE DE CARACTERES A LA SALIDA DE UNA COMPUTADORA.

EN GRAFICACION

- REPRESENTACION DE IMAGENES REALES DE T.V.
- MANEJO DE INFORMACION PARA DISEÑO INDUSTRIAL
- INDUSTRIA DE LA CONSTRUCCION
- DISEÑO ELECTRONICO

* TIPO DESPLIEGUE POR PLASMA

- DESPLIEGUE DE CARACTERES A LA SALIDA DE UNA COMPUTADORA
- TERMINALES PARA PROCESAMIENTO DE PALABRA

I M P R E S O R A S

(MPI - 88G)

IMPRESION EN SENTIDO UNI Y BIDIRECCIONAL

Modo GRAFICAS

"BUFFER" PARA ALMACENAR LOS CARACTERES Y COMANDOS (1 K BYTE)

CUANDO EL BUFFER CONTIENE UNA LINEA A SER IMPRESA Y UN COMANDO APROPIADO A INICIADO LA IMPRESION, EL BUFFER QUEDA EN UN ESTADO TAL QUE SE PUEDEN MANDAR CARACTERES A LA IMPRESORA MIENTRAS LA IMPRESORA IMPRIME

LA COMPUTADORA PUEDE MANDAR INFORMACION IMPRIMIBLE A LA IMPRESORA Y DESPUES PROCEDER A PREPARAR INFORMACION ADICIONAL MIENTRAS LA IMPRESORA VACIA SU BUFFER.

SECUENCIA DE OPERACION (MPI 88G)

- I. A) BUFFER VACIO, CARACTERES HACIA LA IMPRESORA.
B) LOS CARACTERES SON ALMACENADOS EN EL BUFFER.
NO SE LLEVA A CABO LA IMPRESION HASTA QUE...
- II. UN COMANDO QUE INICIE LA IMPRESION SEA RECIBIDA EN EL FLUJO DE DATOS (CR, LF, UNA LINEA LLENA DE CARACTERES, ETC.).
ESTE CARACTER SE EXAMINA Y TAMBIEN SE ALMACENA EN EL BUFFER. LA IMPRESION SE INICIA, REMOVIENDO UN CARACTER POR TIEMPO DEL BUFFER HASTA QUE EL CARACTER QUE FORZA LA IMPRESION SE ALCANZE.
- III. SI EL BUFFER ESTA VACIO, LA IMPRESORA SE DETIENE.
- IV. SI HAY CARACTERES COMANDOS, ESTOS SE EJECUTAN
- V. SI HAY MENOS DE UNA LINEA COMPLETA EN EL BUFFER, TODOS LOS CARACTERES SON EXAMINADOS PARA VER SI HAY UN COMANDO (CR, LF, ETC.).
SI LO HAY, LA IMPRESORA INICIA A IMPRIMIR EN LA LINEA SIGUIENTE.
SI NO HAY TAL COMANDO LA IMPRESORA SE DETIENE HASTA QUE LLEGUE EL COMANDO.
- VI. SI HAY MAS DE UNA LINEA EN EL BUFFER, EL MICRO DE LA IMPRESORA INSERTA AUTOMATICAMENTE CR.
- VII. EL BUFFER OPERA EN MODO FIFO. CUANDO LOS CARACTERES SON REMOVIDOS DEL BUFFER, SU ESPACIO ES OCUPADO INMEDIATAMENTE POR NUEVOS CARACTERES.

TIPOS DE INTERFASE

IMPRESORAS ↔ FUENTE (COMP).

SERIAL: . COMUNICACION ASINCRONA

{	RS232C
	CURRENT LOOP

- . TRANSMISION DE DATOS EN DISTANCIAS RELATIVAMENTE LARGAS
- . MINIMO DE ALAMBRES USADOS (UN PAR)
- . TRANSMISION BIT A BIT A UNA CIERTA VELOCIDAD
- . DATOS EN MENSAJES DE 10 ó 11 BITS
- . PARA QUE LA IMPRESORA RECIBA LOS BITS APROPIADAMENTE TANTO LA COMPUTADORA COMO LA IMPRESORA DEBEN ESTAR AMBAS A UNA VELOCIDAD DE TRANSMISION ("BAUD RATE")

(w)

69

OPERACION RS232C (SERIAL)

NIVELES: "0" DE +3 A +25 V
 "1" DE -3 A -25 V

SERIAL	FUENTE	DESCRIPCION
(5) RECEIVED DATA	COMP.	DATO SERIAL DEL TRANSMISOR
(7) REQUEST TO SEND	IMPR.	LE INDICA A LA COMP. QUE LA IMPR. ESTA LISTA PARA RECIBIR DATOS.
(14) DATA TERMINAL READY	IMPR.	INDICA A LA COMP. QUE LA IMPR. ESTA ENCENDIDA.
(1) PROTECTIVE GROUND	IMPR.	TIERRA DEL CHASIS. NO CONECTADA CON LA SEÑAL DE TIERRA.
(13) SIGNAL GROUND	IMPR.	TIERRA DE SEÑAL Y LOGICA.
(10) CURRENT LOOP POSITIVE	COMP.	ENTRADA POSITIVA PARA UN LOOP DE CORRIENTE DE 20 MA.
(6) CURRENT LOOP NEGATIVE	COMP.	ENTRADA NEGATIVA PARA UN LOOP DE CORRIENTE DE 20 MA.
(2) BUSY	IMPR.	NIVEL QUE INDICA QUE LA IMPRESORA NO PUEDE ACEPTAR DATOS.



OPERACION POR LOOP DE CORRIENTE (SERIAL)

VARIACION DEL MODO DE TRANSMISION SERIAL. EN VEZ DE SER UN SISTEMA MANEJADO POR VOLTAJE ES MANEJADO POR CORRIENTE. SI LA CORRIENTE FLUYE A 20 MA \Rightarrow "1" SI NO ENTONCES "0"

DEBE EXISTIR EN LA IMPRESORA INTERFASES PARA LOOP DE CORRIENTE.

OPERACION EN PARALELO

- TRANSMISION BUFEREADA, PARALELA POR BIT, SERIAL POR CARACTER.
- SE USAN 3 LINEAS DE DATOS (EL BIT 8 SE TIENDE ELECTRICAMENTE).
- LOS DATOS SON "PUESTOS" (STROBE) POR LA COMPUTADORA Y SON RECIBIDOS Y "RECONOCIDOS" (ACKNOWLEDGED) POR LA IMPRESORA.
- SEÑAL DE BUSY INDICA EL STATUS DE LA IMPRESORA A LA COMPUTADORA. BUSY=1 CUANDO HAY UN CARACTER DE CONTROL DE MOV. DE PAPEL RECIBIDO EN LA IMPRESORA.





**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

APENDICE CAPITULO 8-INTERPRETES

ING. DAVID BETANCOURT

NOVIEMBRE; 1985.

5 - 10 KBYTES

- ES CONVERSACIONAL COMO LISP, BASIC O APL
- ES ESTRUCTURADO
- PERMITE COMPILACION INCREMENTAL
- ES EXTENSIBLE
- ESTA ESCRITO EN GRAN PARTE SOBRE SI MISMO Y POR LO TANTO ES MUY TRANSPORTABLE
- PUEDE INCLUIR UN SISTEMA DE MEMORIA VIRTUAL CONTROLABLE POR EL USUARIO
- ES BASTANTE RAPIDO

TRANSPORTABLE (NUCLEO = 2K)

EXTENSIBLE

CODIGO DE:

- DEFINICION DE TIPOS DE DATOS
- ACCESO A LOS DATOS

FUNCIONES DE CONTROL DE FLUJO

REDEFINIR PRIMITIVAS

$A(5, 7, 6) = B(1, 4) + C(10, 30, 50)$

1 4 B @ 10 30 50 C @ + 5 7 6 A !

TEMP = LEE1(1, 4) + LEE2(10, 30, 50)
CALL ESC(5, 7, 6, TEMP)

VOCABULARIO


COLECCION DE FUNCIONES QUE PUEDE
SEPARARSE Y RECIBIR UN NOMBRE

MEMORIA VIRTUAL

SCREENS

LENGUAJE INTERACTIVO:

DICCIONARIO




INTERPRETE EXTERNO (INTERFAZ CON EL USUARIO)

- ACEPTA CARACTERES DE LA TERMINAL
- SI RECIBE UN NUMERO LO METE AL STACK
- SI RECIBE UNA FUNCION, LA BUSCA Y LA EJECUTA



10 20 30 * + PRINT

- UN SOLO DELIMITADOR: ESPACIO

- CODIGO ESTRUCTURADO



: CMP X @ <0 IF 0 ! THEN ;




POCO LEGIBLE

PARAMETROS SIN NOMBRE

FALTA DE ANALISIS DE TIPOS


FALTA DE ANALISIS DE SINTAXIS

(FUNCIONES PEQUEÑAS)



INTERPRETE

EXTERNO



ORGANIZACION DEL DICCIONARIO

PRODUCTO DE MATRICES

```

0 VARIABLE SUMA
10 MATRIZ A
10 MATRIZ B
10 MATRIZ C
10 0 DO
  10 0 DO
    SUMA 0 SET
    10 0 DO
      SUMA @
      K > I > A
      I > J > B

      +
      SUMA !

      LOOP
      LOOP → K > J > C SUMA @ SWAP !
    LOOP
  10 0 DO
  10 0 DO
    J > I > C C @ .
    LOOP
  LOOP

```


ORDENAMIENTO DE NUMEROS

```
10 DIM A (10)
*****
20 FOR I = 1 TO 10
30 INPUT A-(I)
40 NEXT I
*****
50 F = 0
*****
60 FOR I = 1 TO 10
70 IF A(I) <= A(I+1) THEN GOTO 40
80 T = A(I)
90 A(I) = A(I+1)
100 A-(I+1) = T
110 F = 1
120 NEXT I
130 IF F = 1 THEN GOTO 50
*****
140 FOR I = 1 TO 10
150 PRINT A (I)
160 NEXT I
```

PRODUCTO DE 2 MATRICES

```
10 DIM A (10(10) B (10,10) ((10,10)
20 FOR I = 1 TO 10
30 FOR J = 1 TO 10
40 INPUT A(I,J), B (I,J)
50 NEXT J
60 NEXT I
70 FOR I = 1 TO 10
80 FOR J = 1 TO 10
90 SUMA = 0
100 FOR K = 1 TO 10
110 SUMA = SUMA + A(I,K) + B(K,J)
120 NEXT K
130 C (I,J) = SUMA
140 NEXT J
150 NEXT I
160 FOR I = 1 TO 10
170 FOR J = 1 TO 10
180 PRINT C(I,J)
190 NEXT J
200 NEXT I
```

ORDENAMIENTO DE CADENAS

```
10 DIM A$ (10)
20 FOR I=1 TO 10
30 READ A$ (I)
40 NEXT I
50 F = 0 I = 1
60 IF A$ (I) <= A$ (I+1) THEN GOTO 110
70 T$ = A$ (I+1)
80 A$ (I+1) = A$(I)
90 A$ (I) = T$
100 F = 1
110 F = I + 1
120 IF I <= 10 THEN GO TO 60
130 IF F = 1 THEN GOTO 50
140 FOR I = 1 TO 10
150 PRINT A$ (I)
160 NEXT (I)
170 DATA UNO DOS TRES CUATRO CINCO
180 DATA SEIS SIETE OCHO NUEVE DIEZ
```



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

EJEMPLO DE PROGRAMA EN ENSAMBLADORES

ING. ROLANDO CARRERA SANCHEZ

NOVIEMBRE, 1985.

viernes, septiembre 23, 1983
SUNIS, S

ARCHIVO FUENTE

1

1

¡ ESTE PROGRAMA CALCULA LA SUMA DE UN ARREGLO DE NUMEROS
¡ A CONTINUACION SE EXPLICA EL SIGNIFICADO DE LAS VARIABLES
¡ LNC = LONGITUD DEL ARREGLO A SUMAR.
¡ ARCL = DIRECCION INICIAL DEL ARREGLO
¡ SUMA = DIRECCION DONDE QUEDARA EL RESULTADO DE LA SUMA
¡ OJO estoy usando la directiva o pseudooperacion EQU
¡ con la que estoy definiendo el tamaño del arreglo a 10 bytes
¡ ya que OAH = 10 decimal.

¡
LNG: EQU OAH

¡ ahora defino el espacio para almacenar el arreglo
¡ el cual sera igual a la longitud anteriormente declarada.

¡
ARCL: DEFS LNG

¡ a continuacion declaro 2 bytes de memoria que contendran
¡ el resultado de la suma de los elementos del arreglo.

¡
SUMA DEFS 2

¡ NOTAR que se han omitido los dos puntos (:) de la etiqueta

¡ YA QUE TENEMOS DEFINIDAS NUESTRAS VARIABLES Y CONSTANTES
¡ COMENZAMOS A ESCRIBIR EL PROGRAMA QUE SUMA EL ARREGLO

¡ primero HL tendra la direccion inicial del arreglo

¡ en B se tendra el numero de elementos a sumar para
¡ controlar el loop con la instruccion DJNZ

¡ los resultados parciales de la suma se almacenaran
¡ en los registros A y C, siendo A el byte menos
¡ significativo y C el mas significativo. Por lo tanto
¡ iniciamos los valores de A y C igual a cero

¡ SE DECLARA LA ETIQUETA GLOBAL PARA QUE PUEDA SER
¡ USADA POR OTROS PROGRAMAS EN DONDE SE DEFINIRA
¡ EXTERNAL LA MISMA ETIQUETA.

GLOBAL SUMARG -

2

(2)

```
SUMARG: LD      HL,ARG1      ; DIRECCION DEL ARREGLO
          LD      B,LNG      ; NUMERO DE ELEMENTOS A SUMAR
          SUB     A          ; BRAJO = 0
          LD      C,A        ; BALTO = 0
SUM:      ADD     A,(HL)     ; SUM = SUM + ARG1*(HL)
          INC     HL
          JR      NC,SINCY   ; VE SI HUBO CARRY DE LA SUMA DE 8 BITS
          INC     C          ; SUMA EL ACARREO AL BALTO
SINCY    DJNZ    SUM        ; VE SI TODAVIA HAY DATOS PARA SUMAR
          ; SI YA TERMINO LA SUMA GUARDALA EN SUMA
          LD      HL,SUMA
          LD      (HL),A     ; GUARDA EL BRAJO
          INC     HL
          LD      (HL),C     ; GUARDA EL BALTO
          HALT
END
```

viernes, septiembre 23, 1983
SUM16.L

ARCHIVO ENSAMBLADO

SUM16

PAGE 1
ASM 516

LCC OBJ COME M SYMT SOURCE STATEMENT

3

```

1
2 ; ESTE PROGRAMA CALCULA LA SUMA DE UN ARREGLO DE NUMEROS
3 ; A CONTINUACION SE EXPLICA EL SIGNIFICADO DE LAS VARIABLES
4 ;
5 ; LNG = LONGITUD DEL ARREGLO A SUMAR
6 ;
7 ; ARGL = DIRECCION INICIAL DEL ARREGLO
8 ;
9 ; SUMA = DIRECCION DONDE QUEDARA EL RESULTADO DE LA SUMA
10 ;
11 ; CJO estoy usando la directiva o pseudoperacion EQU
12 ; con la que estoy definiendo el tamaño del arreglo a 10 bytes
13 ; ya que OAH = 10 decimas.
14 ;
15 LWC: EQU OAH
16 ;
17 ; ahora defino el espacio para almacenar el arreglo
18 ; el cual sera igual a la longitud anteriormente declarada.
19 ;
20 ARGL: DEFS LNG
21 ;
22 ; a continuacion declaro 2 bytes de memoria que contendran
23 ; el resultado de la suma de los elementos del arreglo.
24 ;
25 SUMA DEFS 2
26 ;
27 ; NOTAR que se han omitido los dos puntos (:) de la etiqueta
28 ;
29 ; YA QUE TENEMOS DEFINIDAS NUESTRAS VARIABLES Y CONSTANTES
30 ; COMENZAMOS A ESCRIBIR EL PROGRAMA QUE SUMA EL ARREGLO
31 ;
32 ;
33 ; primero HL tendra la direccion inicial del arreglo
34 ;
35 ; en B se tendra el numero de elementos a sumar para
36 ; controlar el loop con la instruccion DJNZ
37 ;
38 ; los resultados parciales de la suma se almacenaran
39 ; en los registros A y C, siendo A el byte menos
40 ; significativo y C el mas significativo. Por lo tanto
41 ; iniciamos los valores de A y C igual a cero.
42 ;
43 ; SE DECLARA LA ETIQUETA GLOBAL PARA QUE PUEDA SER
44 ; USADA POR OTROS PROGRAMAS EN DONDE SE DEFINIRA
45 ; EXTERNAL LA MISMA ETIQUETA.
46 ;

```

JO

OOBA

			45				
			47	GLOBAL	SUMARG		
			48	:			
			49	:			
0000	210000	R	50	SUMARG:	LD	HL,ARGL	: DIRECCION DEL ABREGIO
000F	060A		51		LD	B,LND	: NUMERO DE ELEMENTOS A SUMAR
0011	97		52		SUB	A	: EBAJO = 0
0012	4F		53		LD	C,A	: BALTO = 0
0013	84		54	SUM:	ADD	A,(HL)	: SUM = SUM + ARGL(HL)
0014	23		55		INC	HL	
0015	3001		56		JR	NC,SINCY	: VE SI HUBO CARRY DE LA SUMA DE 8 BITS
0017	0C		57		INC	C	: SUMA EL ACARREO AL BALTO
0018	10F9		58	SINCY	DJNZ	SUM	: VE SI TORNAVIA HAY DATOS PARA SUMAR

SUM16

PAGE 2
ASM 5.8

LOC	OPJ CODE	M	STMT	SOURCE	STATEMENT
			59		: SI YA TERMINO LA SUMA GUARALA EN SUMA
001A	210A00	R	60	LD	HL,SUMA
001B	77		61	LD	(HL),A
001E	23		62	INC	HL
001F	71		63	LD	(HL),C
0020	76		64	HALT	
			65	END	

Viernes, septiembre 23, 1983
SUM16.MAP
LINK 1.6

ARCHIVO CON LAS DECLARACIONES
(MAPA CREADO AL LIGAR
EL ARCHIVO ENSAMBLADO)

LOAD MAP		
MODULE	ORIGIN	LENGTH
SUM16	5000	0021
GLOBAL	ADDRESS	MODULE
SUMARG	500C	SUM16

PROGRAM SUM16 -- 0020 BYTES
ENTRY: 500C

viernes, septiembre 23, 1983
MAXI.S

ARCHIVO FUENTE
5

6

```

; *****
; ESTE PROGRAMA ENCUENTRA EL MAYOR VALOR DE UN ARREGLO DE NUMEROS.*
; *****

```

; A CONTINUACION SE EXPLICA EL SIGNIFICADO DE LAS VARIABLES

; LNG = LONGITUD DEL ARREGLO

; ARG1 = DIRECCION INICIAL DEL ARREGLO

; MAXI = DIRECCION DONDE QUEDARA EL VALOR MAXIMO

; OJO estoy usando la directiva o pseudoperacion EQU
; con la que estoy definiendo el tamaño del arreglo a 10 bytes
; ya que CAH = 10 decimas!

LNG: EQU CAH

; ahora defino el espacio para almacenar el arreglo
; el cual sera igual a la longitud anteriormente declarada:

ARG1: DEFS LNG

; a continuacion declaro 1 byte de memoria que contendra
; el resultado de la busqueda del valor maximo.

MAXI DEFS 1

; NOTAR que se han omitido los dos puntos (!) de la etiqueta

; YA QUE TENEMOS DEFINIDAS NUESTRAS VARIABLES Y CONSTANTES
; COMENZAMOS A ESCRIBIR EL PROGRAMA BUSCA EL MAXIMO

; primero HL tendra la direccion inicial del arreglo

; en B se tendra el numero de elementos a comparar
; para controlar el loop con la instruccion DJNZ.

; el resultado parcial se almacenara en el registro A
; iniciamos el valor maximo como 0 en el registro A

; SE DECLARA LA ETIQUETA GLOBAL PARA QUE PUEDA SER
; USADA POR OTROS PROGRAMAS EN DONDE SE DEFINIRA
; EXTERNAL LA MISMA ETIQUETA.

GLOBAL MAXARG

```

MAXARG: LD      HL,ARG1      ; DIRECCION DEL ARREGLO
        LD      R,LNS       ; TAMANO DEL ARREGLO
        SJR     A           ; MAXIMO = 0
ESMAX:  CP      (HL)        ; ES EL ELEMENTO ARG1(HL) > MAXI(A)
        JR      NC,SIGMAX   ; VE SI NO HUBO CARRY DE LA COMPARACION
        LD      A,(HL)      ; ACTUALIZA EL MAXIMO MAXI = ARG1(HL)
SIGMAX: INC     HL         ; SIGUIENTE ELEMENTO DEL ARREGLO
        DJNZ    ESMAX      ; VE SI TODAVIA HAY DATOS
        ;
        ; SI YA TERMINO LA BUSQUEDA GUARDA EL MAXIMO EN MAXI
        ;
        LD      HL,MAXI
        LD      (HL),A      ; GUARDA EL MAXIMO

```

```

HALT
END

```

LOC OBJ CODE M STMT SOURCE STATEMENT

7

```

1
2 : *****
3 : ESTE PROGRAMA ENCUENTRA EL MAYOR VALOR DE UN ARREGLO DE NUMEROS
4 : *****
5 :
6 : A CONTINUACION SE EXPLICA EL SIGNIFICADO DE LAS VARIABLES
7 :
8 : LNG = LONGITUD DEL ARREGLO
9 :
10 : ARGU = DIRECCION INICIAL DEL ARREGLO
11 :
12 : MAXI = DIRECCION DONDE QUEDARA EL VALOR MAXIMO
13 :
14 : OJO estoy usando la directive o pseudoperacion EQU
15 : con la que estoy definiendo el tamaño del arreglo a 10 bytes
16 : ya que OAH = 10 decimal.
17 ;
18 LNG: EQU OAH
19 ;
20 : ahora defino el espacio para almacenar el arreglo
21 : el cual sera igual a la longitud anteriormente declarada.
22 ;
23 ARGU: DEFS LNG
24 ;
25 : a continuacion declaro 1 byte de memoria que contendra
26 : el resultado de la busqueda del valor maximo.
27 ;
28 MAXI DEFS 1
29 ;
30 : NOTAR que se han omitido los dos puntos (!) de la etiqueta
31 ;
32 : YA QUE TENEMOS DEFINIDAS NUESTRAS VARIABLES Y CONSTANTES
33 : COMENZAMOS A ESCRIBIR EL PROGRAMA BUSCA EL MAXIMO
34 ;
35 ;
36 : primero HI tendra la direccion inicial del arreglo
37 ;
38 : en B se tendra el numero de elementos a comparar
39 : para controlar el loop con la inclusione BINZ.
40 ;
41 : el resultado parcial se almacenara en el registro A
42 : iniciamos el valor maximo como 0 en el registro A
43 ;
44 : SE DECLARA LA ETIQUETA GLOBAL PARA QUE PUEDA SER
45 : USADA POR OTROS PROGRAMAS EN DONDE SE DEFINIRA
46 : EXTERNAL LA MISMA ETIQUETA.
47 ;
48 GLOBAL MAXARG
49 ;

```

0000

000A

0006	210000	R	50	;			
000E	C60A		51	MAXARG:	LD	HL,ARGL	; DIRECCION DEL ARREGLO
0010	97		52		LD	R,LNC	; TAMANO DEL ARREGLO
0011	FE		53		SUB	A	; MAXIMO = 0
0012	3001		54	ESMAX:	CP	(HL)	; ES EL ELEMENTO ARGL(HL) > MAXI(A)
0014	7E		55		JE	NO,SIGMAX	; VE SI NO HUBO CARRY DE LA COMPARACION
0015	23		56		LD	A,(HL)	; ACTUALIZA EL MAXIMO MAXI = ARGL(HL)
0016	10F9		57	SIGMAX	INC	HL	; SIGUIENTE ELEMENTO DEL ARREGLO
			58		DJNZ	ESMAX	; VE SI TOBAVIA HAY DATOS

8

9

LOC OBJ CODE M STMT SOURCE STATEMENT

PAGE 2
ASM 5.8

			59	;			
			60	;			
			61	;			
0018	210A00	R	62		LD	HL,MAXI	
001B	77		63		LD	(HL),A	; GUARDA EL MAXIMO
001C	76		64		HALT		
			65		END		

OCH

viernes, septiembre 23, 1993
MAXI.MAP
LINK 1.6

*MAPA DE MEMORIA
DONDE SE CARGARÁ
EL PROGRAMA OBJETO*

10

LOAD MAP		
MODULE	ORIGIN	LENGTH
MAXI	5000	0010
GLOBAL	ADDRESS	MODULE
MAXARG	500B	MAXI

PROGRAM MAXI -- 0080 BYTES
ENTRY: 500B

; SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
; DOS BLOQUES DE MEMORIA

```
COMPARA MACRO #BLQ1,#BLQ2,#NBYTES
COND .NOT.(#NBYTES='') ; ESTAN LOS 3 PARAMETROS??
                          ; ENTONCES ENSAMBLA.
PUSH HL ; SALVA LOS REGISTROS EN EL STACK
PUSH DE
PUSH BC
PUSH AF
LD HL,#BLQ1 ;CARGA LOS REGISTROS CON LOS PARAMETROS
LD DE,#BLQ2
LD C,#BYTES
CALL COMPR
POP AF
POP BC
POP DE
POP HL

COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
           ; LLAMA A ESTE MACRO.
JR FCP##YM
LD A,(DE) ; TRAE UN CARACTER
CF (HL) ; SON IGUALES
RET NZ ; TERMINA SI SON DIFERENTES
INC HL
INC DE
DJNZ COMPR ; TERMINO DE COMPARAR??
RET

PRIEXP DEFL 0
ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
ENDC ; #NBYTES='''
FCP##YM ENDM
```

; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO

```
GLOBAL EJEMPLO
PRIEXP DEFL 1 ; BANDERA PARA MANEJAR LA EXPANSION CONDICIONAL
EJEMPLO COMPARA 5000H 6000H 04H
COMPARA 5000H 6000H 04H
HALT
END
```

10

```

1
2
3 ; SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
4 ; DOS BLOQUES DE MEMORIA
5
6 COMPARA MACRO #BLR1,#BLR2,#NBYTES
7 COND .NOT.('NBYTES'='') ; ESTAN LOS 3 PARAMETROS??
8 ; ENTONCES ENSAMBLA.
9 PUSH HI ; SALVA LOS REGISTROS EN EL STACK
10 PUSH DE
11 PUSH BC
12 PUSH AF
13 LD HL,#BLR1 ;CARGA LOS REGISTROS CON LOS PARAMETROS
14 LD DE,#BLR2
15 LD C,#NBYTES ; SE OMITIÓ LA N
; DE LA ETIQUETA DEL
; TERCER PARAMETRO
; #NBYTES
; ↑
16 CALL COMP
17 POP AF
18 POP BC
19 POP DE
20 POP HL
21
22 COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
23 ; LLAMA A ESTE MACRO.
24 JB FCP#YM
25 COMP LD A,(DE) ; TRAE UN CARACTER
26 CP (HL) ; SON IGUALES
27 RET NZ ; TERMINA SI SON DIFERENTES
28 INC HL
29 INC DE
30 DJNZ COMP ; TERMINO DE COMPARAR??
31 RET
32
33 PRIEXP DEFL 0
34 ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
35 ENDC ; 'NBYTES'=''
36 FCP#YM ENDM
37
38 ; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO
39
40
41
42 GLOBAL EJEMPLO
43 PRIEXP DEFL 1 ; BANDERA PARA MANEJAR LA EXPANSION CONDICIONAL
44 EJEMPLO COMPARA 5000H 6000H CAH
COND .NOT.('CAH'='') ; ESTAN LOS 3 PARAMETROS??
; ENTONCES ENSAMBLA.
; SALVA LOS REGISTROS EN EL STACK
PUSH HL
PUSH DE
PUSH BC
PUSH AF
LD HL,5000H ;CARGA LOS REGISTROS CON LOS PARAMETROS
LD DE,6000H
CALL COMP
POP AF
POP BC
POP DE
POP HL

```

```

0000 ES
0001 DE
0002 CE
0003 FE
0004 210050
0007 110060
000A CD1300 R
000B F1
000E C1
000F B1
0010 F1

```

```

COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
; LLAMA A ESTE MACRO.
0011 1808 JR FCP0000
0013 1A COMPR LB A,(DE) ; TRAE UN CARACTER
0014 BE CP (HL) ; SON IGUALES
0015 C0 RET NZ ; TERMINA SI SON DIFERENTES
0016 23 INC HL
0017 13 INC DE
0018 10F9 DJNZ COMPR ; TERMINO DE COMPARAR??
001A C9 RET ;

```

```

PRIEXP DEFL 0
ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
ENDC ; '0AH'='''

```

*

```

FCP0000
45 COMPARA 5000H 6000H 0AH
COND .NOT.( '0AH'=''' ) ; ESTAN LOS 3 PARAMETROS??
; ENTONCES ENSAMBLA.
; SALVA LOS REGISTROS EN EL STACK

```

```

001B E5 PUSH HL
001C D5 PUSH DE
001D C5 PUSH BC
001E F5 PUSH AF
001F 210050 LB HL,5000H ;CARGA LOS REGISTROS CON LOS PARAMETROS
0022 110060 LB DE,6000H
0025 CD1300 CALL COMPR
0028 F1 POP AF
0029 C1 POP BC
002A D1 POP DE
002B E1 POP HL

```

```

COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
; LLAMA A ESTE MACRO.

```

```

COMPR JR FCP0001
LB A,(DE) ; TRAE UN CARACTER
CP (HL) ; SON IGUALES
RET NZ ; TERMINA SI SON DIFERENTES
INC HL
INC DE
DJNZ COMPR ; TERMINO DE COMPARAR??
RET ;

```

```

PRIEXP DEFL 0
ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
ENDC ; '0AH'='''

```

**

```

*** MULTIPLE DECLARATION ***
002C 76 46 HALT
47 END

```

* COMO EL ENSAMBLADOR SOLO TOMA LOS PRIMEROS 6 CARACTERES, CREE QUE {FCP000|0} son iguales y protesta.

**

; SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
; DOS BLOQUES DE MEMORIA

```

;
COMPARA MACRO  #BLQ1, #BLQ2, #BYTES
COND          !NOT.( '#BYTES'='') ; ESTAN LOS 3 PARAMETROS??
                ; ENTONCES ENSAMBLA.
    PUSH     HL                ; SALVA LOS REGISTROS EN EL STACK
    PUSH     DE
    PUSH     EC
    PUSH     AF
    LD       HL, #BLQ1        ; CARGA LOS REGISTROS CON LOS PARAMETROS
    LD       DE, #BLQ2
    LD       C, #BYTES
    CALL    COMPR
    POP      AF
    POP      EC
    POP      DE
    POP      HL

COND          PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
                ; LLAMA A ESTE MACRO.
COMPR        JR      FC#YM
    LD       A, (DE)          ; TRAE UN CARACTER
    CP       (HL)             ; SON IGUALES
    RET      NZ               ; TERMINA SI SON DIFERENTES
    INC     HL
    INC     DE
    DJNZ    COMPR            ; TERMINO DE COMPARAR??
    RET

PRIEXP DEFN 0
ENDC      ; ES LA PRIMERA EXPANSION DE MACRO??
ENDC      ; '#BYTES'=''
FC#YM ENDM

```

; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO.

```

GLOBAL EJEMPLO
PRIEXP DEFN 1 ; BANDERA PARA MANEJAR LA EXPANSION CONDICIONAL
EJEMPLO COMPARA 5000H 6000H 0AH
COMPARA 5000H 6000H 0AH
HALT
END

```


COMPARA

13

```

1
2
3 ; SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
4 ; DOS BLOQUES DE MEMORIA
5
6 COMPARA MACRO #BLQ1,#BLQ2,#NBYTES
7 COND .NOT.(#NBYTES='') ; ESTAN LOS 3 PARAMETROS??
8 ; ENTONCES ENSAMBLA.
9 PUSH HL ; SALVA LOS REGISTROS EN EL STACK
10 PUSH DE
11 PUSH BC
12 PUSH AF
13 LD HL,#BLQ1 ;CARGA LOS REGISTROS CON LOS PARAMETROS
14 LD DE,#BLQ2
15 LD C,#NBYTES
16 CALL COMP
17 POP AF
18 POP BC
19 POP DE
20 POP HL
21
22 COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
23 ; LLAMA A ESTE MACRO.
24 JR FCI#YM
25 COMP LD A,(DE) ; TRAE UN CARACTER
26 CP (HL) ; SON IGUALES
27 RET NZ ; TERMINA SI SON DIFERENTES
28 INC HL
29 INC DE
30 DJNZ COMP ; TERMINO DE COMPARAR??
31 RET
32
33 PRIEXP DEFL 0
34 ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
35 ENDC ; '#NBYTES'=''.
36 FCI#YM ENDM
37
38 ; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO
39 ;
40 ;
41
42 ; DIGITAL EJEMPLO
43 PRIEXP DEFL 1 ; BANDERA PARA MANEJAR LA EXPANSION CONDICIONAL
44 EJEMPLO COMPARA 5000H 6000H 0AH
45 COND .NOT.(#0AH='') ; ESTAN LOS 3 PARAMETROS??
46 ; ENTONCES ENSAMBLA.
47 PUSH HL ; SALVA LOS REGISTROS EN EL STACK
48 PUSH DE
49 PUSH BC
50 PUSH AF
51 LD HL,5000H ;CARGA LOS REGISTROS CON LOS PARAMETROS
52 LD DE,6000H
53 LD C,0AH
54 CALL COMP
55 POP AF
56 POP BC
57 POP DE
58 POP HL

```

```

0000 ES
0001 DS
0002 CS
0003 FS
0004 210050
0007 110060
000A 0E0A
000C 0D1500 R
000F F1
0010 C1
0011 D1
0012 E1

```

LOC OBJ CODE M STMT SOURCE STATEMENT

14

```

*
0013 1808
0015 1A      COMP R LD      FC0000      ; TRAE UN CARACTER
0016 BE      COMP R CP      (HL)      ; SON IGUALES
0017 C0      COMP R RET     NZ      ; TERMINA SI SON DIFERENTES
0018 23      COMP R INC     HL
0019 13      COMP R INC     DE
001A 10F9    COMP R DJNZ    COMP      ; TERMINO DE COMPARAR??
001C C9      COMP R RET

PRIEXP DEFL 0
ENDC    ; ES LA PRIMERA EXPANCIION DE MACRO??
ENDC    ; '0AH'='

FC0000
45 COMPARA 5000H 6000H 0AH,
COND .NOT.('0AH'='') ; ESTAN LOS 3 PARAMETROS??
; ENTONCES ENSAMBLA.
; SALVA LOS REGISTROS EN EL STACK
001D E5      COMP R PUSH   HL
001E B5      COMP R PUSH   DE
001F C5      COMP R PUSH   BC
0020 F5      COMP R PUSH   BF
0021 210050   COMP R LD      HL,5000H   ;CARGA LOS REGISTROS CON LOS PARAMETROS
0024 110060   COMP R LD      DE,6000H
0027 0E0A     COMP R LD      C,0AH
0029 0D1500   COMP R CALL   COMP
002C F1      COMP R POP    AF
002D 01      COMP R POP    BC
002E B1      COMP R POP    DE
002F E1      COMP R POP    HL

```

```

#
COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
; LLAMA A ESTE MACRO.
COMP R JR      FC0001
LD      A,(DE) ; TRAE UN CARACTER
CP      (HL)   ; SON IGUALES
RET     NZ     ; TERMINA SI SON DIFERENTES
INC     HL
INC     DE
DJNZ    COMP   ; TERMINO DE COMPARAR??
RET

PRIEXP DEFL 0
ENDC    ; ES LA PRIMERA EXPANCIION DE MACRO??
ENDC    ; '0AH'='

FC0001
0030 76      COMP R HALT
46
47      COMP R END

```

OBSERVAR COMO LA RUTINA * SOLO SE EXPANDIÓ EN LA PRIMERA LLAMADA AL MACRO, PERO YA NO EN LA SEGUNDA (#).

15

#

```

1
2 ;
3 ; SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
4 ; DOS BLOQUES DE MEMORIA
5 ;
6 COMPARA MACRO #BLO1,#BLO2,#NBYTES
7 COND .NOT.( '#NBYTES'='') ; ESTAN LOS 3 PARAMETROS??
8 ; ENTONCES ENSAMBLA.
9 PUSH HL ; SALVA LOS REGISTROS EN EL STACK
10 PUSH DE
11 PUSH BC
12 PUSH AF
13 LD HL,#BLO1 ;CARGA LOS REGISTROS CON LOS PARAMETROS
14 LD DE,#BLO2
15 LD C,#NBYTES
16 CALL COMP
17 POP AF
18 POP BC
19 POP DE
20 POP HL
21
22 COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
23 ; LLAMA A ESTE MACRO.
24 JR FC#YM
25 COMP LD A,(DE) ; TRAE UN CARACTER
26 CP (HL) ; SON IGUALES
27 RET NZ ; TERMINA SI SON DIFERENTES
28 INC HL
29 INC DE
30 DJNZ COMP ; TERMINO DE COMPARAR??
31 RET ;
32
33 PRIEXP DEFL 0
34 ENDC ; ES LA PRIMERA EXPANSION DE MACRO??
35 ENDC ; '#NBYTES'=''
36 FC#YM ENDM
37
38 ; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO
39 ;
40 ;
41
42 GLOBAL EJEMPLO
43 PRIEXP DEFL 1 ; BANDERA PARA MANEJAR LA EXPANSION CONDICION
44 EJEMPLO COMPARA 5000H 6000H
45 COND .NOT.( ''='') ; ESTAN LOS 3 PARAMETROS??
46 ; ENTONCES ENSAMBLA.
47 PUSH HL ; SALVA LOS REGISTROS EN EL STACK
48 PUSH DE
49 PUSH BC
50 PUSH AF
51 LD HL,5000H ;CARGA LOS REGISTROS CON LOS PARAMETROS
52 LD DE,6000H
53 LD C,
54 CALL COMP
55 POP AF
56 POP BC
57 POP DE
58 POP HL

```

*

16

```

COND  PRIEXP  ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
          ; LLAMA A ESTE MACRO.

COMPR  JR      FC0000
      LD      A,(DE)      ; TRAF UN CARACTER
      CP      (HL)        ; SON IGUALES
      RET     NZ          ; TERMINA SI SON DIFERENTES
      INC     HL
      INC     DE
      DJNZ    COMPR      ; TERMINO DE COMPARAR??
      RET

PRIEXP  DEFL    0
      ENDC    ; ES LA PRIMERA EXPANCIION DE MACRO??
      ENDC    ; 'OAH'='

FC0000
45      COMPARA 5000H 6000H 0AH
      COND    (NOT,(('OAH'='))) ; ESTAN LOS 3 PARAMETROS??
          ; ENTONCES ENSAMBLA.
          ; SALVA LOS REGISTROS EN EL STACK
0000    E5      PUSH  HL
0001    D5      PUSH  DE
0002    C5      PUSH  EC
0003    F5      PUSH  AF
0004    210050  LD      HL,5000H      ;CARGA LOS REGISTROS CON LOS PARAMETROS
0007    110060  LD      DE,6000H
000A    0E0A    LD      C,OAH
000C    CD1500  CALL   COMPR
000F    F1      POP   AF
0010    C1      POP   EC
0011    B1      POP   DE
0012    E1      POP   HL

COND  PRIEXP  ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
          ; LLAMA A ESTE MACRO.

0013    1B08
0015    1A      COMPR  JR      FC0001
      LD      A,(DE)      ; TRAF UN CARACTER
      CP      (HL)        ; SON IGUALES
      RET     NZ          ; TERMINA SI SON DIFERENTES
      INC     HL
      INC     DE
      DJNZ    COMPR      ; TERMINO DE COMPARAR??
      RET

PRIEXP  DEFL    0
      ENDC    ; ES LA PRIMERA EXPANCIION DE MACRO??
      ENDC    ; 'OAH'='

FC0001
001D    76      45      HALT
          47      END

```

* OBSERVAR COMO EN * AL FALTAR UNO DE LOS PARAMETROS EN LA LLAMADA AL MACRO NO ENSAMBLA USADA POR LA CONDICIÓN DE ENSAMBLADO EN #



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

Z80 - CPU
Z80A - CPU
TECHNICAL MANUAL

NOVIEMBRE, 1985

1.0 INTRODUCTION

1

The term "microcomputer" has been used to describe virtually every type of small computing device designed within the last few years. This term has been applied to everything from simple "microprogrammed" controllers constructed out of TTL MSI up to low end minicomputers with a portion of the CPU constructed out of TTL LSI "bit slices." However, the major impact of the LSI technology within the last few years has been with MOS LSI. With this technology, it is possible to fabricate complete and very powerful computer systems with only a few MOS LSI components.

The Zilog Z-80 family of components is a significant advancement in the state-of-the-art of microcomputers. These components can be configured with any type of standard semiconductor memory to generate computer systems with an extremely wide range of capabilities. For example, as few as two LSI circuits and three standard TTL MSI packages can be combined to form a simple controller. With additional memory and I/O devices a computer can be constructed with capabilities that only a minicomputer could previously deliver. This wide range of computational power allows standard modules to be constructed by a user that can satisfy the requirements of an extremely wide range of applications.

The major reason for MOS LSI domination of the microcomputer market is the low cost of these few LSI components. For example, MOS LSI microcomputers have already replaced TTL logic in such applications as terminal controllers, peripheral device controllers, traffic signal controllers, point of sale terminals, intelligent terminals and test systems. In fact the MOS LSI microcomputer is finding its way into almost every product that now uses electronics and it is even replacing many mechanical systems such as weight scales and automobile controls.

The MOS LSI microcomputer market is already well established and new products using them are being developed at an extraordinary rate. The Zilog Z-80 component set has been designed to fit into this market through the following factors:

1. The Z-80 is fully software compatible with the popular 8080A CPU offered from several sources. Existing designs can be easily converted to include the Z-80 as a superior alternative.
2. The Z-80 component set is superior in both software and hardware capabilities to any other microcomputer system on the market. These capabilities provide the user with significantly lower hardware and software development costs while also allowing him to offer additional features in his system.
3. For increased throughput the Z80A operating at a 4 MHz clock rate offers the user significant speed advantages over competitive products.
4. A complete product line including full software support with strong emphasis on high level languages and a disk-based development system with advanced real-time debug capabilities is offered to enable the user to easily develop new products.

Microcomputer systems are extremely simple to construct using Z-80 components. Any such system consists of three parts:

1. CPU (Central Processing Unit)
2. Memory
3. Interface Circuits to peripheral devices


The CPU is the heart of the system. Its function is to obtain instructions from the memory and perform the desired operations. The memory is used to contain instructions and in most cases data that is to be processed. For example, a typical instruction sequence may be to read data from a specific peripheral device, store it in a location in memory, check the parity and write it out to another peripheral device. Note that the Zilog component set includes the CPU and various general purpose I/O device controllers, while a wide range of memory devices may be used from any source. Thus, all required components can be connected together in a very simple manner with virtually no other external logic. The user's effort then becomes primarily one of software development. That is, the user can concentrate on describing his problem and translating it into a series of instructions that can be loaded into the microcomputer memory. Zilog is dedicated to making this step of software generation as simple as possible. A good example of this is our

assembly language in which a simple mnemonic is used to represent every instruction that the CPU can perform. This language is self documenting in such a way that from the mnemonic the user can understand exactly what the instruction is doing without constantly checking back to a complex cross listing. (2)

2.0 Z-80 CPU ARCHITECTURE

3

A block diagram of the internal architecture of the Z-80 CPU is shown in figure 2.0-1. The diagram shows all of the major elements in the CPU and it should be referred to throughout the following description.




Z-80 CPU BLOCK DIAGRAM
FIGURE 2.0-1

2.1 CPU REGISTERS

The Z-80 CPU contains 208 bits of R/W memory that are accessible to the programmer. Figure 2.0-2 illustrates how this memory is configured into eighteen 8-bit registers and four 16-bit registers. All Z-80 registers are implemented using static RAM. The registers include two sets of six general purpose registers that may be used individually as 8-bit registers or in pairs as 16-bit registers. There are also two sets of accumulator and flag registers.

Special Purpose Registers

1. **Program Counter (PC).** The program counter holds the 16-bit address of the current instruction being fetched from memory. The PC is automatically incremented after its contents have been transferred to the address lines. When a program jump occurs the new value is automatically placed in the PC, overriding the incrementer.
2. **Stack Pointer (SP).** The stack pointer holds the 16-bit address of the current top of a stack located anywhere in external system RAM memory. The external stack memory is organized as a last-in first-out (LIFO) file. Data can be pushed onto the stack from specific CPU registers or popped off of the stack into specific CPU registers through the execution of PUSH and POP instructions. The data popped from the stack is always the last data pushed onto it. The stack allows simple implementation of multiple level interrupts, unlimited subroutine nesting and simplification of many types of data manipulation.



Z-80 CPU REGISTER CONFIGURATION
FIGURE 2.0-2

3. **Two Index Registers (IX & IY).** The two independent index registers hold a 16-bit base address that is used in indexed addressing modes. In this mode, an index register is used as a base to point to a region in memory from which data is to be stored or retrieved. An additional byte is included in indexed instructions to specify a displacement from this base. This displacement is specified as a two's complement signed integer. This mode of addressing greatly simplifies many types of programs, especially where tables of data are used.
4. **Interrupt Page Address Register (I).** The Z-80 CPU can be operated in a mode where an indirect call to any memory location can be achieved in response to an interrupt. The I Register is used for this purpose to store the high order 8-bits of the indirect address while the interrupting device provides the lower 8-bits of the address. This feature allows interrupt routines to be dynamically located anywhere in memory with absolute minimal access time to the routine.
5. **Memory Refresh Register (R).** The Z-80 CPU contains a memory refresh counter to enable dynamic memories to be used with the same ease as static memories. Seven bits of this 8 bit register are automatically incremented after each instruction fetch. The eighth bit will remain as programmed as the result of an LD R, A instruction. The data in the refresh counter is sent out on the lower portion of the address bus along with a refresh control signal while the CPU is decoding and executing the fetched instruction. This mode of refresh is totally transparent to the programmer and does not slow down the CPU operation. The programmer can load the R register for testing purposes, but this register is normally not used by the programmer. During refresh, the contents of the I register are placed on the upper 8 bits of the address bus.

Accumulator and Flag Registers

The CPU includes two independent 8-bit accumulators and associated 8-bit flag registers. The accumulator holds the results of 8-bit arithmetic or logical operations while the flag register indicates specific conditions for 8 or 16-bit operations, such as indicating whether or not the result of an operation is equal to zero. The programmer selects the accumulator and flag pair that he wishes to work with with a single exchange instruction so that he may easily work with either pair.

There are two matched sets of general purpose registers, each set containing six 8-bit registers that may be used individually as 8-bit registers or as 16-bit register pairs by the programmer. One set is called BC, DE and HL while the complementary set is called BC', DE' and HL'. At any one time the programmer can select either set of registers to work with through a single exchange command for the entire set. In systems where fast interrupt response is required, one set of general purpose registers and an accumulator/flag register may be reserved for handling this very fast routine. Only a simple exchange commands need be executed to go between the routines. This greatly reduces interrupt service time by eliminating the requirement for saving and retrieving register contents in the external stack during interrupt or subroutine processing. These general purpose registers are used for a wide range of applications by the programmer. They also simplify programming, especially in ROM based systems where little external read/write memory is available.

2.2 ARITHMETIC & LOGIC UNIT (ALU)

The 8-bit arithmetic and logical instructions of the CPU are executed in the ALU. Internally the ALU communicates with the registers and the external data bus on the internal data bus. The type of functions performed by the ALU include:

Add	Left or right shifts or rotates (arithmetic and logical)
Subtract	Increment
Logical AND	Decrement
Logical OR	Set bit
Logical Exclusive OR	Reset bit
Compare	Test bit


2.3 INSTRUCTION REGISTER AND CPU CONTROL

As each instruction is fetched from memory, it is placed in the instruction register and decoded. The control sections performs this function and then generates and supplies all of the control signals necessary to read or write data from or to the registers, control the ALU and provide all required external control signals.

3.0 Z-80 CPU PIN DESCRIPTION

7

The Z-80 CPU is packaged in an industry standard 40 pin Dual In-Line Package. The I/O pins are shown in figure 3.0-1 and the function of each is described below:



Z-80 PIN CONFIGURATION
FIGURE 3.0-1

A_0-A_{15}
(Address Bus)

Tri-state output, active high. A_0-A_{15} constitute a 16-bit address bus. The address bus provides the address for memory (up to 64K bytes) data exchanges and for I/O device data exchanges. I/O addressing uses the 8 lower address bits to allow the user to directly select up to 256 input or 256 output ports. A_0 is the least significant address bit. During refresh time, the lower 7 bits contain a valid refresh address.

D_0-D_7
(Data Bus)

Tri-state input/output, active high. D_0-D_7 constitute an 8-bit bidirectional data bus. The data bus is used for data exchanges with memory and I/O devices.

\overline{M}_1
(Machine Cycle one)

Output, active low. \overline{M}_1 indicates that the current machine cycle is the OP code fetch cycle of an instruction execution. Note that during execution of 2-byte op-codes, \overline{M}_1 is generated as each op code byte is fetched. These two byte op-codes always begin with CBH, DDH, EDH or FDH. \overline{M}_1 also occurs with \overline{IORQ} to indicate an interrupt acknowledge cycle.

\overline{MREQ}
(Memory Request)

Tri-state output, active low. The memory request signal indicates that the address bus holds a valid address for a memory read or memory write operation.

$\overline{\text{IORQ}}$
(Input/Output Request)

Tri-state output, active low. The $\overline{\text{IORQ}}$ signal indicates that the lower half of the address bus holds a valid I/O address for a I/O read or write operation. An $\overline{\text{IORQ}}$ signal is also generated with an $\overline{\text{MI}}$ signal when an interrupt is being acknowledged to indicate that an interrupt response vector can be placed on the data bus. Interrupt Acknowledge operations occur during M_1 time while I/O operations never occur during M_1 time.

$\overline{\text{RD}}$
(Memory Read)

Tri-state output, active low. $\overline{\text{RD}}$ indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.

$\overline{\text{WR}}$
(Memory Write)

Tri-state output, active low. $\overline{\text{WR}}$ indicates that the CPU data bus holds valid data to be stored in the addressed memory or I/O device.

$\overline{\text{RFSH}}$
(Refresh)

Output, active low. $\overline{\text{RFSH}}$ indicates that the lower 7 bits of the address bus contain a refresh address for dynamic memories and the current $\overline{\text{MREQ}}$ signal should be used to do a refresh read to all dynamic memories.

$\overline{\text{HALT}}$
(Halt state)

Output, active low. $\overline{\text{HALT}}$ indicates that the CPU has executed a HALT software instruction and is awaiting either a non maskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOP's to maintain memory refresh activity.

$\overline{\text{WAIT}}$
(Wait)

Input, active low. $\overline{\text{WAIT}}$ indicates to the Z-80 CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter wait states for as long as this signal is active. This signal allows memory or I/O devices of any speed to be synchronized to the CPU.

$\overline{\text{INT}}$
(Interrupt Request)

Input, active low. The Interrupt Request signal is generated by I/O devices. A request will be honored at the end of the current instruction if the internal software controlled interrupt enable flip-flop (IFF) is enabled and if the $\overline{\text{BUSRQ}}$ signal is not active. When the CPU accepts the interrupt, an acknowledge signal ($\overline{\text{IORQ}}$ during M_1 time) is sent out at the beginning of the next instruction cycle. The CPU can respond to an interrupt in three different modes that are described in detail in section 5.4 (CPU Control Instructions).

$\overline{\text{NMI}}$
(Non Maskable
Interrupt)

Input, negative edge triggered. The non maskable interrupt request line has a higher priority than $\overline{\text{INT}}$ and is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop. $\overline{\text{NMI}}$ automatically forces the Z-80 CPU to restart to location 0066H. The program counter is automatically saved in the external stack so that the user can return to the program that was interrupted. Note that continuous $\overline{\text{WAIT}}$ cycles can prevent the current instruction from ending, and that a $\overline{\text{BUSRQ}}$ will override a $\overline{\text{NMI}}$.

RESET

Input, active low. **RESET** forces the program counter to zero and initializes the CPU. The CPU initialization includes:

- 1) Disable the interrupt enable flip-flop
- 2) Set Register I = 00_H
- 3) Set Register R = 00_H
- 4) Set Interrupt Mode 0

During reset time, the address bus and data bus go to a high impedance state and all control output signals go to the inactive state.

BUSRQ
(Bus Request)

Input, active low. The bus request signal is used to request the CPU address bus, data bus and tri-state output control signals to go to a high impedance state so that other devices can control these buses. When **BUSRQ** is activated, the CPU will set these buses to a high impedance state as soon as the current CPU machine cycle is terminated.

BUSAK
(Bus Acknowledge)

Output, active low. Bus acknowledge is used to indicate to the requesting device that the CPU address bus, data bus and tri-state control bus signals have been set to their high impedance state and the external device can now control these signals.

Φ

Single phase TTL level clock which requires only a 330 ohm pull-up resistor to +5 volts to meet all clock requirements.


4.0 CPU TIMING

11

The Z-80 CPU executes instructions by stepping through a very precise set of a few basic operations. These include:

- Memory read or write
- I/O device read or write
- Interrupt acknowledge

All instructions are merely a series of these basic operations. Each of these basic operations can take from three to six clock periods to complete or they can be lengthened to synchronize the CPU to the speed of external devices. The basic clock periods are referred to as T cycles and the basic operations are referred to as M (for machine) cycles. Figure 4.0-0 illustrates how a typical instruction will be merely a series of specific M and T cycles. Notice that this instruction consists of three machine cycles (M1, M2 and M3). The first machine cycle of any instruction is a fetch cycle which is four, five or six T cycles long (unless lengthened by the wait signal which will be fully described in the next section). The fetch cycle (M1) is used to fetch the OP code of the next instruction to be executed. Subsequent machine cycles move data between the CPU and memory or I/O devices and they may have anywhere from three to five T cycles (again they may be lengthened by wait states to synchronize the external devices to the CPU). The following paragraphs describe the timing which occurs within any of the basic machine cycles. In section 7, the exact timing for each instruction is specified.




BASIC CPU TIMING EXAMPLE
FIGURE 4.0-0

All CPU timing can be broken down into a few very simple timing diagrams as shown in figure 4.0-1 through 4.0-7. These diagrams show the following basic operations with and without wait states (wait states are added to synchronize the CPU to slow memory or I/O devices).


- 4.0-1. Instruction OP code fetch (M1 cycle)
- 4.0-2. Memory data read or write cycles
- 4.0-3. I/O read or write cycles
- 4.0-4. Bus Request/Acknowledge Cycle
- 4.0-5. Interrupt Request/Acknowledge Cycle
- 4.0-6. Non maskable Interrupt Request/Acknowledge Cycle
- 4.0-7. Exit from a HALT instruction

Figure 4.0-1 shows the timing during an M1 cycle (OP code fetch). Notice that the PC is placed on the address bus at the beginning of the M1 cycle. One half clock time later the $\overline{\text{MREQ}}$ signal goes active. At this time the address to the memory has had time to stabilize so that the falling edge of $\overline{\text{MREQ}}$ can be used directly as a chip enable clock to dynamic memories. The $\overline{\text{RD}}$ line also goes active to indicate that the memory read data should be enabled onto the CPU data bus. The CPU samples the data from the memory on the data bus with the rising edge of the clock of state T3 and this same edge is used by the CPU to turn off the $\overline{\text{RD}}$ and $\overline{\text{MRQ}}$ signals. Thus the data has already been sampled by the CPU before the $\overline{\text{RD}}$ signal becomes inactive. Clock state T3 and T4 of a fetch cycle are used to refresh dynamic memories. (The CPU uses this time to decode and execute the fetched instruction so that no other operation could be performed at this time). During T3 and T4 the lower 7 bits of the address bus contain a memory refresh address and the $\overline{\text{RFSH}}$ signal becomes active to indicate that a refresh read of all dynamic memories should be accomplished. Notice that a $\overline{\text{RD}}$ signal is not generated during refresh time to prevent data from different memory segments from being gated onto the data bus. The $\overline{\text{MREQ}}$ signal during refresh time should be used to perform a refresh read of all memory elements. The refresh signal can not be used by itself since the refresh address is only guaranteed to be stable during $\overline{\text{MREQ}}$ time.



INSTRUCTION OP CODE FETCH
FIGURE 4.0-1


Figure 4.0-1A illustrates how the fetch cycle is delayed if the memory activates the $\overline{\text{WAIT}}$ line. During T2 and every subsequent Tw, the CPU samples the $\overline{\text{WAIT}}$ line with the falling edge of Φ . If the $\overline{\text{WAIT}}$ line is active at this time, another wait state will be entered during the following cycle. Using this technique the read cycle can be lengthened to match the access time of any type of memory device.



INSTRUCTION OP CODE FETCH WITH WAIT STATES
FIGURE 4.0-1A


MEMORY READ OR WRITE

Figure 4.0-2 illustrates the timing of memory read or write cycles other than an OP code fetch (MI cycle). These cycles are generally three clock periods long unless wait states are requested by the memory via the \overline{WAIT} signal. The \overline{MREQ} signal and the \overline{RD} signal are used the same as in the fetch cycle. In the case of a memory write cycle, the \overline{MREQ} also becomes active when the address bus is stable so that it can be used directly as a chip enable for dynamic memories. The \overline{WR} line is active when data on the data bus is stable so that it can be used directly as a R/W pulse to virtually any type of semiconductor memory. Furthermore the \overline{WR} signal goes inactive one half T state before the address and data bus contents are changed so that the overlap requirements for virtually any type of semiconductor memory type will be met.



MEMORY READ OR WRITE CYCLES
FIGURE 4.0-2

Figure 4.0-2A illustrates how a $\overline{\text{WAIT}}$ request signal will lengthen any memory read or write operation. This operation is identical to that previously described for a fetch cycle. Notice in this figure that a separate read and a separate write cycle are shown in the same figure although read and write cycles can never occur simultaneously.



MEMORY READ OR WRITE CYCLES WITH WAIT STATES
FIGURE 4.0-2A


INPUT OR OUTPUT CYCLES

Figure 4.0-3 illustrates an I/O read or I/O write operation. Notice that during I/O operations a single wait state is automatically inserted. The reason for this is that during I/O operations, the time from when the IORQ signal goes active until the CPU must sample the $\overline{\text{WAIT}}$ line is very short and without this extra state sufficient time does not exist for an I/O port to decode its address and activate the $\overline{\text{WAIT}}$ line if a wait is required. Also, without this wait state it is difficult to design MOS I/O devices that can operate at full CPU speed. During this wait state time the $\overline{\text{WAIT}}$ request signal is sampled. During a read I/O operation, the RD line is used to enable the addressed port onto the data bus just as in the case of a memory read. For I/O write operations, the WR line is used as a clock to the I/O port, again with sufficient overlap timing automatically provided so that the rising edge may be used as a data clock.


Figure 4.0-3A illustrates how additional wait states may be added with the $\overline{\text{WAIT}}$ line. The operation is identical to that previously described.

BUS REQUEST/ACKNOWLEDGE CYCLE

Figure 4.0-4 illustrates the timing for a Bus Request/Acknowledge cycle. The $\overline{\text{BUSRQ}}$ signal is sampled by the CPU with the rising edge of the last clock period of any machine cycle. If the $\overline{\text{BUSRQ}}$ signal is active, the CPU will set its address, data and tri-state control signals to the high impedance state with the rising edge of the next clock pulse. At that time any external device can control the buses to transfer data between memory and I/O devices. (This is generally known as Direct Memory Access [DMA] using cycle stealing). The maximum time for the CPU to respond to a bus request is the length of a machine cycle and the external controller can maintain control of the bus for as many clock cycles as is desired. Note, however, that if very long DMA cycles are used, and dynamic memories are being used, the external controller must also perform the refresh function. This situation only occurs if very large blocks of data are transferred under DMA control. Also note that during a bus request cycle, the CPU cannot be interrupted by either a $\overline{\text{NMI}}$ or an $\overline{\text{INT}}$ signal.



INPUT OR OUTPUT CYCLES
FIGURE 4.0-3



INPUT OR OUTPUT CYCLES WITH WAIT STATES
FIGURE 4.0-3A

* Automatically inserted WAIT state


The input/output group of instructions in the Z-80 allow for a wide range of transfers between external memory locations or the general purpose CPU registers, and the external I/O devices. In each case, the port number is provided on the lower 8 bits of the address bus during any I/O transaction. One instruction allows this port number to be specified by the second byte of the instruction while other Z-80 instructions allow it to be specified as the content of the C register. One major advantage of using the C register as a pointer to the I/O device is that it allows different I/O ports to share common software driver routines. This is not possible when the address is part of the OP code if the routines are stored in ROM. Another feature of these input instructions is that they set the flag register automatically so that additional operations are not required to determine the state of the input data (for example its parity). The Z-80 CPU includes single instructions that can move blocks of data (up to 256 bytes) automatically to or from any I/O port directly to any memory location. In conjunction with the dual set of general purpose registers, these instructions provide for fast I/O block transfer rates. The value of this I/O instruction set is demonstrated by the fact that the Z-80 CPU can provide all required floppy disk formatting (i.e., the CPU provides the preamble, address, data and enables the CRC codes) on double density floppy disk drives on an interrupt driven basis.

Finally, the basic CPU control instructions allow various options and modes. This group includes instructions such as setting or resetting the interrupt enable flip flop or setting the mode of interrupt response.

5.2 ADDRESSING MODES


Most of the Z-80 instructions operate on data stored in internal CPU registers, external memory or in the I/O ports. Addressing refers to how the address of this data is generated in each instruction. This section gives a brief summary of the types of addressing used in the Z-80 while subsequent sections detail the type of addressing available for each instruction group.

Immediate. In this mode of addressing the byte following the OP code in memory contains the actual operand.




Examples of this type of instruction would be to load the accumulator with a constant, where the constant is the byte immediately following the OP code.

Immediate Extended. This mode is merely an extension of immediate addressing in that the two bytes following the OP codes are the operand.




Examples of this type of instruction would be to load the HL register pair (16-bit register) with 16 bits (2 bytes) of data.

Modified Page Zero Addressing. The Z-80 has a special single byte CALL instruction to any of 8 locations in page zero of memory. This instruction (which is referred to as a restart) sets the PC to an effective address in page zero. The value of this instruction is that it allows a single byte to specify a complete 16-bit address where commonly called subroutines are located, thus saving memory space.




Relative Addressing. Relative addressing uses one byte of data following the OP code to specify a displacement from the existing program to which a program jump can occur. This displacement is a signed two's complement number that is added to the address of the OP code of the following instruction.



The value of relative addressing is that it allows jumps to nearby locations while only requiring two bytes of memory space. For most programs, relative jumps are by far the most prevalent type of jump due to the proximity of related program segments. Thus, these instructions can significantly reduce memory space requirements. The signed displacement can range between +127 and -128 from $A + 2$. This allows for a total displacement of +129 to -126 from the jump relative OP code address. Another major advantage is that it allows for relocatable code.


Extended Addressing. Extended Addressing provides for two bytes (16 bits) of address to be included in the instruction. This data can be an address to which a program can jump or it can be an address where an operand is located.



Extended addressing is required for a program to jump from any location in memory to any other location, or load and store data in any memory location.

When extended addressing is used to specify the source or destination address of an operand, the notation (nn) will be used to indicate the content of memory at nn, where nn is the 16-bit address specified in the instruction. This means that the two bytes of address nn are used as a pointer to a memory location. The use of the parentheses always means that the value enclosed within them is used as a pointer to a memory location. For example, (1200) refers to the contents of memory at location 1200.

Indexed Addressing. In this type of addressing, the byte of data following the OP code contains a displacement which is added to one of the two index registers (the OP code specifies which index register is used) to form a pointer to memory. The contents of the index register are not altered by this operation.



An example of an indexed instruction would be to load the contents of the memory location (Index Register + Displacement) into the accumulator. The displacement is a signed two's complement number. Indexed addressing greatly simplifies programs using tables of data since the index register can point to the start of any table. Two index registers are provided since very often operations require two or more tables. Indexed addressing also allows for relocatable code.

The two index registers in the Z-80 are referred to as IX and IY. To indicate indexed addressing the notation:

(IX+d) or (IY+d)

is used. Here d is the displacement specified after the OP code. The parentheses indicate that this value is used as a pointer to external memory.

Register Addressing. Many of the Z-80 OP codes contain bits of information that specify which CPU register is to be used for an operation. An example of register addressing would be to load the data in register B into register C.

Implied Addressing. Implied addressing refers to operations where the OP code automatically implies one or more CPU registers as containing the operands. An example is the set of arithmetic operations where the accumulator is always implied to be the destination of the results.

Register Indirect Addressing. This type of addressing specifies a 16-bit CPU register pair (such as HL) to be used as a pointer to any location in memory. This type of instruction is very powerful and it is used in a wide range of applications.

OP Code } one or two bytes

An example of this type of instruction would be to load the accumulator with the data in the memory location pointed to by the HL register contents. Indexed addressing is actually a form of register indirect addressing except that a displacement is added with indexed addressing. Register indirect addressing allows for very powerful but simple to implement memory accesses. The block move and search commands in the Z-80 are extensions of this type of addressing where automatic register incrementing, decrementing and comparing has been added. The notation for indicating register indirect addressing is to put parentheses around the name of the register that is to be used as the pointer. For example, the symbol

(HL)

specifies that the contents of the HL register are to be used as a pointer to a memory location. Often register indirect addressing is used to specify 16-bit operands. In this case, the register contents point to the lower order portion of the operand while the register contents are automatically incremented to obtain the upper portion of the operand.

Bit Addressing. The Z-80 contains a large number of bit set, reset and test instructions. These instructions allow any memory location or CPU register to be specified for a bit operation through one of three previous addressing modes (register, register indirect and indexed) while three bits in the OP code specify which of the eight bits is to be manipulated.

ADDRESSING MODE COMBINATIONS

Many instructions include more than one operand (such as arithmetic instructions or loads). In these cases, two types of addressing may be employed. For example, load can use immediate addressing to specify the source and register indirect or indexed addressing to specify the destination.

6.0 FLAGS

23

Each of the two Z-80 CPU Flag registers contains six bits of information which are set or reset by various CPU operations. Four of these bits are testable; that is, they are used as conditions for jump, call or return instructions. For example a jump may be desired only if a specific bit in the flag register is set. The four testable flag bits are:

- 1) Carry Flag (C) – This flag is the carry from the highest order bit of the accumulator. For example, the carry flag will be set during an add instruction where a carry from the highest bit of the accumulator is generated. This flag is also set if a borrow is generated during a subtraction instruction. The shift and rotate instructions also affect this bit.
- 2) Zero Flag (Z) – This flag is set if the result of the operation loaded a zero into the accumulator. Otherwise it is reset.
- 3) Sign Flag (S) – This flag is intended to be used with signed numbers and it is set if the result of the operation was negative. Since bit 7 (MSB) represents the sign of the number (A negative number has a 1 in bit 7), this flag stores the state of bit 7 in the accumulator.
- 4) Parity/Overflow Flag (P/V) – This dual purpose flag indicates the parity of the result in the accumulator when logical operations are performed (such as AND A, B) and it represents overflow when signed two's complement arithmetic operations are performed. The Z-80 overflow flag indicates that the two's complement number in the accumulator is in error since it has exceeded the maximum possible (+127) or is less than the minimum possible (-128) number than can be represented in two's complement notation. For example consider adding:

$$\begin{array}{r} +120 = 0111\ 1000 \\ +105 = 0110\ 1001 \\ \hline C = 0\ 1110\ 0001 = -95 \text{ (wrong) Overflow has occurred} \end{array}$$

Here the result is incorrect. Overflow has occurred and yet there is no carry to indicate an error. For this case the overflow flag would be set. Also consider the addition of two negative numbers:

$$\begin{array}{r} -5 = 1111\ 1011 \\ -16 = 1111\ 0000 \\ \hline C = 1\ 1110\ 1011 = -21 \text{ correct} \end{array}$$


Notice that the answer is correct but the carry is set so that this flag can not be used as an overflow indicator. In this case the overflow would not be set.

For logical operations (AND, OR, XOR) this flag is set if the parity of the result is even and it is reset if it is odd.

There are also two non-testable bits in the flag register. Both of these are used for BCD arithmetic. They are:

- 1) Half carry (H) – This is the BCD carry or borrow result from the least significant four bits of operation. When using the DAA (Decimal Adjust Instruction) this flag is used to correct the result of a previous packed decimal add or subtract.
- 2) Subtract Flag (N) – Since the algorithm for correcting BCD operations is different for addition or subtraction, this flag is used to specify what type of instruction was executed last so that the DAA operation will be correct for either addition or subtraction.

The Flag register can be accessed by the programmer and its format is as follows:



X means flag is indeterminate.

Table 6.0-1 lists how each flag bit is affected by various CPU instructions. In this table a '•' indicates that the instruction does not change the flag; an 'X' means that the flag goes to an indeterminate state, a '0' means that it is reset, a '1' means that it is set and the symbol '†' indicates that it is set or reset according to the previous discussion. Note that any instruction not appearing in this table does not affect any of the flags.

Table 6.0-1 includes a few special cases that must be described for clarity. Notice that the block search instruction sets the Z flag if the last compare operation indicated a match between the source and the accumulator data. Also, the parity flag is set if the byte counter (register pair BC) is not equal to zero. This same use of the parity flag is made with the block move instructions. Another special case is during block input or output instructions, here the Z flag is used to indicate the state of register B which is used as a byte counter. Notice that when the I/O block transfer is complete, the zero flag will be reset to a zero (i.e. B=0) while in the case of a block move command the parity flag is reset when the operation is complete. A final case is when the refresh or I register is loaded into the accumulator, the interrupt enable flip flop is loaded into the parity flag so that the complete state of the CPU can be saved at any time.

Instruction	C	Z	V	S	N	H	Comments
ADD A, s; ADC A, s	†	†	V	†	0	†	8-bit add or add with carry
SUB s; SBC A, s, CP s, NEG	†	†	V	†	1	†	8-bit subtract, subtract with carry, compare and negate accumulator
AND s	0	†	P	†	0	1	Logical operations And set's different flags
OR s; XOR s	0	†	P	†	0	0	
INC s	•	†	V	†	0	†	8-bit increment
DEC m	•	†	V	†	1	†	8-bit decrement
ADD DD, ss	†	•	•	•	0	X	16-bit add
ADC HL, ss	†	†	V	†	0	X	16-bit add with carry
SBC HL, ss	†	†	V	†	1	X	16-bit subtract with carry
RLA; RLCA, RRA, RRCA	†	•	•	•	0	0	Rotate accumulator
RL m; RLC m; RR m; RRC m SLA m; SRA m; SRL m	†	†	P	†	0	0	Rotate and shift location m
RLD, RRD	•	†	P	†	0	0	Rotate digit left and right
DAA	†	†	P	†	•	†	Decimal adjust accumulator
CPL	•	•	•	•	1	1	Complement accumulator
SCF	1	•	•	•	0	0	Set carry
CCF	†	•	•	•	0	X	Complement carry
IN r, (C)	•	†	P	†	0	0	Input register indirect
INI; IND; OUTI; OUTD	•	†	X	X	1	X	Block input and output
INIR; INDR; OTIR; OTDR	•	1	X	X	1	X	Z = 0 if B ≠ 0 otherwise Z = 1
LDI, LDD	•	X	†	X	0	0	Block transfer instructions
LDIR, LDDR	•	X	0	X	0	0	P/V = 1 if BC ≠ 0, otherwise P/V = 0
CPI, CPIR, CPD, CPDR	•	†	†	†	1	X	Block search instructions Z = 1 if A = (HL), otherwise Z = 0 P/V = 1 if BC ≠ 0, otherwise P/V = 0
LD A, i; LD A, R	•	†	IFF	†	0	0	The content of the interrupt enable flip-flop (IFF) is copied into the P/V flag
BIT b, s	•	†	X	X	0	1	The state of bit b of location s is copied into the Z flag
NEG	†	†	V	†	1	†	Negate accumulator

The following notation is used in this table:

Symbol	Operation
C	Carry/link flag. C=1 if the operation produced a carry from the MSB of the operand or result.
Z	Zero flag. Z=1 if the result of the operation is zero.
S	Sign flag. S=1 if the MSB of the result is one.
P/V	Parity or overflow flag. Parity (P) and overflow (V) share the same flag. Logical operations affect this flag with the parity of the result while arithmetic operations affect this flag with the overflow of the result. If P/V holds parity, P/V=1 if the result of the operation is even, P/V=0 if result is odd. If P/V holds overflow, P/V=1 if the result of the operation produced an overflow.
H	Half-carry flag. H=1 if the add or subtract operation produced a carry into or borrow from into bit 4 of the accumulator.
N	Add/Subtract flag. N=1 if the previous operation was a subtract.
	H and N flags are used in conjunction with the decimal adjust instruction (DAA) to properly correct the result into packed BCD format following addition or subtraction using operands with packed BCD format.
†	The flag is affected according to the result of the operation.
•	The flag is unchanged by the operation.
0	The flag is reset by the operation.
1	The flag is set by the operation.
X	The flag is a "don't care."
V	P/V flag affected according to the overflow result of the operation.
P	P/V flag affected according to the parity result of the operation.
r	Any one of the CPU registers A, B, C, D, E, H, L.
s	Any 8-bit location for all the addressing modes allowed for the particular instruction.
ss	Any 16-bit location for all the addressing modes allowed for that instruction.
ix	Any one of the two index registers IX or IY.
R	Refresh counter.
n	8-bit value in range <0, 255>
nn	16-bit value in range <0, 65535>
m	Any 8-bit location for all the addressing modes allowed for the particular instruction.

SUMMARY OF FLAG OPERATION
TABLE 6.0-1

7.0 SUMMARY OF OP CODES AND EXECUTION TIMES

27

43

The following section gives a summary of the Z-80 instructions set. The instructions are logically arranged into groups as shown on tables 7.0-1 through 7.0-11. Each table shows the assembly language mnemonic OP code, the actual OP code, the symbolic operation, the content of the flag register following the execution of each instruction, the number of bytes required for each instruction as well as the number of memory cycles and the total number of T states (external clock periods) required for the fetching and execution of each instruction. Care has been taken to make each table self-explanatory without requiring any cross reference with the text or other tables.

Mnemonic	Symbolic Operation	Flags					OP-Code			No. of Bytes	No. of M Cycles	No. of T Cycles	Comments	
		C	Z	P/V	S	N	H	76	543					210
LD r, r'	r ← r'	•	•	•	•	•	•	01	r	r'	1	1	4	r, r' Reg.
LD r, n	r ← n	•	•	•	•	•	•	00	r	110	2	2	7	000 B 001 C
LD r, (HL)	r ← (HL)	•	•	•	•	•	•	01	r	110	1	2	7	010 D
LD r, (IX+d)	r ← (IX+d)	•	•	•	•	•	•	11	011	101	3	5	19	011 E 100 H 101 L
LD r, (IY+d)	r ← (IY+d)	•	•	•	•	•	•	11	111	101	3	5	19	111 A
LD (HL), r	(HL) ← r	•	•	•	•	•	•	01	110	r	1	2	7	
LD (IX+d), r	(IX+d) ← r	•	•	•	•	•	•	11	011	101	3	5	19	
LD (IY+d), r	(IY+d) ← r	•	•	•	•	•	•	11	111	101	3	5	19	
LD (HL), n	(HL) ← n	•	•	•	•	•	•	00	110	110	2	3	10	
LD (IX+d), n	(IX+d) ← n	•	•	•	•	•	•	11	011	101	4	5	19	
LD (IY+d), n	(IY+d) ← n	•	•	•	•	•	•	11	111	101	4	5	19	
LD A, (BC)	A ← (BC)	•	•	•	•	•	•	00	001	010	1	2	7	
LD A, (DE)	A ← (DE)	•	•	•	•	•	•	00	011	010	1	2	7	
LD A, (nn)	A ← (nn)	•	•	•	•	•	•	00	111	010	3	4	13	
LD (BC), A	(BC) ← A	•	•	•	•	•	•	00	000	010	1	2	7	
LD (DE), A	(DE) ← A	•	•	•	•	•	•	00	010	010	1	2	7	
LD (nn), A	(nn) ← A	•	•	•	•	•	•	00	110	010	3	4	13	
LD A, I	A ← I	•	‡	IFF	‡	0	0	11	101	101	2	2	9	
LD A, R	A ← R	•	‡	IFF	‡	0	0	11	101	101	2	2	9	
LD I, A	I ← A	•	•	•	•	•	•	01	011	111	2	2	9	
LD R, A	R ← A	•	•	•	•	•	•	11	101	101	2	2	9	

Notes: r, r' means any of the registers A, B, C, D, E, H, L

IFF the content of the interrupt enable flip-flop (IFF) is copied into the P/V flag

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,

‡ = flag is affected according to the result of the operation.

8-BIT LOAD GROUP
TABLE 7.0-1

Mnemonic	Symbolic Operation	Flag						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments
		C	Z	V	S	N	H	76	543	210				
LD dd, nn	dd ← nn	•	•	•	•	•	•	00	dd0	001	3	3	10	dd Pair
		•	•	•	•	•	•	--	n	--				00 BC
		•	•	•	•	•	•	--	a	--				01 DE
LD IX, nn	IX ← nn	•	•	•	•	•	•	11	011	101	4	4	14	10 HL
		•	•	•	•	•	•	00	100	001				11 SP
		•	•	•	•	•	•	--	n	--				
LD IY, nn	IY ← nn	•	•	•	•	•	•	11	111	101	4	4	14	
		•	•	•	•	•	•	00	100	001				
		•	•	•	•	•	•	--	n	--				
LD HL, (nn)	H ← (nn+1) L ← (nn)	•	•	•	•	•	•	00	101	010	3	5	16	
		•	•	•	•	•	•	--	n	--				
		•	•	•	•	•	•	--	a	--				
LD dd, (nn)	dd _H ← (nn+1) dd _L ← (nn)	•	•	•	•	•	•	11	101	101	4	6	20	
		•	•	•	•	•	•	01	dd1	011				
		•	•	•	•	•	•	--	n	--				
LD IX, (nn)	IX _H ← (nn+1) IX _L ← (nn)	•	•	•	•	•	•	11	011	101	4	6	20	
		•	•	•	•	•	•	00	101	010				
		•	•	•	•	•	•	--	n	--				
LD IY, (nn)	IY _H ← (nn+1) IY _L ← (nn)	•	•	•	•	•	•	11	111	101	4	6	20	
		•	•	•	•	•	•	00	101	010				
		•	•	•	•	•	•	--	n	--				
LD (nn), HL	(nn+1) ← H (nn) ← L	•	•	•	•	•	•	00	100	010	3	5	16	
		•	•	•	•	•	•	--	n	--				
		•	•	•	•	•	•	--	a	--				
LD (nn), dd	(nn+1) ← dd _H (nn) ← dd _L	•	•	•	•	•	•	11	101	101	4	6	20	
		•	•	•	•	•	•	01	dd0	011				
		•	•	•	•	•	•	--	n	--				
LD (nn), IX	(nn+1) ← IX _H (nn) ← IX _L	•	•	•	•	•	•	11	011	101	4	6	20	
		•	•	•	•	•	•	00	100	010				
		•	•	•	•	•	•	--	n	--				
LD (nn), IY	(nn+1) ← IY _H (nn) ← IY _L	•	•	•	•	•	•	11	111	101	4	6	20	
		•	•	•	•	•	•	00	100	010				
		•	•	•	•	•	•	--	n	--				
LD SP, HL	SP ← HL	•	•	•	•	•	•	11	111	001	1	1	6	
LD SP, IX	SP ← IX	•	•	•	•	•	•	11	011	101	2	2	10	
		•	•	•	•	•	•	11	111	001				
LD SP, IY	SP ← IY	•	•	•	•	•	•	11	111	101	2	2	10	
		•	•	•	•	•	•	11	111	001				
PUSH qq	(SP-2) ← qq _L (SP-1) ← qq _H	•	•	•	•	•	•	11	qq0	101	1	3	11	qq Pair
		•	•	•	•	•	•	--	n	--				00 BC
PUSH IX	(SP-2) ← IX _L (SP-1) ← IX _H	•	•	•	•	•	•	11	011	101	2	4	15	10 HL
		•	•	•	•	•	•	11	100	101				11 AF
PUSH IY	(SP-2) ← IY _L (SP-1) ← IY _H	•	•	•	•	•	•	11	111	101	2	4	15	
		•	•	•	•	•	•	11	100	101				
POP qq	qq _H ← (SP+1) qq _L ← (SP)	•	•	•	•	•	•	11	qq0	001	1	3	10	
		•	•	•	•	•	•	--	n	--				
POP IX	IX _H ← (SP+1) IX _L ← (SP)	•	•	•	•	•	•	11	011	101	2	4	14	
		•	•	•	•	•	•	11	100	001				
POP IY	IY _H ← (SP+1) IY _L ← (SP)	•	•	•	•	•	•	11	111	101	2	4	14	
		•	•	•	•	•	•	11	100	001				

Notes: dd is any of the register pairs BC, DE, HL, SP
 qq is any of the register pairs AF, BC, DE, HL
 (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively.
 E.g. BC_L = C, AF_H = A

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
 † flag is affected according to the result of the operation.

16-BIT LOAD GROUP
 TABLE 7.0-2

Mnemonic	Symbolic Operation	Flags					Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments	
		C	Z	P/V	S	N	H	76	543					210
EX DE, HL	DE ← HL	•	•	•	•	•	•	11	101	011	1	1	4	
EX AF, AF'	AF ← AF'	•	•	•	•	•	•	00	001	000	1	1	4	
EXX	(BC ← DE) (DE ← BC) (HL ← HL')	•	•	•	•	•	•	11	011	001	1	1	4	Register bank and auxiliary register bank exchange
EX (SP), HL	H ← (SP+1) L ← (SP)	•	•	•	•	•	•	11	100	011	1	5	19	
EX (SP), IX	IX _H ← (SP+1) IX _L ← (SP)	•	•	•	•	•	•	11	011	101	2	6	23	
FX (SP), IY	IY _H ← (SP+1) IY _L ← (SP)	•	•	•	•	•	•	11	111	101	2	6	23	
LDI	(DE) ← (HL) DE ← DE+1 HL ← HL+1 BC ← BC-1	•	•	①	•	0	0	11	101	101	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter (BC)
LDIR	(DE) ← (HL) DE ← DE+1 HL ← HL+1 BC ← BC-1 Repeat until BC = 0	•	•	0	•	0	0	11 101 101	10 110 000	2	5	21	If BC ≠ 0 If BC = 0	
LDD	(DE) ← (HL) DE ← DE-1 HL ← HL-1 BC ← BC-1	•	•	①	•	0	0	11 101 101	10 101 000	2	4	16		
LDDR	(DE) ← (HL) DE ← DE-1 HL ← HL-1 BC ← BC-1 Repeat until BC = 0	•	•	0	•	0	0	11 101 101	10 111 000	2	5	21	If BC ≠ 0 If BC = 0	
CPI	A ← (HL) HL ← HL+1 BC ← BC-1	•	②	①	•	1	1	11 101 101	10 100 001	2	4	16		
CPIR	A ← (HL) HL ← HL+1 BC ← BC-1 Repeat until A = (HL) or BC = 0	•	②	①	•	1	1	11 101 101	10 110 001	2	5	21	If BC = 0 and A ≠ (HL) If BC = 0 or A = (HL)	
CPD	A ← (HL) HL ← HL-1 BC ← BC-1	•	②	①	•	1	1	11 101 101	10 101 001	2	4	16		
CPDR	A ← (HL) HL ← HL-1 BC ← BC-1 Repeat until A = (HL) or BC = 0	•	②	①	•	1	1	11 101 101	10 111 001	2	5	21	If BC = 0 and A ≠ (HL) If BC = 0 or A = (HL)	

Notes: ① P/V flag is 0 if the result of BC-1 = 0; otherwise P/V = 1
 ② Z flag is 1 if A = (HL), otherwise Z = 0

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
 1 = flag is affected according to the result of the operation.

EXCHANGE GROUP AND BLOCK TRANSFER AND SEARCH GROUP
 TABLE 7.0-3

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments
		C	Z	P/V	S	N	H	76	543	210				
ADD A, r	A ← A + r	†	†	V	†	0	†	10	000	r	1	1	4	r Reg.
ADD A, n	A ← A + n	†	†	V	†	0	†	11	000	110	2	2	7	000 B 001 C 010 D 011 E 100 H 101 L 111 A
ADD A, (HL)	A ← A + (HL)	†	†	V	†	0	†	10	000	110	1	2	7	
ADD A, (IX+d)	A ← A + (IX+d)	†	†	V	†	0	†	11	011	101	3	5	19	
ADD A, (IY+d)	A ← A + (IY+d)	†	†	V	†	0	†	10	000	110	3	5	19	
ADC A, s	A ← A + s + CY	†	†	V	†	0	†	—	d	—				
SUB s	A ← A - s	†	†	V	†	1	†	00	10					s is any of r, n, (HL), (IX+d), (IY+d) as shown for ADD instruction
SBC A, s	A ← A - s - CY	†	†	V	†	1	†	01	11					
AND s	A ← A AND s	0	†	P	†	0	†	10	00					The indicated bits replace the 000 in the ADD set above.
OR s	A ← A OR s	0	†	P	†	0	†	11	00					
XOR s	A ← A XOR s	0	†	P	†	0	†	10	01					
CP s	A ← s	†	†	V	†	1	†	11	11					
INC r	r ← r + 1	•	†	V	†	0	†	00	r	100	1	1	4	
INC (HL)	(HL) ← (HL) + 1	•	†	V	†	0	†	00	110	100	1	3	11	
INC (IX+d)	(IX+d) ← (IX+d) + 1	•	†	V	†	0	†	11	011	101	3	6	23	
INC (IY+d)	(IY+d) ← (IY+d) + 1	•	†	V	†	0	†	00	110	100	3	6	23	
DEC m	m ← m - 1	•	†	V	†	1	†	—	d	—				m is any of r, (HL), (IX+d), (IY+d) as shown for INC. Same format and states as INC. Replace 100 with 101 in OP code.

Notes: The V symbol in the P/V flag column indicates that the P/V flag contains the overflow of the result of the operation. Similarly the P symbol indicates parity. V = 1 means overflow, V = 0 means not overflow. P = 1 means parity of the result is even, P = 0 means parity of the result is odd.

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown.
† = flag is affected according to the result of the operation.

8-BIT ARITHMETIC AND LOGICAL GROUP
TABLE 7.0-4

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments
		C	Z	P	S	N	H	76	543	210				
RLCA		?	•	•	•	0	0	00	000	111	1	1	4	Rotate left circular accumulator
RLA		?	•	•	•	0	0	00	010	111	1	1	4	Rotate left accumulator
RRCA		?	•	•	•	0	0	00	001	111	1	1	4	Rotate right circular accumulator
RRA		?	•	•	•	0	0	00	011	111	1	1	4	Rotate right accumulator
RLC r		?	?	P	?	0	0	11	001	011	2	2	8	Rotate left circular register r
RLC (HL)		?	?	P	?	0	0	11	001	011	2	4	15	r Reg.
RLC (IX+d)		?	?	P	?	0	0	00	000	110	4	6	23	000 B
		?	?	P	?	0	0	11	011	101				010 D
RLC (IY+d)		?	?	P	?	0	0	11	001	011	4	6	23	011 E
		?	?	P	?	0	0	00	000	110				100 H
	?	?	P	?	0	0	11	111	101	101 L				
													111 A	
RL m		?	?	P	?	0	0	00	010					Instruction format and states are as shown for RLC m. To form new OP-code replace 000 of RLC m with shown code
RRC m		?	?	P	?	0	0	00	001					
RR m		?	?	P	?	0	0	00	011					
SLA m		?	?	P	?	0	0	10	00					
SRA m		?	?	P	?	0	0	10	101					
SRL m		?	?	P	?	0	0	10	111					
RLD		•	?	P	?	0	0	11	101	101	2	5	18	
RRD		•	?	P	?	0	0	11	101	101	2	5	18	The content of the upper half of the accumulator is unaffected.

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown, ? = flag is affected according to the result of the operation.

ROTATE AND SHIFT GROUP
TABLE 7.0-7

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments	
		C	Z	\overline{P}	V	S	N	H	76	543					
BIT b, r	$Z \leftarrow T_b$	•	‡	X	X	0	1	11	001	011	2	2	8	r	Reg.
								01	b	r				000	B
BIT b, (HL)	$Z \leftarrow (HL)_b$	•	‡	X	X	0	1	11	001	011	2	3	12	001	C
								01	b	110				010	D
BIT b, (IX+d)	$Z \leftarrow (IX+d)_b$	•	‡	X	X	0	1	11	011	101	4	5	20	011	E
								11	001	011				100	H
								-	d	-				101	L
								01	b	110				111	A
BIT b, (IY+d)	$Z \leftarrow (IY+d)_b$	•	‡	X	X	0	1	11	111	101	4	5	20	b	Bit Tested
								11	001	011				000	0
								11	001	011				001	1
								-	d	-				010	2
								01	b	110				011	3
								01	b	110				100	4
														101	5
														110	6
														111	7
SET b, r	$b_b \leftarrow 1$	•	•	•	•	•	•	11	001	011	2	2	8		
								11	b	r					
SET b, (HL)	$(HL)_b \leftarrow 1$	•	•	•	•	•	•	11	001	011	2	4	15		
								11	b	110					
SET b, (IX+d)	$(IX+d)_b \leftarrow 1$	•	•	•	•	•	•	11	011	101	4	6	23		
								11	001	011					
								-	d	-					
								11	b	110					
SET b, (IY+d)	$(IY+d)_b \leftarrow 1$	•	•	•	•	•	•	11	111	101	4	6	23		
								11	001	011					
								-	d	-					
								11	b	110					
RES b, m	$b_b \leftarrow 0$ $m \equiv r, (HL), (IX+d), (IY+d)$							10							

To form new OP-code replace $\boxed{11}$ of SET b,m with $\boxed{10}$. Flags and time states for SET instruction

Notes: The notation a_b indicates bit b (0 to 7) or location a.

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown, ‡ = flag is affected according to the result of the operation.

BIT SET, RESET AND TEST GROUP
TABLE 7.0-8

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments
		C	Z	P	V	S	N	H	76	543				
JP nn	PC ← nn	•	•	•	•	•	•	11	000	011	3	3	10	
								-	n	-				
								-	n	-				
JP cc, nn	If condition cc is true PC ← nn, otherwise continue	•	•	•	•	•	•	11	cc	010	3	3	10	cc Condition 000 NZ non zero 001 Z zero 010 NC non carry 011 C carry 100 PO parity odd 101 PE parity even 110 P sign positive 111 M sign negative
JR e	PC ← PC + e	•	•	•	•	•	•	00	011	000	2	3	12	
								-	e-2	-				
JR C, e	If C = 0, continue	•	•	•	•	•	•	00	111	000	2	2	7	If condition not met
								-	e-2	-				
	If C = 1, PC ← PC + e										2	3	12	If condition is met
JR NC, e	If C = 1, continue	•	•	•	•	•	•	00	110	000	2	2	7	If condition not met
								-	e-2	-				
	If C = 0, PC ← PC + e										2	3	12	If condition is met
JR Z, e	If Z = 0, continue	•	•	•	•	•	•	00	101	000	2	2	7	If condition not met
								-	e-2	-				
	If Z = 1, PC ← PC + e										2	3	12	If condition is met
JR NZ, e	If Z = 1, continue	•	•	•	•	•	•	00	100	000	2	2	7	If condition not met
								-	e-2	-				
	If Z = 0, PC ← PC + e										2	3	12	If condition met
JP (HL)	PC ← HL	•	•	•	•	•	•	11	101	001	1	1	4	
JP (IX)	PC ← IX	•	•	•	•	•	•	11	011	101	2	2	8	
								11	101	001				
JP (IY)	PC ← IY	•	•	•	•	•	•	11	111	101	2	2	8	
								11	101	001				
DJNZ, e	B ← B-1 If B = 0, continue	•	•	•	•	•	•	00	010	000	2	2	8	If B = 0
								-	e-2	-				
	If B ≠ 0, PC ← PC + e										2	3	13	If B ≠ 0

Notes: e represents the extension in the relative addressing mode.
e is a signed two's complement number in the range <-126, 129>
e-2 in the op-code provides an effective address of pc + e as PC is incremented by 2 prior to the addition of e.

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
! = flag is affected according to the result of the operation.

JUMP GROUP
TABLE 7.0-9

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments	
		C	Z	V	S	N	H	76	543	210					
CALL nn	(SP-1)-PC _H	•	•	•	•	•	•	11	001	101	3	5	17		
	(SP-2)-PC _L							--	n	--					
	PC--nn							--	n	--					
CALL cc, nn	If condition cc is false continue, otherwise same as CALL nn	•	•	•	•	•	•	11	cc	100	3	3	10	If cc is false	
								--	n	--					3
RET	PC _L -(SP) PC _H -(SP+1)	•	•	•	•	•	•	11	001	001	1	3	10		
RET cc	If condition cc is false continue, otherwise same as RET	•	•	•	•	•	•	11	cc	000	1	1	5	If cc is false	
											1	3	11	If cc is true	
														cc	Condition
														000	NZ non zero
														001	Z zero
														010	NC non carry
														011	C carry
														100	PO parity odd
														101	PE parity even
														110	P sign positive
														111	M sign negative
RETI	Return from interrupt	•	•	•	•	•	•	11	101	101	2	4	14		
RETN	Return from non maskable interrupt	•	•	•	•	•	•	11	101	101	2	4	14		
								01	000	101					
RST p	(SP-1)-PC _H (SP-2)-PC _L PC _H -0 PC _L -P	•	•	•	•	•	•	11	t	111	1	3	11		
														t	P
														000	00H
														001	08H
														010	10H
														011	18H
														100	20H
														101	28H
														110	30H
														111	38H

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown
 ‡ = flag is affected according to the result of the operation.

CALL AND RETURN GROUP
 TABLE 7.0-10

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments
		C	Z	P	S	N	H	76	543	210				
IN A, (n)	A ← (n)	•	•	•	•	•	•	11	011	011	2	3	11	n to A ₀ - A ₇ Acc to A ₈ - A ₁₅
IN r, (C)	r ← (C) if r = 110 only the flags will be affected	•	•	P	•	•	•	11	101	101	2	3	12	C to A ₀ - A ₇ B to A ₈ - A ₁₅
INI	(HL) ← (C) B ← B - 1 HL ← HL + 1	X	1	X	X	1	X	11	101	101	2	4	16	C to A ₀ - A ₇ B to A ₈ - A ₁₅
INIR	(HL) ← (C) B ← B - 1 HL ← HL + 1 Repeat until B = 0	X	1	X	X	1	X	11	101	101	2	5 (if B ≠ 0)	21	C to A ₀ - A ₇ B to A ₈ - A ₁₅
IND	(HL) ← (C) B ← B - 1 HL ← HL - 1	X	1	X	X	1	X	11	101	101	2	4	16	C to A ₀ - A ₇ B to A ₈ - A ₁₅
INDR	(HL) ← (C) B ← B - 1 HL ← HL - 1 Repeat until B = 0	X	1	X	X	1	X	11	101	101	2	5 (if B ≠ 0)	21	C to A ₀ - A ₇ B to A ₈ - A ₁₅
OUT (n), A	(n) → A	•	•	•	•	•	•	11	010	011	2	3	11	n to A ₀ - A ₇ Acc to A ₈ - A ₁₅
OUT (C), r	(C) → r	•	•	•	•	•	•	11	101	101	2	3	12	C to A ₀ - A ₇ B to A ₈ - A ₁₅
OUTI	(C) → (HL) B ← B - 1 HL ← HL + 1	X	1	X	X	1	X	11	101	101	2	4	16	C to A ₀ - A ₇ B to A ₈ - A ₁₅
OTIR	(C) → (HL) B ← B - 1 HL ← HL + 1 Repeat until B = 0	X	1	X	X	1	X	11	101	101	2	5 (if B ≠ 0)	21	C to A ₀ - A ₇ B to A ₈ - A ₁₅
OUTD	(C) → (HL) B ← B - 1 HL ← HL - 1	X	1	X	X	1	X	11	101	101	2	4	16	C to A ₀ - A ₇ B to A ₈ - A ₁₅
OTDR	(C) → (HL) B ← B - 1 HL ← HL - 1 Repeat until B = 0	X	1	X	X	1	X	11	101	101	2	5 (if B ≠ 0)	21	C to A ₀ - A ₇ B to A ₈ - A ₁₅

Notes: ① If the result of B - 1 is zero the Z flag is set, otherwise it is reset.

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown, 1 = flag is affected according to the result of the operation.

INPUT AND OUTPUT GROUP
TABLE 7.0-11

8.0 INTERRUPT RESPONSE

The purpose of an interrupt is to allow peripheral devices to suspend CPU operation in an orderly manner and force the CPU to start a peripheral service routine. Usually this service routine is involved with the exchange of data, or status and control information, between the CPU and the peripheral. Once the service routine is completed, the CPU returns to the operation from which it was interrupted.

INTERRUPT ENABLE – DISABLE

The Z80 CPU has two interrupt inputs, a software maskable interrupt and a non maskable interrupt. The non maskable interrupt (NMI) can *not* be disabled by the programmer and it will be accepted whenever a peripheral device requests it. This interrupt is generally reserved for very important functions that must be serviced whenever they occur, such as an impending power failure. The maskable interrupt (INT) can be selectively enabled or disabled by the programmer. This allows the programmer to disable the interrupt during periods where his program has timing constraints that do not allow it to be interrupted. In the Z80 CPU there is an enable flip flop (called IFF) that is set or reset by the programmer using the Enable Interrupt (EI) and Disable Interrupt (DI) instructions. When the IFF is reset, an interrupt can not be accepted by the CPU.

Actually, for purposes that will be subsequently explained, there are two enable flip flops, called IFF₁ and IFF₂.

IFF₁

Actually disables interrupts
from being accepted.

IFF₂

Temporary storage location
for IFF₁.

The state of IFF₁ is used to actually inhibit interrupts while IFF₂ is used as a temporary storage location for IFF₁. The purpose of storing the IFF₁ will be subsequently explained.

A reset to the CPU will force both IFF₁ and IFF₂ to the reset state so that interrupts are disabled. They can then be enabled by an EI instruction at any time by the programmer. When an EI instruction is executed, any pending interrupt request will not be accepted until after the instruction following EI has been executed. This single instruction delay is necessary for cases when the following instruction is a return instruction and interrupts must not be allowed until the return has been completed. The EI instruction sets both IFF₁ and IFF₂ to the enable state. When an interrupt is accepted by the CPU, both IFF₁ and IFF₂ are automatically reset, inhibiting further interrupts until the programmer wishes to issue a new EI instruction. Note that for all of the previous cases, IFF₁ and IFF₂ are always equal.

The purpose of IFF₂ is to save the status of IFF₁ when a non maskable interrupt occurs. When a non maskable interrupt is accepted, IFF₁ is reset to prevent further interrupts until reenabled by the programmer. Thus, after a non maskable interrupt has been accepted, maskable interrupts are disabled but the previous state of IFF₁ has been saved so that the complete state of the CPU just prior to the non maskable interrupt can be restored at any time. When a Load Register A with Register I (LD A, I) instruction or a Load Register A with Register R (LD A, R) instruction is executed, the state of IFF₂ is copied into the parity flag where it can be tested or stored.

A second method of restoring the status of IFF₁ is thru the execution of a Return From Non Maskable Interrupt (RETN) instruction. Since this instruction indicates that the non maskable interrupt service routine is complete, the contents of IFF₂ are now copied back into IFF₁, so that the status of IFF₁ just prior to the acceptance of the non maskable interrupt will be restored automatically.

Figure 8.0-1 is a summary of the effect of different instructions on the two enable flip flops.

Action	IFF ₁	IFF ₂	
CPU Reset	0	0	40
DI	0	0	
EI	1	1	
LD A, I	•	•	IFF ₂ → Parity flag
LD A, R	•	•	IFF ₂ → Parity flag
Accept NMI	0	•	
RETN	IFF ₂	•	IFF ₂ → IFF ₁

"•" indicates no change

**FIGURE 8.0-1
INTERRUPT ENABLE/DISABLE FLIP FLOPS**

CPU RESPONSE

Non Maskable

A nonmaskable interrupt will be accepted at all times by the CPU. When this occurs, the CPU ignores the next instruction that it fetches and instead does a restart to location 0066H. Thus, it behaves exactly as if it had received a restart instruction but, it is to a location that is not one of the 8 software restart locations. A restart is merely a call to a specific address in page 0 of memory.

Maskable

The CPU can be programmed to respond to the maskable interrupt in any one of three possible modes.

Mode 0

This mode is identical to the 8080A interrupt response mode. With this mode, the interrupting device can place any instruction on the data bus and the CPU will execute it. Thus, the interrupting device provides the next instruction to be executed instead of the memory. Often this will be a restart instruction since the interrupting device only need supply a single byte instruction. Alternatively, any other instruction such as a 3 byte call to any location in memory could be executed.

The number of clock cycles necessary to execute this instruction is 2 more than the normal number for the instruction. This occurs since the CPU automatically adds 2 wait states to an interrupt response cycle to allow sufficient time to implement an external daisy chain for priority control. Section 5.0 illustrates the detailed timing for an interrupt response. After the application of RESET the CPU will automatically enter interrupt Mode 0.


Mode 1

When this mode has been selected by the programmer, the CPU will respond to an interrupt by executing a restart to location 0038H. Thus the response is identical to that for a non maskable interrupt except that the call location is 0038H instead of 0066H. Another difference is that the number of cycles required to complete the restart instruction is 2 more than normal due to the two added wait states.

Mode 2

This mode is the most powerful interrupt response mode. With a single 8 bit byte from the user an indirect call can be made to any memory location.

With this mode the programmer maintains a table of 16 bit starting addresses for every interrupt service routine. This table may be located anywhere in memory. When an interrupt is accepted, a 16 bit pointer must be formed to obtain the desired interrupt service routine starting address from the table. The upper 8 bits of this pointer is formed from the contents of the I register. The I register must have been previously loaded with the desired value by the programmer, i.e. LD I, A. Note that a CPU reset clears the I register so that it is initialized to zero. The lower eight bits of the pointer must be supplied by the interrupting device. Actually, only 7 bits are required from the interrupting device as the least significant bit must be a zero. This is required since the pointer is used to get two adjacent bytes to form a complete 16 bit service routine starting address and the addresses must always start in even locations.



The first byte in the table is the least significant (low order) portion of the address. The programmer must obviously fill this table in with the desired addresses before any interrupts are to be accepted.

Note that this table can be changed at any time by the programmer (if it is stored in Read/Write Memory) to allow different peripherals to be serviced by different service routines.

Once the interrupting devices supplies the lower portion of the pointer, the CPU automatically pushes the program counter onto the stack, obtains the starting address from the table and does a jump to this address. This mode of response requires 19 clock periods to complete (7 to fetch the lower 8 bits from the interrupting device, 6 to save the program counter, and 6 to obtain the jump address.)

Note that the Z80 peripheral devices all include a daisy chain priority interrupt structure that automatically supplies the programmed vector to the CPU during interrupt acknowledge. Refer to the Z80-PIO, Z80-SIO and Z80-CTC manuals for details.

9.0 HARDWARE IMPLEMENTATION EXAMPLES

This chapter is intended to serve as a basic introduction to implementing systems with the Z80-CPU.

MINIMUM SYSTEM

Figure 9.0-1 is a diagram of a very simple Z-80 system. Any Z-80 system must include the following five elements:

- 1) Five volt power supply
- 2) Oscillator
- 3) Memory devices
- 4) I/O circuits
- 5) CPU




FIGURE 9.0-1
MINIMUM Z80 COMPUTER SYSTEM

Since the Z80-CPU only requires a single 5 volt supply, most small systems can be implemented using only this single supply.

The oscillator can be very simple since the only requirement is that it be a 5 volt square wave. For systems not running at full speed, a simple RC oscillator can be used. When the CPU is operated near the highest possible frequency, a crystal oscillator is generally required because the system timing will not tolerate the drift or jitter that an RC network will generate. A crystal oscillator can be made from inverters and a few discrete components or monolithic circuits are widely available.

The external memory can be any mixture of standard RAM, ROM, or PROM. In this simple example we have shown a single 8K bit ROM (1K bytes) being utilized as the entire memory system. For this example we have assumed that the Z-80 internal register configuration contains sufficient Read/Write storage so that external RAM memory is not required.

Every computer system requires I/O circuits to allow it to interface to the "real world." In this simple example it is assumed that the output is an 8 bit control vector and the input is an 8 bit status word. The input data could be gated onto the data bus using any standard tri-state driver while the output data could be latched with any type of standard TTL latch. For this example we have used a Z80-PIO for the I/O circuit. This single circuit attaches to the data bus as shown and provides the required 16 bits of TTL compatible I/O. (Refer to the Z80-PIO manual for details on the operation of this circuit.) Notice in this example that with only three LSI circuits, a simple oscillator and a single 5 volt power supply, a powerful computer has been implemented.

ADDING RAM

Most computer systems require some amount of external Read/Write memory for data storage and to implement a "stack." Figure 9.0-2 illustrates how 256 bytes of static memory can be added to the previous example. In this example the memory space is assumed to be organized as follows:




FIGURE 9.0-2
ROM & RAM IMPLEMENTATION EXAMPLE

In this diagram the address space is described in hexadecimal notation. For this example, address bit A₁₀ separates the ROM space from the RAM space so that it can be used for the chip select function. For larger amounts of external ROM or RAM, a simple TTL decoder will be required to form the chip selects.

MEMORY SPEED CONTROL

For many applications, it may be desirable to use slow memories to reduce costs. The WAIT line on the CPU allows the Z-80 to operate with any speed memory. By referring back to section 4 you will notice that the memory access time requirements are most severe during the M1 cycle instruction fetch. All other memory accesses have an additional one half of a clock cycle to be completed. For this reason it may be desirable in some applications to add one wait state to the M1 cycle so that slower memories can be used. Figure 9.0-3 is an example of a simple circuit that will accomplish this task. This circuit can be changed to add a single wait state to any memory access as shown in Figure 9.0-4.




FIGURE 9.0-3
ADDING ONE WAIT STATE TO AN M1 CYCLE




FIGURE 9.0-4
ADDING ONE WAIT STATE TO ANY MEMORY CYCLE

INTERFACING DYNAMIC MEMORIES

This section is intended only to serve as a brief introduction to interfacing dynamic memories. Each individual dynamic RAM has varying specifications that will require minor modifications to the description given here and no attempt will be made in this document to give details for any particular RAM. Separate application notes showing how the Z80-CPU can be interfaced to most popular dynamic RAM's are available from Zilog.

Figure 9.0-5 illustrates the logic necessary to interface 8K bytes of dynamic RAM using 18 pin 4K dynamic memories. This figure assumes that the RAM's are the only memory in the system so that A_{12} is used to select between the two pages of memory. During refresh time, all memories in the system must be read. The CPU provides the proper refresh address on lines A_0 through A_6 . To add additional memory to the system it is necessary to only replace the two gates that operate on A_{12} with a decoder that operates on all required address bits. For larger systems, buffering for the address and data bus is also generally required.




FIGURE 8.05
INTERFACING DYNAMIC RAMS

10.1 METHODS OF SOFTWARE IMPLEMENTATION

Several different approaches are possible in developing software for the Z-80 (Figure 10.1). First of all, Assembly Language or PL/Z may be used as the source language. These languages may then be translated into machine language on a commercial time sharing facility using a cross-assembler or cross-compiler or, in the case of assembly language, the translation can be accomplished on a Z-80 Development System using a resident assembler. Finally, the resulting machine code can be debugged either on a time-sharing facility using a Z-80 simulator or on a Z-80 Development System which uses a Z80-CPU directly.




FIGURE 10.1

In selecting a source language, the primary factors to be considered are clarity and ease of programming vs. code efficiency. A high level language such as PL/Z with its machine independent constructs is typically better for formulating and maintaining algorithms, but the resulting machine code is usually somewhat less efficient than what can be written directly in assembly language. These tradeoffs can often be balanced by combining PL/Z and assembly language routines, identifying those portions of a task which must be optimized and writing them as assembly language subroutines.

Deciding whether to use a resident or cross assembler is a matter of availability and short-term vs. long-term expense. While the initial expenditure for a development system is higher than that for a time-sharing terminal, the cost of an individual assembly using a resident assembler is negligible while the same operation on a time-sharing system is relatively expensive and in a short time this cost can equal the total cost of a development system.

Debugging on a development system vs. a simulator is also a matter of availability and expense combined with operational fidelity and flexibility. As with the assembly process, debugging is less expensive on a development system than on a simulator available through time-sharing. In addition, the fidelity of the operating environment is preserved through real-time execution on a Z80-CPU and by connecting the I/O and memory components which will actually be used in the production system. The only advantage to the use of a simulator is the range of criteria which may be selected for such debugging procedures as tracing and setting breakpoints. This flexibility exists because a software simulation can achieve any degree of complexity in its interpretation of machine instructions while development system procedures have hardware limitations such as the capacity of the real-time storage module, the number of breakpoint registers and the pin configuration of the CPU. Despite such hardware limitations, debugging on a development system is typically more productive than on a simulator because of the direct interaction that is possible between the programmer and the authentic execution of his program.

10.2 SOFTWARE FEATURES OFFERED BY THE Z80-CPU

48

The Z-80 instruction set provides the user with a large and flexible repertoire of operations with which to formulate control of the Z80-CPU.

The primary, auxiliary and index registers can be used to hold the arguments of arithmetic and logical operations, or to form memory addresses, or as fast-access storage for frequently used data.

Information can be moved directly from register to register; from memory to memory; from memory to registers; or from registers to memory. In addition, register contents and register/memory contents can be exchanged without using temporary storage. In particular, the contents of primary and auxiliary registers can be completely exchanged by executing only two instructions, EX and EXX. This register exchange procedure can be used to separate the set of working registers between different logical procedures or to expand the set of available registers in a single procedure.

Storage and retrieval of data between pairs of registers and memory can be controlled on a last-in first-out basis through PUSH and POP instructions which utilize a special stack pointer register, SP. This stack register is available both to manipulate data and to automatically store and retrieve addresses for subroutine linkage. When a subroutine is called, for example, the address following the CALL instruction is placed on the top of the push-down stack pointed to by SP. When a subroutine returns to the calling routine, the address on the top of the stack is used to set the program counter for the address of the next instruction. The stack pointer is adjusted automatically to reflect the current "top" stack position during PUSH, POP, CALL and RET instructions. This stack mechanism allows pushdown data stacks and subroutine calls to be nested to any practical depth because the stack area can potentially be as large as memory space.

The sequence of instruction execution can be controlled by six different flags (carry, zero, sign, parity/overflow, add-subtract, half-carry) which reflect the results of arithmetic, logical, shift and compare instructions. After the execution of an instruction which sets a flag, that flag can be used to control a conditional jump or return instruction. These instructions provide logical control following the manipulation of single bit, eight-bit byte (or) sixteen-bit data quantities.

A full set of logical operations, including AND, OR, XOR (exclusive - OR), CPL (NOR) and NEG (two's complement) are available for Boolean operations between the accumulator and 1) all other eight-bit registers, 2) memory locations or 3) immediate operands.

In addition, a full set of arithmetic and logical shifts in both directions are available which operate on the contents of all eight-bit primary registers or directly on any memory location. The carry flag can be included or simply set by these shift instructions to provide both the testing of shift results and to link register/register or register/memory shift operations.

10.3 EXAMPLES OF USE OF SPECIAL Z80 INSTRUCTIONS

- A. Let us assume that a string of data in memory starting at location "DATA" is to be moved into another area of memory starting at location "BUFFER" and that the string length is 737 bytes. This operation can be accomplished as follows:

```
LD     HL , DATA      ; START ADDRESS OF DATA STRING
LD     DE , BUFFER     ; START ADDRESS OF TARGET BUFFER
LD     BC , 737        ; LENGTH OF DATA STRING
LDIR                      ; MOVE STRING - TRANSFER MEMORY POINTED TO
                        ; BY HL INTO MEMORY LOCATION POINTED TO BY DE
                        ; INCREMENT HL AND DE, DECREMENT BC
                        ; PROCESS UNTIL BC = 0.
```

11 bytes are required for this operation and each byte of data is moved in 21 clock cycles.

- B. Let's assume that a string in memory starting at location "DATA" is to be moved into another area of memory starting at location "BUFFER" until an ASCII \$ character (used as string delimiter) is found. Let's also assume that the maximum string length is 132 characters. The operation can be performed as follows:

```

LD      HL , DATA      ; STARTING ADDRESS OF DATA STRING
LD      DE , BUFFER     ; STARTING ADDRESS OF TARGET BUFFER
LD      BC , 132        ; MAXIMUM STRING LENGTH
LD      A , '$'         ; STRING DELIMITER CODE
LOOP:CP  (HL)           ; COMPARE MEMORY CONTENTS WITH DELIMITER
JR      Z , END - $     ; GO TO END IF CHARACTERS EQUAL
LDI     ; MOVE CHARACTER (HL) to (DE)
        ; INCREMENT HL AND DE, DECREMENT BC
JP      PE , LOOP       ; GO TO "LOOP" IF MORE CHARACTERS
END:    ; OTHERWISE, FALL THROUGH
        ; NOTE: P/V FLAG IS USED
        ; TO INDICATE THAT REGISTER BC WAS
        ; DECREMENTED TO ZERO.

```

19 bytes are required for this operation.

- C. Let us assume that a 16-digit decimal number represented in packed BCD format (two BCD digits/byte) has to be shifted as shown in the Figure 10.2 in order to mechanize BCD multiplication or division. The operation can be accomplished as follows:

```

LD      HL , DATA      ; ADDRESS OF FIRST BYTE
LD      B , COUNT       ; SHIFT COUNT
XOR     A               ; CLEAR ACCUMULATOR
ROTAT:RLD              ; ROTATE LEFT LOW ORDER DIGIT IN ACC
        ; WITH DIGITS IN (HL)
INC     HL              ; ADVANCE MEMORY POINTER
DJNZ   ROTAT - $       ; DECREMENT B AND GO TO ROTAT IF
        ; B IS NOT ZERO, OTHERWISE FALL THROUGH

```

11 bytes are required for this operation.




FIGURE 10.2

- D. Let us assume that one number is to be subtracted from another and a) that they are both in packed BCD format, b) that they are of equal but varying length, and c) that the result is to be stored in the location of the minuend. The operation can be accomplished as follows:

```

LD      HL , ARG1      ; ADDRESS OF MINUEND
LD      DE , ARG2      ; ADDRESS OF SUBTRAHEND
LD      B , LENGTH     ; LENGTH OF TWO ARGUMENTS
AND     A              ; CLEAR CARRY FLAG
SUBDEC: LD      A , (DE) ; SUBTRAHEND TO ACC
SBC     A , (HL)       ; SUBTRACT (HL) FROM ACC
DAA     ; ADJUST RESULT TO DECIMAL CODED VALUE
LD      (HL) , A       ; STORE RESULT
INC     HL             ; ADVANCE MEMORY POINTERS
INC     DE
DJNZ   SUBDEC - $      ; DECREMENT B AND GO TO "SUBDEC" IF B
                        ; NOT ZERO, OTHERWISE FALL THROUGH

```

17 bytes are required for this operation.

10.4 EXAMPLES OF PROGRAMMING TASKS

- A. The following program sorts an array of numbers each in the range (0,255) into ascending order using a standard exchange sorting algorithm.

LOC	OBJ CODE	STMT	SOURCE STATEMENT
-----	----------	------	------------------

		1	;	*** STANDARD EXCHANGE (BUBBLE) SORT ROUTINE ***	
		2	;		
		3	;	AT ENTRY: HL CONTAINS ADDRESS OF DATA	
		4		C CONTAINS NUMBER OF ELEMENTS TO BE SORTED	
		5		(1<C<256)	
		6	;		
		7	;	AT EXIT: DATA SORTED IN ASCENDING ORDER	
		8	;		
		9	;	USE OF REGISTERS	
		10	;		
		11	;	REGISTER CONTENTS	
		12	;		
		13	;	A TEMPORARY STORAGE FOR CALCULATIONS	
		14	;	B COUNTER FOR DATA ARRAY	
		15	;	C LENGTH OF DATA ARRAY	
		16	;	D FIRST ELEMENT IN COMPARISON	
		17	;	E SECOND ELEMENT IN COMPARISON	
		18	;	H FLAG TO INDICATE EXCHANGE	
		19	;	L UNUSED	
		20	;	IX POINTER INTO DATA ARRAY	
		21	;	IY UNUSED	
		22	;		
0000	222600	23	SORT:	LD (DATA), HL	; SAVE DATA ADDRESS
0003	CB84	24	LOOP:	RES FLAG, H	; INITIALIZE EXCHANGE FLAG
0005	41	25		LD B, C	; INITIALIZE LENGTH COUNTER
0006	05	26		DEC B	; ADJUST FOR TESTING
0007	DD2A2600	27		LD IX, (DATA)	; INITIALIZE ARRAY POINTER
000B	DD7E00	28	NEXT:	LD A, (IX)	; FIRST ELEMENT IN COMPARISON
000E	57	29		LD D, A	; TEMPORARY STORAGE FOR ELEMENT
000F	DD5E01	30		LD E, (IX+1)	; SECOND ELEMENT IN COMPARISON
0012	93	31		SUB E	; COMPARISON FIRST TO SECOND
0013	3008	32		JR NC, NOEX-\$; IF FIRST > SECOND, NO JUMP
0015	DD7300	33		LD (IX), E	; EXCHANGE ARRAY ELEMENTS
0018	DD7201	34		LD (IX+1), D	
001B	CBC4	35		SET FLAG, H	; RECORD EXCHANGE OCCURRED
001D	DD23	36	NOEX:	INC IX	; POINT TO NEXT DATA ELEMENT
001F	10EA	37		DJNZ NEXT-\$; COUNT NUMBER OF COMPARISONS
		38			; REPEAT IF MORE DATA PAIRS
0021	CB44	39		BIT FLAG, H	; DETERMINE IF EXCHANGE OCCURRED
0023	20DE	40		JR NZ, LOOP-\$; CONTINUE IF DATA UNSORTED
0025	C9	41		RET	; OTHERWISE, EXIT
		42	;		
0026		43	FLAG:	EQU 0	; DESIGNATION OF FLAG BIT
0026		44	DATA:	DEFS 2	; STORAGE FOR DATA ADDRESS
		45		END	

B. The following program multiplies two unsigned 16 bit integers and leaves the result in the HL register pair.

01/22/76 11:32:36

MULTIPLY LISTING:

52

PAGE 1

LOC	OBJ CODE	STMT	SOURCE STATEMENT
0000		1	MULT:: UNSIGNED SIXTEEN BIT INTEGER MULTIPLY.
		2	; ON ENTRANCE: MULTIPLIER IN DE.
		3	; MULTIPLICAND IN HL.
		4	; ;
		5	; ON EXIT: RESULT IN HL.
		6	; ;
		7	; REGISTER USES:
		8	; ;
		9	; ;
		10	; H HIGH ORDER PARTIAL RESULT
		11	; L LOW ORDER PARTIAL RESULT
		12	; D HIGH ORDER MULTIPLICAND
		13	; E LOW ORDER MULTIPLICAND
		14	; B COUNTER FOR NUMBER OF SHIFTS
		15	; C HIGH ORDER BITS OF MULTIPLIER
		16	; A LOW ORDER BITS OF MULTIPLIER
		17	; ;
0000	0610	18	LD B, 16; NUMBER OF BITS- INITIALIZE
0002	4A	19	LD C, D; MOVE MULTIPLIER
0003	7B	20	LD A, E;
0004	EB	21	EX DE, HL; MOVE MULTIPLICAND
0005	210000	22	LD HL, 0; CLEAR PARTIAL RESULT
0008	CB39	23	MLOOP: SRL C; SHIFT MULTIPLIER RIGHT
000A	1F	24	RRA; LEAST SIGNIFICANT BIT IS
		25	; IN CARRY.
000B	3001	26	JR NC, NOADD-S; IF NO CARRY, SKIP THE ADD.
000D	19	27	ADD HL, DE; ELSE ADD MULTIPLICAND TO
		28	; PARTIAL RESULT.
000E	EB	29	NOADD: EX DE, HL; SHIFT MULTIPLICAND LEFT
000F	29	30	ADD HL, HL; BY MULTIPLYING IT BY TWO.
0010	EB	31	EX DE, HL;
0011	10F5	32	DJNZ MLOOP-S; REPEAT UNTIL NO MORE BITS.
0013	C9	33	RET;
		34	END;

Absolute Maximum Ratings

Temperature Under Bias	Specified operating range	Comment
Storage Temperature	-65°C to +150°C	Stresses above those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.
Voltage On Any Pin with Respect to Ground	-0.3V to +7V	
Power Dissipation	1.5W	

Note: For 704 CPU (A) and DC characteristics remain the same for the military grade parts except $I_{CC} = 280 \text{ mA}$

53

Z80-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5\text{V} \pm 5\%$ unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.8	V	
V_{IH}	Input High Voltage	2.0		V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OL} = 1.8 \text{ mA}$
V_{OH}	Output High Voltage	2.4			V	$I_{OH} = -250 \mu\text{A}$
I_{CC}	Power Supply Current			150	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0 \text{ to } V_{CC}$
I_{LOH}	Tri-State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4 \text{ to } V_{CC}$
I_{LOL}	Tri-State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0.4 \text{ V}$
I_{LD}	Data Bus Leakage Current in Input Mode			± 10	μA	$0 < V_{IN} < V_{CC}$

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$, unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
C_ϕ	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C
E - Extended 5V $\pm 5\%$ -40° to 85°C
M - Military 5V $\pm 10\%$ -55° to 125°C

Z80A-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5\text{V} \pm 5\%$ unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3		0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
V_{IL}	Input Low Voltage	-0.3		0.8	V	
V_{IH}	Input High Voltage	2.0		V_{CC}	V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OL} = 1.8 \text{ mA}$
V_{OH}	Output High Voltage	2.4			V	$I_{OH} = -250 \mu\text{A}$
I_{CC}	Power Supply Current		90	200	mA	
I_{LI}	Input Leakage Current			10	μA	$V_{IN} = 0 \text{ to } V_{CC}$
I_{LOH}	Tri-State Output Leakage Current in Float			10	μA	$V_{OUT} = 2.4 \text{ to } V_{CC}$
I_{LOL}	Tri-State Output Leakage Current in Float			-10	μA	$V_{OUT} = 0.4 \text{ V}$
I_{LD}	Data Bus Leakage Current in Input Mode			± 10	μA	$0 < V_{IN} < V_{CC}$

Capacitance

$T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$, unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
C_ϕ	Clock Capacitance	35	pF
C_{IN}	Input Capacitance	5	pF
C_{OUT}	Output Capacitance	10	pF

Z80A-CPU

Ordering Information

C - Ceramic
P - Plastic
S - Standard 5V $\pm 5\%$ 0° to 70°C

T_A = 0°C to 70°C, V_{CC} = +5V ± 5%, Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t _c	Clock Period	4	112	μsec	
	t _{w(ΦH)}	Clock Pulse Width, Clock High	180	7	nsec	
	t _{w(ΦL)}	Clock Pulse Width, Clock Low	180	5000	nsec	
	t _{r,f}	Clock Rise and Fall Time		30	nsec	
A ₀₋₁₅	t _{D(AD)}	Address Output Delay		145	nsec	C _L = 50pF
	t _{F(AD)}	Delay to Float		110	nsec	
	t _{acm}	Address Stable Prior to \overline{MREQ} (Memory Cycle)	111		nsec	
	t _{aci}	Address Stable Prior to \overline{IORQ} , \overline{RD} or \overline{WR} (I/O Cycle)	121		nsec	
	t _{ca}	Address Stable from \overline{RD} , \overline{WR} , \overline{IORQ} or \overline{MREQ}	131		nsec	
	t _{ca1}	Address Stable From \overline{RD} or \overline{WR} During Float	141		nsec	
D ₀₋₇	t _{D(D)}	Data Output Delay		230	nsec	C _L = 50pF
	t _{F(D)}	Delay to Float During Write Cycle		90	nsec	
	t _{S(D)}	Data Setup Time to Rising Edge of Clock During M1 Cycle	50		nsec	
	t _{SΦ(D)}	Data Setup Time to Falling Edge of Clock During M2 to M5	60		nsec	
	t _{dcn}	Data Stable Prior to \overline{WR} (Memory Cycle)	151		nsec	
	t _{dci}	Data Stable Prior to \overline{WR} (I/O Cycle)	161		nsec	
	t _{cdf}	Data Stable From \overline{WR}	171		nsec	
	t _H	Any Hold Time for Setup Time	0		nsec	
MREQ	t _{DLΦ(MR)}	\overline{MREQ} Delay From Falling Edge of Clock, \overline{MREQ} Low		100	nsec	C _L = 50pF
	t _{DHΦ(MR)}	\overline{MREQ} Delay From Rising Edge of Clock, \overline{MREQ} High		100	nsec	
	t _{DHΦ(MR)}	\overline{MREQ} Delay From Falling Edge of Clock, \overline{MREQ} High		100	nsec	
	t _{w(MRL)}	Pulse Width, \overline{MREQ} Low	181		nsec	
	t _{w(MRH)}	Pulse Width, \overline{MREQ} High	191		nsec	
IORQ	t _{DLΦ(IR)}	\overline{IORQ} Delay From Rising Edge of Clock, \overline{IORQ} Low		90	nsec	C _L = 50pF
	t _{DLΦ(IR)}	\overline{IORQ} Delay From Falling Edge of Clock, \overline{IORQ} Low		110	nsec	
	t _{DHΦ(IR)}	\overline{IORQ} Delay From Rising Edge of Clock, \overline{IORQ} High		100	nsec	
	t _{DHΦ(IR)}	\overline{IORQ} Delay From Falling Edge of Clock, \overline{IORQ} High		110	nsec	
	t _{w(MRH)}	Pulse Width, \overline{IORQ} High		110	nsec	
RD	t _{DLΦ(RD)}	\overline{RD} Delay From Rising Edge of Clock, \overline{RD} Low		100	nsec	C _L = 50pF
	t _{DLΦ(RD)}	\overline{RD} Delay From Falling Edge of Clock, \overline{RD} Low		130	nsec	
	t _{DHΦ(RD)}	\overline{RD} Delay From Rising Edge of Clock, \overline{RD} High		100	nsec	
	t _{DHΦ(RD)}	\overline{RD} Delay From Falling Edge of Clock, \overline{RD} High		110	nsec	
	t _{w(WRL)}	Pulse Width, \overline{RD} Low		110	nsec	
WR	t _{DLΦ(WR)}	\overline{WR} Delay From Rising Edge of Clock, \overline{WR} Low		80	nsec	C _L = 50pF
	t _{DLΦ(WR)}	\overline{WR} Delay From Falling Edge of Clock, \overline{WR} Low		90	nsec	
	t _{DHΦ(WR)}	\overline{WR} Delay From Falling Edge of Clock, \overline{WR} High		100	nsec	
	t _{w(WRL)}	Pulse Width, \overline{WR} Low		100	nsec	
	t _{w(WRH)}	Pulse Width, \overline{WR} High	110		nsec	
M1	t _{DL(M1)}	$\overline{M1}$ Delay From Rising Edge of Clock, $\overline{M1}$ Low		130	nsec	C _L = 50pF
	t _{DH(M1)}	$\overline{M1}$ Delay From Rising Edge of Clock, $\overline{M1}$ High		130	nsec	
RFSH	t _{DL(RF)}	\overline{RFSH} Delay From Rising Edge of Clock, \overline{RFSH} Low		180	nsec	C _L = 50pF
	t _{DH(RF)}	\overline{RFSH} Delay From Rising Edge of Clock, \overline{RFSH} High		150	nsec	
WAIT	t _{s(WT)}	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	t _{D(HT)}	HALT Delay Time From Falling Edge of Clock		300	nsec	C _L = 50pF
INT	t _{s(IT)}	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	t _{w(NML)}	Pulse Width, NMI Low	80		nsec	
BUSRQ	t _{s(BO)}	BUSRQ Setup Time to Rising Edge of Clock	80		nsec	
BUSAK	t _{DL(BA)}	BUSAK Delay From Rising Edge of Clock, BUSAK Low		120	nsec	C _L = 50pF
	t _{DH(BA)}	BUSAK Delay From Falling Edge of Clock, BUSAK High		110	nsec	
RESET	t _{s(RS)}	RESET Setup Time to Rising Edge of Clock	90		nsec	
	t _{F(C)}	Delay to Float (\overline{MREQ} , \overline{IORQ} , \overline{RD} and \overline{WR})		100	nsec	
	t _{ms}	$\overline{M1}$ Stable Prior to \overline{IORQ} (Interrupt Ack.)	111		nsec	

[12] t_c = t_{w(ΦH)} + t_{w(ΦL)} + t_r + t_f

[11] t_{acm} = t_{w(ΦH)} + t_r - 75

[2] t_{aci} = t_c - 80

[3] t_{ca} = t_{w(ΦL)} + t_r - 40

[4] t_{ca1} = t_{w(ΦL)} + t_r - 60

[5] t_{dcn} = t_c - 210

[6] t_{dci} = t_{w(ΦL)} + t_r - 210

[7] t_{cdf} = t_{w(ΦL)} + t_r - 80

[8] t_{w(MRL)} = t_c - 40


[9] t_{w(MRH)} = t_{w(ΦH)} + t_r - 30

[10] t_{w(WRL)} = t_c - 40

[11] t_{ms} = 2t_c + t_{w(ΦH)} + t_r - 80

NOTES

- A. Data should be enabled onto the CPU's data bus when \overline{RD} is active. During interrupt acknowledge data should be enabled when $\overline{M1}$ and \overline{IORQ} are both active.
- B. All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- C. The RESET signal must be active for a minimum of 1 clock cycle.
- D. Output Delay vs. Loaded Capacitance
T_A = 70°C, V_{CC} = +5V ± 5%.
Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines.
- E. Although stated by design, testing guarantees t_{w(ΦH)} of 200nsec maximum.




Load circuit for Output

A.C. Timing Diagram

Timing measurements are made at the following voltages, unless otherwise specified:

CLOCK	V _{CC} - 6V	45V
OUTPUT	20V	8V
INPUT	20V	8V
FLOAT	ΔV	±0.5V

55



T_A = 0°C to 70°C, V_{CC} = +5V ± 5%, Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t _c	Clock Period	.25	1121	μsec	
	t _w (φH)	Clock Pulse Width, Clock High	110	11	nsec	
	t _w (φL)	Clock Pulse Width, Clock Low	110	2000	nsec	
	t _{r, f}	Clock Rise and Fall Time		30	nsec	
A ₀₋₁₅	t _D (AD)	Address Output Delay		110	nsec	C _L = 50pF
	t _F (AD)	Delay to Float		90	nsec	
	t _{acm}	Address Stable Prior to MREQ (Memory Cycle)	111		nsec	
	t _{aci}	Address Stable Prior to IORQ, RD or WR (I/O Cycle)	12		nsec	
	t _{ca}	Address Stable From RD, WR, IORQ or MREQ	137		nsec	
D ₀₋₇	t _D (D)	Data Output Delay		150	nsec	C _L = 50pF
	t _F (D)	Delay to Float During Write Cycle		90	nsec	
	t _{SD} (D)	Data Setup Time to Rising Edge of Clock During M1 Cycle	35		nsec	
	t _{SD} (D)	Data Setup Time to Falling Edge of Clock During M2 to M5	50		nsec	
	t _{dcm}	Data Stable Prior to WR (Memory Cycle)	137		nsec	
	t _{dci}	Data Stable Prior to WR (I/O Cycle)	161		nsec	
	t _{dcl}	Data Stable From WR	177		nsec	
t _H	t _H	Any Hold Time for Setup Time		0	nsec	
MREQ	t _{DL} (MR)	MREQ Delay From Falling Edge of Clock, MREQ Low		85	nsec	C _L = 50pF
	t _{DH} (MR)	MREQ Delay From Rising Edge of Clock, MREQ High		85	nsec	
	t _{DH} (MR)	MREQ Delay From Falling Edge of Clock, MREQ High		85	nsec	
	t _w (MRL)	Pulse Width, MREQ Low	181		nsec	
	t _w (MRH)	Pulse Width, MREQ High	191		nsec	
IORQ	t _{DL} (IR)	IORQ Delay From Rising Edge of Clock, IORQ Low		75	nsec	C _L = 50pF
	t _{DL} (IR)	IORQ Delay From Falling Edge of Clock, IORQ Low		85	nsec	
	t _{DH} (IR)	IORQ Delay From Rising Edge of Clock, IORQ High		85	nsec	
	t _{DH} (IR)	IORQ Delay From Falling Edge of Clock, IORQ High		85	nsec	
	t _w (IR)	IORQ Pulse Width				
RD	t _{DL} (RD)	RD Delay From Rising Edge of Clock, RD Low		85	nsec	C _L = 50pF
	t _{DL} (RD)	RD Delay From Falling Edge of Clock, RD Low		95	nsec	
	t _{DH} (RD)	RD Delay From Rising Edge of Clock, RD High		85	nsec	
	t _{DH} (RD)	RD Delay From Falling Edge of Clock, RD High		85	nsec	
	t _w (RDL)	RD Pulse Width, RD Low				
WR	t _{DL} (WR)	WR Delay From Rising Edge of Clock, WR Low		65	nsec	C _L = 50pF
	t _{DL} (WR)	WR Delay From Falling Edge of Clock, WR Low		80	nsec	
	t _{DH} (WR)	WR Delay From Falling Edge of Clock, WR High		80	nsec	
	t _w (WRL)	Pulse Width, WR Low	110		nsec	
	t _w (WRH)	Pulse Width, WR High				
M1	t _{DL} (M1)	M1 Delay From Rising Edge of Clock, M1 Low		100	nsec	C _L = 50pF
	t _{DH} (M1)	M1 Delay From Rising Edge of Clock, M1 High		100	nsec	
RFSH	t _{DL} (RF)	RFSH Delay From Rising Edge of Clock, RFSH Low		130	nsec	C _L = 50pF
	t _{DH} (RF)	RFSH Delay From Rising Edge of Clock, RFSH High		120	nsec	
WAIT	t _s (WT)	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	t _D (HT)	HALT Delay Time From Falling Edge of Clock		300	nsec	C _L = 50pF
INT	t _s (IT)	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	t _w (NML)	Pulse Width, NMI Low	80		nsec	
BUSRQ	t _s (BR)	BUSRQ Setup Time to Rising Edge of Clock	50		nsec	
BUSAK	t _{DL} (BA)	BUSAK Delay From Rising Edge of Clock, BUSAK Low		100	nsec	C _L = 50pF
	t _{DH} (BA)	BUSAK Delay From Falling Edge of Clock, BUSAK High		100	nsec	
RESET	t _s (RS)	RESET Setup Time to Rising Edge of Clock	60		nsec	
	t _F (C)	Delay to Float (MREQ, IORQ, RD and WR)		80	nsec	
	t _{mr}	M1 Stable Prior to IORQ (Interrupt Ack.)	111		nsec	

[12] t_c = t_w(φH) + t_w(φL) + t_r + t_f

[11] t_{acm} = t_w(φH) + t_r - 65

[2] t_{aci} = t_c - 70

[3] t_{ca} = t_w(φL) + t_r - 50

[4] t_{cdi} = t_w(φL) + t_r - 45

[5] t_{dcm} = t_c - 170

[6] t_{dci} = t_w(φL) + t_r - 170

[7] t_{dcl} = t_w(φL) + t_r - 70

[8] t_w(MRL) = t_c - 30


[9] t_w(MRH) = t_w(φH) + t_r - 20

[10] t_w(WRL) = t_c - 30

[11] t_{mr} = 2t_c + t_w(φH) + t_r - 65

NOTES

- A. Data should be enabled onto the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when M1 and IORQ are both active.
- B. All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- C. The $\overline{RES\#}$ signal must be active for a minimum of 3 clock cycles.
- D. Output Delay vs. Loaded Capacitance
 T_A = 70°C V_{CC} = +5V ± 5%
 Add 10nsec delay for each 50pF increase in load up to maximum of 200pF for data bus and 100pF for address & control lines.
- E. Although static by design, testing parameters (t_w(φH)) of 200 μsec maximum





ADC HL, ss	Add with Carry Reg. pair ss to HL	DEC IY	Decrement IY
ADC A, s	Add with carry operand s to Acc.	DEC ss	Decrement Reg. pair ss
ADD A, n	Add value n to Acc.	DI	Disable interrupts
ADD A, r	Add Reg. r to Acc.	DJNZ e	Decrement B and Jump relative if B≠0
ADD A, (HL)	Add location (HL) to Acc.	EI	Enable interrupts
ADD A, (IX+d)	Add location (IX+d) to Acc.	EX (SP), HL	Exchange the location (SP) and HL
ADD A, (IY+d)	Add location (IY+d) to Acc.	EX (SP), IX	Exchange the location (SP) and IX
ADD HL, ss	Add Reg. pair ss to HL	EX (SP), IY	Exchange the location (SP) and IY
ADD IX, pp	Add Reg. pair pp to IX	EX AF, AF'	Exchange the contents of AF and AF'
ADD IY, rr	Add Reg. pair rr to IY	EX DE, HL	Exchange the contents of DE and HL
AND s	Logical 'AND' of operand s and Acc.	EXX	Exchange the contents of BC, DE, HL with contents of BC', DE', HL' respectively
BIT b, (HL)	Test BIT b of location (HL)	HALT	HALT (wait for interrupt or reset)
BIT b, (IX+d)	Test BIT b of location (IX+d)	IM 0	Set interrupt mode 0
BIT b, (IY+d)	Test BIT b of location (IY+d)	IM 1	Set interrupt mode 1
BIT b, r	Test BIT b of Reg. r	IM 2	Set interrupt mode 2
CALL cc, nn	Call subroutine at location nn if condition cc if true	IN A, (n)	Load the Acc. with input from device n
CALL nn	Unconditional call subroutine at location nn	IN r, (C)	Load the Reg. r with input from device (C)
CCF	Complement carry flag	INC (HL)	Increment location (HL)
CP s	Compare operand s with Acc.	INC IX	Increment IX
CPD	Compare location (HL) and Acc. decrement HL and BC	INC (IX+d)	Increment location (IX+d)
CPDR	Compare location (HL) and Acc. decrement HL and BC, repeat until BC=0	INC IY	Increment IY
CPI	Compare location (HL) and Acc. increment HL and decrement BC	INC (IY+d)	Increment location (IY+d)
CPIR	Compare location (HL) and Acc. increment HL, decrement BC repeat until BC=0	INC r	Increment Reg. r
CPL	Complement Acc. (1's comp)	INC ss	Increment Reg. pair ss
DAA	Decimal adjust Acc.	IND	Load location (HL) with input from port (C), decrement HL and B
DEC m	Decrement operand m	INDR	Load location (HL) with input from port (C), decrement HL and decrement B, repeat until B=0
DEC IX	Decrement IX	INI	Load location (HL) with input from port (C); and increment HL and decrement B

INIR	Load location (HL) with input from port (C), increment HL and decrement B, repeat until B=0	LD (nn), A	Load location (nn) with Acc.
JP (HL)	Unconditional Jump to (HL)	LD (nn), dd	Load location (nn) with Reg. pair dd
JP (IX)	Unconditional Jump to (IX)	LD (nn), HL	Load location (nn) with HL
JP (IY)	Unconditional Jump to (IY)	LD (nn), IX	Load location (nn) with IX
JP cc, nn	Jump to location nn if condition cc is true	LD (nn), IY	Load location (nn) with IY
JP nn	Unconditional jump to location nn	LD R, A	Load R with Acc.
JP C, e	Jump relative to PC+e if carry=1	LD r, (HL)	Load Reg. r with location (HL)
JR e	Unconditional Jump relative to PC+e	LD r, (IX+d)	Load Reg. r with location (IX+d)
JP NC, e	Jump relative to PC+e if carry=0	LD r, (IY+d)	Load Reg. r with location (IY+d)
JR NZ, e	Jump relative to PC+e if non zero (Z=0)	LD r, n	Load Reg. r with value n
JR Z, e	Jump relative to PC+e if zero (Z=1)	LD r, r'	Load Reg. r with Reg. r'
LD A, (BC)	Load Acc. with location (BC)	LD SP, HL	Load SP with HL
LD A, (DE)	Load Acc. with location (DE)	LD SP, IX	Load SP with IX
LD A, I	Load Acc. with I	LD SP, IY	Load SP with IY
LD A, (nn)	Load Acc. with location nn	LDD	Load location (DE) with location (HL), decrement DE, HL and BC
LD A, R	Load Acc. with Reg. R	LDDR	Load location (DE) with location (HL), decrement DE, HL and BC; repeat until BC=0
LD (BC), A	Load location (BC) with Acc.	LDI	Load location (DE) with location (HL), increment DE, HL, decrement BC
LD (DE), A	Load location (DE) with Acc.	LDIR	Load location (DE) with location (HL), increment DE, HL, decrement BC and repeat until BC=0
LD (HL), n	Load location (HL) with value n	NEG	Negate Acc. (2's complement)
LD dd, nn	Load Reg. pair dd with value nn	NOP	No operation
LD HL, (nn)	Load HL with location (nn)	OR s	Logical 'OR' or operand s and Acc.
LD (HL), r	Load location (HL) with Reg. r	OTDR	Load output port (C) with location (HL) decrement HL and B, repeat until B=0
LD I, A	Load I with Acc.	OTIR	Load output port (C) with location (HL), increment HL, decrement B, repeat until B=0
LD IX, nn	Load IX with value nn	OUT (C), r	Load output port (C) with Reg. r
LD IX, (nn)	Load IX with location (nn)	OUT (n), A	Load output port (n) with Acc.
LD (IX+d), n	Load location (IX+d) with value n	OUTD	Load output port (C) with location (HL), decrement HL and B
LD (IX+d), r	Load location (IX+d) with Reg. r	OUTI	Load output port (C) with location (HL), increment HL and decrement B
LD IY, nn	Load IY with value nn		
LD IY, (nn)	Load IY with location (nn)		
LD (IY+d), n	Load location (IY+d) with value n		
LD (IY+d), r	Load location (IY+d) with Reg. r		

POP IX	Load IX with top of stack	RR m	Rotate right through carry operand m
POP IY	Load IY with top of stack	RRA	Rotate right Acc. through carry
POP qq	Load Reg. pair qq with top of stack 59	RRC m	Rotate operand m right circular
PUSH IX	Load IX onto stack	RRCA	Rotate right circular Acc.
PUSH IY	Load IY onto stack	RRD	Rotate digit right and left between Acc. and location (HL)
PUSH qq	Load Reg. pair qq onto stack	RST p	Restart to location p
RES b, m	Reset Bit b of operand m	SBC A, s	Subtract operand s from Acc. with carry
RET	Return from subroutine	SBC HL, ss	Subtract Reg. pair ss from HL with carry
RET cc	Return from subroutine if condition cc is true	SCF	Set carry flag (C=1)
RETI	Return from interrupt	SET b, (HL)	Set Bit b of location (HL)
RETN	Return from non maskable interrupt	SET b, (IX+d)	Set Bit b of location (IX+d)
RL m	Rotate left through carry operand m	SET b, (IY+d)	Set Bit b of location (IY+d)
RLA	Rotate left Acc. through carry	SET b, r	Set Bit b of Reg. r
RLC (HL)	Rotate location (HL) left circular	SLA m	Shift operand m left arithmetic
RLC (IX+d)	Rotate location (IX+d) left circular	SRA m	Shift operand m right arithmetic
RLC (IY+d)	Rotate location (IY+d) left circular	SRL m	Shift operand m right logical
RLC r	Rotate Reg. r left circular	SUB s	Subtract operand s from Acc.
RLCA	Rotate left circular Acc.	XOR s	Exclusive 'OR' operand s and Acc.
RLD	Rotate digit left and right between Acc. and location (HL)		



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

ANEXO 1 ARTICULOS VARIOS

NOVIEMBRE, 1985.

1. PROGRAMACION DEL EPROM 2708

El EPROM 2708 fue el primer EPROM del tipo NMOS. Para programarlo se le deben proporcionar tanto las direcciones como los datos en niveles TTL, una fuente de 12 volts constante y el pulso de programación de 25 volts que puede variar, según el número de iteraciones que se realice en todas las posiciones, entre 0.1 mseg y 1 mseg. El tiempo de programación por posición debe ser mayor o igual a 100 mseg. Calcule:

De acuerdo con los diagramas de tiempos del 2708 cual es el tiempo de programación, considerando todos los elementos que intervienen en el cálculo y un tiempo de programación por posición de 100 mseg.

2. PROGRAMADOR DE EPROMs 2716 y 2732

Diseñar un programador de EPROMs para los chips 2716 y 2732. Considere que se dispone de un microprocesador Z80 al cual se le puede conectar cualquier dispositivo para tal efecto, es decir que se puede usar sin restricciones los buses de dirección, datos y control. Usar la menor cantidad de hardware posible, todas las actividades y secuencias de la programación deben realizarse por software. Mostrar el diagrama del hardware que se requiere y el diagrama de flujo del software para la programación y verificación. Se deben poder programar todas las posiciones en secuencia o bien posiciones aisladas. Use los puertos que se requieran entre 80H y 90H. Por medio de switches seleccione manualmente si se trata del 2716 o 2732.

3. REDUCCION DEL CONSUMO DE POTENCIA DEL ROM

Los circuitos ROM y sus derivados son dispositivos que por su naturaleza nunca van a perder la información que tienen almacenada, sin embargo, consumen gran cantidad de energía, por lo que se presenta como una buena alternativa quitarles la alimentación de la energía eléctrica mientras no se usan. Esto reduce el consumo de potencia de los circuitos donde intervienen sin afectar prácticamente la velocidad de operación.

Diseñar un circuito que alimente de energía eléctrica a los EPROM 2732 de un sistema en el cual los primeros 16 Kbytes, de un espacio de direccionamiento de 64 Kbytes, son del tipo memoria de lectura solamente. La alimentación de energía

eléctrica a los EPROMs deberá realizarse solamente cuando sea necesario.

4. GENERADOR DE FUNCIONES PROGRAMABLE

Diseñar un generador de funciones programable que produzca 4 tipos de ondas, cuadrada, senoidal, triangular y rampa. El generador de funciones está conectado a un microprocesador Z80 el cual programa la forma de onda y la frecuencia a la cual se debe generar la señal analógica.




Figure 4-1: Generador de funciones programable

El ciclo de las señales que genera deben tener una resolución de 256 puntos y una definición en el rango dinámico de 8 bits.




Figure 4-2: Características de la señal de salida

1. Obtener el diagrama de bloques del circuito destinando los números de puertos entre 40 y 50 (hexadecimal).
2. Cual es la frecuencia máxima a la cual pueden oscilar las señales de salida considerando que se usa un EPROM 2716 con 250 nseg de tiempo de acceso.
3. Cuantas y a que frecuencias se pueden generar las señales de salida.

5. DECODIFICADOR DE MEMORIA

Diseñar un decodificador de memoria para Z80 con las siguientes características:




Figure 5-1: a. Decodificador de memoria b. Mapa de memoria

La parte de video se usa para desplegar en un CRT el contenido de memoria traducido en caracteres ASCII, la parte de ventana permite espiar una memoria mucho más grande, en la parte de ROM se usan 2 chips 2716 y para la parte de RAM se usan chips de 64 Kbits dinámicos. Toda salida se habilita solo cuando MREQ está habilitado. Siempre que se presente RFSH no importa cual sea la dirección debe habilitarse ERAM. De acuerdo con la operación del Z80 se asegura que cuando se presenta RFSH siempre se presenta MREQ.

1. Obtener el diseño del decodificador con la menor cantidad de chips posible.
2. Ajustar este decodificador para usarse con el sistema operativo CP/M. La restricción más grande radica en que la parte inferior de la memoria debe permanecer libre es decir debe ser RAM, no se puede tener un ROM permanente en las partes más inferiores de la memoria.

Sin embargo, el Z80 después de RESET, arranca ejecutando las instrucciones que se encuentran a partir de la dirección 0. Esto crea un gran conflicto ya que no se puede ejecutar la función de autoreset que requiere un ROM en la parte inferior de memoria.

3. Los chips de memoria RAM pueden por si solos llenar todo el espacio de direccionamiento del Z80, por lo que en esta aplicación se desperdician 8 Kbytes que son las partes de video, ventana y ROM. Diseñar un mecanismo que permita aprovechar esos 8 Kbytes de memoria RAM que en este momento no se usan.
4. La zona de ventana permite espiar una gran memoria adicional que algunos fabricantes han dado por llamarla RAM-disk por la magnitud de la memoria y por su principio de operación. Diseñar una memoria masiva de semiconductores (RAM-disk) de 512 Kbytes de la cual se pueden espiar cualquier conjunto contiguo de 2 Kbytes a través de la ventana. Es importante notar que esta memoria masiva no interfiere con el resto de la memoria principal de 64 Kbytes.

6. UNIDAD MANEJADORA DE MEMORIA

Una unidad manejadora de memoria tiene varias funciones, entre las que destacan:

- Transformar o mapear direcciones virtuales a físicas, es decir aislar el espacio de direccionamiento del procesador.
- Dividir la memoria en páginas (bloques de tamaño fijo) o segmentos (bloques de tamaño variable y traslapables).
- Checar que las direcciones que se envían pertenecen a la página o segmento de que se trate.
- Checar zonas donde no existe memoria físicamente.
- Checar los atributos de las páginas o segmentos.
- Toda anomalía que se trate de realizar durante el acceso la reporta al CPU mediante un trap.

Diseñar una unidad manejadora de memoria en forma discreta que cumpla con todas estas funciones, la cual maneja 512

segmentos de hasta 12 Kbytes cada uno. Se debe poder especificar el tamaño de los segmentos, los atributos de cada segmento y el inicio de cada segmento que puede ser en cualquier posición de memoria. Los atributos de los segmentos son:

- R/RW lectura solamente o lectura y escritura.
- S/U sistema o usuario.
- C/D código o datos.
- I/M intacto o modificado.
- E/NE existe o no existe físicamente.
- D/T definitivo o temporal.
- P/NP protegido o no protegido.
- L/O libre u ocupado.

7. MEMORIA ESTÁTICA USANDO CHIPS DINÁMICOS

Diseñar una tarjeta de memoria de 128 K x 32, capaz de operar en modo byte o modo palabra, usando chips de 64 K x 1 (4164, 8264, etc.). Aunque está diseñada con chips de memoria dinámicos desde afuera se ve como estática, es decir no necesita refrescamiento externo. Los conflictos entre el procesador externo y el refrescador interno se resuelven por orden de solicitud, es decir, el primero que solicita la memoria la usa y el otro espera a que termine, si solicitan al mismo tiempo la usa el procesador externo. El refresco a los renglones debe efectuarse cada 2 mseg y la forma de realizarlo es dividir 2 mseg entre el número de renglones y ese es el intervalo entre renglones consecutivos, ver fig 7-1.




Figure 7-1: Distribución en el tiempo del refresco

1. Cual es la frecuencia de refrescamiento entre renglones?.
2. Diseñar la memoria a nivel de bloques.
3. Especificar las características internas de cada bloque por medio de tablas de verdad, diagramas de estados, diagramas de tiempos, etc.

8. MANEJADOR DE ACCESO DIRECTO A MEMORIA

EL manejador de acceso directo a memoria (DMA) es un dispositivo que controla las transferencias de datos de memoria a periféricos o de periféricos a memoria sin intervención del procesador central. Este dispositivo solicita previamente utilizar el bus al procesador central (CPU), el cual se lo concede una vez que ha terminado de ejecutar sus actividades pendientes. El CPU cuando concede el bus suelta todas las líneas

de dirección, datos y control para que el manejador de DMA tome el mando del bus a partir de ese momento. Una vez terminada la transferencia de datos el manejador de DMA debe soltar el bus y avisar al CPU para que este continúe con sus actividades.

Diseñar un manejador de DMA que sea programable por el CPU y pueda transferir datos de memoria a periféricos o viceversa. Se debe poder programar en el manejador de DMA la cantidad de datos a transferir (máximo 64 K), la dirección inicial del bloque de datos en memoria (de 0 a 16 M) y el sentido de la transferencia, asimismo el manejador de DMA debe manejar un protocolo de comunicación con los periféricos que controla.

EJERCICIOS DE ACOPLAMIENTO ENTRE DISPOSITIVOS

1. FLUJO DE CORRIENTES ENTRE ETAPAS TTL

1. ¿Como se acoplan las compuertas TTL?
2. ¿porque existen corrientes positivas y negativas en las especificaciones de todo circuito digital?

2. ACOPLAMIENTO ENTRE COMPUERTAS TTL

1. ¿Que significa fan-out y a que se denomina factor de carga en la tabla 2-1?
2. ¿Cual es el consumo de potencia promedio y máximo en los diferentes chips TTL?

3. CALCULO DE FAN-OUT

1. Determinar el fan-out entre compuertas del tipo 74 ---> 74LS. En otras palabras: ¿cuantas entradas 74LS puede manejar una salida 74?
2. Determinar el fan-out entre 74LS y 74L en ambos casos.

4. DISPOSITIVOS DE 3 ESTADOS

Los dispositivos de tres estados además de manejar los dos estados lógicos 0 y 1 tienen un tercer estado de alta impedancia que no es ninguno de los dos anteriores. Estos dispositivos sirven para formar buses, es decir conectar las salidas de varias compuertas a la misma línea con el fin de que la línea pueda ser manejada por cualquiera de esas compuertas.

1. ¿cuales son las características de las compuertas de tres estados?
2. ¿que significa corriente de alta impedancia?

5. MANEJO DE BUFFERS DRIVERS

1. ¿Que significa ouiter y driver?
2. ¿Cuántas compuertas de tres estados del tipo 74LS125 pueden conectar sus salidas a una sola entrada 74LS?
3. ¿cuántas compuertas 74LS244 pueden conectar sus salidas a una sola línea que tiene conectada 10 entradas del tipo 74?

6. CARACTERISTICAS DE DC DE MEMORIAS

Los chips de memoria del tipo MOS consumen muy poca cantidad de corriente en las señales de entrada y tienen capacidad de manejar cierta cantidad de corriente en las señales de salida (bus de datos). Las líneas de entrada mas que cargas resistivas representan cargas capacitivas, por lo que en lugar de afectar la salida que maneja la línea se retrasan los tiempos de propagación. ¿a que se denomina corriente de fuga de entrada?

7. MANEJO DE CARGAS DE LOS CHIPS DE MEMORIA

Desde el punto de vista resistivo y capacitivo (según condiciones de prueba de las especificaciones) calcular:

1. ¿Cuántos chips de memoria del tipo 2114 se pueden conectar juntos en un solo bus a una carga TTL 74?
2. Una tarjeta de memoria tiene las características de la fig 7-1, usa chips de memoria del tipo 2102 y maneja las siguientes corrientes $I(OL) = 2.1 \text{ mA}$, $I(OH) = -100 \text{ mA}$. Que se puede hacer para solucionar el problema del manejo de las cargas en el bus de datos?
- 3.

8. CARACTERISTICAS DE DC DE LOS MICROS

Los microprocesadores generalmente son del tipo MOS, por lo que su comportamiento, desde el punto de vista del manejo de cargas, es semejante al de las memorias. ¿cuántas cargas del tipo 74LS puede manejar el micro 280?




Figure 7-1: ~~Terminaciones de las líneas del bus~~
ORGANIZACION INTERNA DE MEMORIA.

5.

9. MANEJO DE CARGAS DEL Z80

?De acuerdo con el siguiente diagrama, determinar si un Z80 puede operar sin necesidad de "drivear" las señales?

10. MANEJO DE BUSES Y TERMINACIONES

Los buses son canales o vias de comunicación que usan los diferentes componentes de una computadora para interactuar entre sí. Los buses físicamente adquieren forma caprichosas y pasan por diversos elementos (conectores, peines, cables, etc.), en su trayectoria tienen diversos contactos mecánicos que pueden causar ciertas pérdidas en la línea y formar capacitancias. Los buses son manejados generalmente por compuertas bipolares que tienen la capacidad de manejar gran cantidad de corriente y son afectados menos por las cargas capacitivas.

Pese a que las compuertas manejadoras del bus pueden soportar impedancias características en la línea de hasta 50 ohms, en la transferencia de los datos se tropieza con el grave problema de las reflexiones, es decir, si la línea no está terminada con la impedancia característica la señal puede rebotar de un lado para otro ocasionando graves problemas sobre todo si se trata de líneas largas. Los fabricantes generalmente sugieren terminar las líneas de los buses de la siguiente manera:





Figure 10-1: Terminaciones de las líneas del bus

4096-word X 8-bit UV Erasable and Programmable Read Only Memory


The HN462732 is a 4096 word by 8 bit erasable and electrically programmable ROM. This device is packaged in a 24-pin, dual-in-line package with transparent lid. The transparent lid allows the user to expose the chip to ultraviolet light to erase the bit pattern, whereby a new pattern can then be written into the device.

■ FEATURES


- Single Power Supply +5V ±5%
- Simple Programming Program Voltage: +25V D.C.
Program with One 50ms Pulse
- Static No Clocks Required
- Inputs and Outputs TTL Compatible During Both Read and Program Modes
- Fully Decoded On-Chip Address Decode
- Access Time 450ns Max.
- Low Power Dissipation 150mA Max. Active Current
30mA Max. Standby Current
- Three State Output OR-Tie-Capability
- Compatible with INTEL 2732



■ BLOCK DIAGRAM



■ PIN ARRANGEMENT



MODE SELECTION

Mode	Pins	\overline{CE} (18)	\overline{OE}/V_{PP} (20)	V_{CC} (24)	Outputs (9 ~ 11, 13 ~ 17)
Read		V_{IL}	V_{IL}	+5	Dout
Stand by		V_{IH}	Don't Care	+5	High Z
Program		V_{IL}	V_{PP}	+5	Din
Program Verify		V_{IL}	V_{IL}	+5	Dout
Program Inhibit		V_{IH}	V_{PP}	+5	High Z

ABSOLUTE MAXIMUM RATINGS

Item	Symbol	Value	Unit
Operating Temperature Range	T_{opr}	0 to +70	°C
Storage Temperature Range	T_{stg}	-65 to +125	°C
All Input and Output Voltages*	V_{IN}, V_{out}	-0.3 to +7	V
V_{PP} Voltage*	\overline{OE}/V_{PP}	-0.3 to +28	V

*with respect to GND

READ OPERATION


D. C. AND OPERATING CHARACTERISTICS ($T_a=0$ to +70°C, $V_{CC}=5V\pm 5\%$)

Parameter	Symbol	Test Conditions	min.	typ.	max.	Unit
Input Leakage Current (Except \overline{OE}/V_{PP})	I_{LI1}	$V_{IN} = 5.25$ V	-	-	10	μ A
\overline{OE}/V_{PP} Input Leakage Current	I_{LI2}	$V_{IN} = 5.25$ V	-	-	300	μ A
Output Leakage Current	I_{LO}	$V_{out} = 5.25$ V	-	-	10	μ A
V_{CC} Current (Standby)	I_{CC1}	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$	-	-	30	mA
V_{CC} Current (Active)	I_{CC2}	$\overline{OE} = \overline{CE} = V_{IL}$	-	-	150	mA
Input Low Voltage	V_{IL}		-0.1	-	0.8	V
Input High Voltage	V_{IH}		2.0	-	$V_{CC} + 1$	V
Output Low Voltage	V_{OL}	$I_{OL} = 2.1$ mA	-	-	0.45	V
Output High Voltage	V_{OH}	$I_{OH} = -400$ μ A	2.4	-	-	V

A. C. CHARACTERISTICS ($T_a=0$ to +70°C, $V_{CC}=5V\pm 5\%$)

Parameter	Symbol	Test Conditions	min.	typ.	max.	Unit
Address to Output Delay	t_{ACC}	$\overline{CE} = \overline{OE} = V_{IL}$	-	-	450	ns
\overline{CE} to Output Delay	t_{CE}	$\overline{OE} = V_{IL}$	-	-	450	ns
Output Enable to Output Delay	t_{OE}	$\overline{CE} = V_{IL}$	-	-	120	ns
Output Enable High to Output Float	t_{DF}	$\overline{CE} = V_{IL}$	0	-	100	ns
Address to Output Hold	t_{OH}	$\overline{CE} = \overline{OE} = V_{IL}$	0	-	-	ns

• PROGRAMMING WAVE FORMS



• ERASE

Erase of HN462732 is performed by exposure to Ultraviolet light of 2537Å, and all the output data are changed to "1" after this procedure.

The minimum integrated dose (i.e., UV intensity x exposure time) for erasure is $15W \cdot sec/cm^2$.

Description
(Continued)

15

to various portions of the memory, and from the need to structure large, complex programs and systems.

Multiple tasks (or users) of a system that can reside anywhere in memory are called *relocatable*. Generally, systems in which all tasks are relocatable offer far greater flexibility in responding to changing system environments. Another aspect of multiple-task environments is sharing: separate tasks can execute the same program on different data, or several tasks may execute different programs using the same data.

Unfortunately, a problem that arises in multiple-task systems is that of system integrity. Tasks must be protected from unwanted interactions with other tasks; user tasks must be prohibited from performing operating system functions; and user tasks must also be protected from themselves so they cannot overflow the areas allotted to them.

In addition to these considerations, support for the design and implementation of large, complex programs and systems is itself an important consideration. Modern trends are toward the partitioning of a complex task into small, simple, self-contained subtasks that have well-defined interfaces. Because these subtasks interact with each other, communication between them must be carefully controlled. Memory-management systems can offer effective solutions for implementing large systems modularly designed.

The Z8010 Memory Management Unit supports multiple-process and large modular software systems with dynamic segment relocation. Furthermore, it enhances system integrity with

a powerful set of memory protection features.

Relocation. Dynamic segment relocation makes user software addresses independent of the physical memory addresses, thereby freeing the user from specifying where information is actually located in the physical memory and providing a flexible, efficient method for supporting multi-programming systems.

The Z-MMU uses a translation table to transform the 23-bit logical addresses from the Z8001 CPU into 24-bit addresses for the physical memory. Memory segments are variable in size from 256 bytes to 64K, in increments of 256 bytes. Pairs of Z-MMUs support the 128 segment numbers available for the various Z8001 CPU address spaces. Within an address space, any number of Z-MMUs can be used to accommodate multiple translation tables for system and normal operating modes, or to support more sophisticated memory-management systems.

System Integrity. Z-MMU memory-protection features safeguard memory areas from unauthorized or unintended access by associating special access restrictions with each segment. A segment is assigned a "personality" consisting of several attributes when it is initially entered into the Z-MMU. When a memory reference is made, these attributes are checked against the status information supplied by the Z8001 CPU. If a mismatch occurs, a trap is generated and the CPU is interrupted. The CPU can then check the status registers of the MMU to determine the cause and take appropriate action to correct the problem.




Figure 3. The MMU in a Z8000 System

The Fundamentals of Memory Management
(Continued)

Generally, segments can be of variable size, within limits, and a user can specify the size of each segment to be used. Thus one user may have two segments of two thousand and ten thousand words for his FORTRAN program and data, respectively, while another user might have three segments of three thousand, six thousand and two thousand words for her PASCAL program, data, and run-time stack. If the first user called his data segment number 5, then the first word in his data set would be accessed by the logical address (5,0) indicating segment 5, offset 0. The memory management system translates this symbolic name into the correct physical memory address.

Figure 1 gives a conceptual realization of these two users' logical program spaces. The first user, User A, has his program segment called "Segment 6" and his data segment called "Segment 5." The second user, User B, has her program segment called "Segment 5," her data segment called "Segment 12" and her stack segment called "Segment 2." Notice that both users have named one of their segments "Segment 5," but they refer to different entities. This causes no problem since the system keeps the two memory areas separate. The situation is analogous to both users having an integer variable called "I" in their programs: The system realizes that these are two separate variables stored in different memory locations.

User A's data segment, "Segment 5," is ten thousand words. If he references word 10,050

of Segment 5 he gets an error message from the system indicating that he has exceeded the allocation limit for Segment 5. Note that he does not access word 50 of Segment 6. That is, segments are logically distinct and unordered. A reference to one segment cannot inadvertently result in access to another segment. Thus, in this example, User A is prevented from accidentally (or deliberately) accessing his program as though it were part of his data segment.

Figure 2 illustrates one way that these segments could be arranged in the physical memory. The dotted lines indicate the memory-mapping function from the logical address space of the user to the physical memory locations allocated to him. The figure also indicates the access attributes associated with each user's segments. For example, program segments are "execute only" and data segments are "read/write." Thus a user is prevented from executing a data segment or writing into a code segment.




Figure 1. Two User's Logical Address Space




Figure 2. Mapping Logical Segments to Physical Memory

The Fundamentals of Memory Management
(Continued)

Figure 3 illustrates what happens when both users have access to the same data set in primary memory, say the results of a questionnaire that both intend to analyze. Each user has a logical name associated with that data set to specify the segment in which the data set is to reside. Note that the two users have chosen to put the data set in different segments of their personal address spaces. The system-mapping function translates these different segment names to the same physical memory locations. Thus User A's access to address (2, 17) references the same physical memory location as User B's access to address (7, 17). In the figure, note that two of B's segments have been moved in physical memory to create a space large enough to hold the questionnaire data.

Another topic in memory management that is supported by Z8001-Z8010 architecture but requires additional support hardware is demand swapping, or segmented virtual memory, which means that the logical memory

17 area may not actually reside in physical memory until a task actually tries to access it. At the time an access is made to a segment missing from physical memory, the instruction execution is held in abeyance until the logical memory can be brought into the physical memory and then the instruction is allowed to proceed with the memory access. The address translation is performed, access protection is checked and the instruction proceeds as if the logical memory area had been in the physical memory at the beginning of the instruction. The instructions in the Z8001 must run to completion before the CPU can perform any action, such as responding to a missing segment trap. But with the conjunction of hardware and software to simulate the above functions, a segmented virtual memory scheme can be implemented.

A final topic in memory management is paging, which is another method for partitioning a user address space and mapping it onto the physical memory. Paging is most effective when demand swapping can be supported. Essentially, paging divides the logical memory into fixed-size blocks, called pages. Like segments, the individual pages can be located anywhere in the physical memory and a translation mechanism maps logical addresses to physical memory locations. There are two differences between paging and segmenting a logical memory. First, pages are of fixed size whereas segments are of various sizes. Second, under paging, the logical memory is still linear, that is, a task accesses memory using a single number, rather than a pair as in segmentation. The major advantage of paging is in treating memory as blocks of fixed sizes, which simplifies allocating memory to users and deciding where to place the logical pages in physical memory. The major disadvantage of paging is in assigning different protection attributes to different areas in a user address space because a paged memory appears homogeneous to the user and the operating system. Paging can be combined with segmentation to produce a memory management system with the advantages of both paging and segmentation. The implementation of paging for the Z8001 requires additional support hardware and may be implemented independent of the Z8010.

Before proceeding to the mechanism of memory management, it is instructive to review how a segmented address translation mechanism with protection attributes achieves the five major goals of memory management outlined in the previous section. The first goal permits dynamic allocation of memory during the execution of tasks; that is, a task could be located anywhere in memory and even moved about when its execution is suspended. The address translation mechanism provides this flexibility because the task deals exclusively




Figure 3. Two Users Sharing a Common Segment

TTL
MSI

TYPES SN54LS373, SN54LS374, SN54S373, SN54S374, SN74LS373, SN74LS374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

18

BULLETIN NO. DL-S 7712350, OCTOBER 1974—REVISED AUGUST 1977

- Choice of 8 Latches or 8 D-Type Flip-Flops In a Single Package
- 3-State Bus-Driving Outputs
- Full Parallel-Access for Loading
- Buffered Control Inputs
- Clock/Enable Input Has Hysteresis to Improve Noise Rejection
- P-N-P Inputs Reduce D-C Loading on Data Lines ('S373 and 'S374)
- SN54LS363 and SN74LS364 Are Similar But Have Higher V_{OH} For MOS Interface

'LS373, 'S373
FUNCTION TABLE


OUTPUT CONTROL	ENABLE G	D	OUTPUT
L	H	H	H
L	H	L	L
L	L	X	Q_0
H	X	X	Z

'LS374, 'S374
FUNCTION TABLE


OUTPUT CONTROL	CLOCK	D	OUTPUT
L	↑	H	H
L	↑	L	L
L	L	X	Q_0
H	X	X	Z

See explanation of function tables on page 3-8.

SN54LS373, SN54S373 ... J PACKAGE
SN74LS373, SN74S373 ... J OR N PACKAGE
(TOP VIEW)



SN54LS374, SN54S374 ... J PACKAGE
SN74LS374, SN74S374 ... J OR N PACKAGE
(TOP VIEW)



Description

These 8-bit registers feature totem-pole three-state outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance third state and increased high-logic-level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The eight latches of the 'LS373 and 'S373 are transparent D-type latches meaning that while the enable (G) is high the Q outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was setup.

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 6612 • DALLAS, TEXAS 75222

7-471

ERASING THE 2704/2708

The 2704/2708 is erased by exposure to ultra violet light at a wavelength of 2537Å. The recommended integrated dosage (i.e. UV intensity x exposure time) is 10W-sec/CM². Listed in Table XIX are several suitable sources and respective erase times for the 2704/2708. The model numbers referred to are manufactured by Ultra-Violet Products, Inc. (5114 Walnut Grove Avenue, San Gabriel, CA). The lamps should be used without short wave filters and placed about one inch from the parts to be erased.

Table XIX: UV Sources for Erasing the 2704/2708.

Model	Power Rating	Typical Time to Erase a 2708 Device
S-68	12000 μ W/CM ²	10 minutes
S-52	12000 μ W/CM ²	10 minutes
UVS-54	5700 μ W/CM ²	30 minutes
R-52	13000 μ W/CM ²	10 minutes
UVS-11	5500 μ W/CM ²	30 minutes





Figure 39. 2704/2708 Programming Waveforms.

**TYPES SN54LS138, SN54S138, SN54LS139, SN54S139
SN74LS138, SN74S138, SN74LS139, SN74S139
DECODERS/DEMULTIPLEXERS**


functional block diagrams and logic



'LS138, 'S138
FUNCTION TABLE

INPUTS				OUTPUTS								
ENABLE		SELECT										
Q1	Q2*	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H	H
H	L	H	L	H	H	H	H	L	H	H	H	H
H	L	H	H	L	H	H	H	H	L	H	H	H
H	L	H	H	H	H	H	H	H	H	L	H	H
H	L	H	H	H	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

*Q2 = Q2A + Q2B
H = high level, L = low level, X = irrelevant




'LS139, 'S139
(EACH DECODER/DEMULTIPLEXER)
FUNCTION TABLE

INPUTS			OUTPUTS			
ENABLE		SELECT				
G	S	A	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	L	L

H = high level, L = low level, X = irrelevant

schematics of inputs and outputs



TYPES SN54157, SN54L157, SN54LS157, SN54LS158, SN54S157, SN54S158, SN74157, SN74L157, SN74LS157, SN74LS158, SN74S157, SN74S158 QUADRUPLE 2-LINE-TO-1-LINE DATA SELECTORS/MULTIPLEXERS

BULLETIN NO. DL-B 7711847, MARCH 1974—REVISED AUGUST 1977

features

- Buffered Inputs and Outputs
- Three Speed/Power Ranges Available

TYPES	TYPICAL AVERAGE PROPAGATION TIME	TYPICAL POWER DISSIPATION
'157	9 ns	150 mW
'L157	18 ns	75 mW
'LS157	9 ns	49 mW
'S157	5 ns	250 mW
'LS158	7 ns	24 mW
'S158	4 ns	195 mW

applications

- Expand Any Data Input Point
- Multiplex Dual Data Buses
- Generate Four Functions of Two Variables (One Variable Is Common)
- Source Programmable Counters

description

These monolithic data selectors/multiplexers contain inverters and drivers to supply full on-chip data selection to the four output gates. A separate strobe input is provided. A 4-bit word is selected from one of two sources and is routed to the four outputs. The '157, 'L157, 'LS157, and 'S157 present true data whereas the 'LS158 and 'S158 present inverted data to minimize propagation delay time.

FUNCTION TABLE

STROBE	INPUTS		OUTPUT Y		
	SELECT	A	B	'157, 'L157, 'LS157, 'S157	'LS158 'S158
H	X	X	X	L	H
L	L	L	X	L	H
L	L	H	X	H	L
L	H	X	L	L	H
L	H	X	H	H	L

H = high level, L = low level, X = irrelevant

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1)	7 V
Input voltage: '157, 'L157, 'S158 'LS157, 'LS158	5.5 V 7 V
Operating free-air temperature range: SN54', SN54L', SN54LS', SN54S' Circuits SN74', SN74L', SN74LS', SN74S' Circuits	-55°C to 125°C 0°C to 70°C
Storage temperature range	-65°C to 150°C


NOTE 1: Voltage values are with respect to network ground terminal.

21

SN54157, SN54L157, SN54S157 ... J OR W PACKAGE

SN54LS157 ... J PACKAGE


SN74157, SN74L157, SN74LS157, SN74S157 ... J OR N PACKAGE
(TOP VIEW)




SN54LS158, SN54S158 ... J OR W PACKAGE

SN74LS158, SN74S158 ... J OR N PACKAGE

(TOP VIEW)






INSTRUCTION OF CODE FETCH WITH WAIT STATES
FIGURE 4.0-1A

MEMORY READ OR WRITE

Figure 4.0-2 illustrates the timing of memory read or write cycles other than an OP code fetch (M1 cycle). These cycles are generally three clock periods long unless wait states are requested by the memory via the WAIT signal. The MREQ signal and the RD signal are used the same as in the fetch cycle. In the case of a memory write cycle, the MREQ also becomes active when the address bus is stable so that it can be used directly as a chip enable for dynamic memories. The WR line is active when data on the data bus is stable so that it can be used directly as a R/W pulse to virtually any type of semiconductor memory. Furthermore the WR signal goes inactive one-half T state before the address and data bus contents are changed so that the overlap requirements for virtually any type of semiconductor memory type will be met.




MEMORY READ OR WRITE CYCLES
FIGURE 4.0-2

INSTRUCTION FETCH


Figure 4.0-1 shows the timing during an M1 cycle (OP code fetch). Notice that the PC is placed on the address bus at the beginning of the M1 cycle. One half clock time later the \overline{MREQ} signal goes active. At this time the address to the memory has had time to stabilize so that the falling edge of \overline{MREQ} can be used directly as a chip enable clock to dynamic memories. The \overline{RD} line also goes active to indicate that the memory read data should be enabled onto the CPU data bus. The CPU samples the data from the memory on the data bus with the rising edge of the clock of state T3 and this same edge is used by the CPU to turn off the \overline{RD} and \overline{MRQ} signals. Thus the data has already been sampled by the CPU before the \overline{RD} signal becomes inactive. Clock state T3 and T4 of a fetch cycle are used to refresh dynamic memories. (The CPU uses this time to decode and execute the fetched instruction so that no other operation could be performed at this time). During T3 and T4 the lower 7 bits of the address bus contain a memory refresh address and the \overline{RFSH} signal becomes active to indicate that a refresh read of all dynamic memories should be accomplished. Notice that a \overline{RD} signal is not generated during refresh time to prevent data from different memory segments from being gated onto the data bus. The \overline{MREQ} signal during refresh time should be used to perform a refresh read of all memory elements. The refresh signal can not be used by itself since the refresh address is only guaranteed to be stable during \overline{MREQ} time.

$T_{MIN} = 400 \text{ nsec}$ Z80 2.5 MHz
 $T_{MIN} = 250 \text{ nsec}$ Z80A 4 MHz
 $T_{MIN} = 195 \text{ nsec}$ Z80B 8 MHz




INSTRUCTION OP CODE FETCH
 FIGURE 4.0-1

Figure 4.0-1A illustrates how the fetch cycle is delayed if the memory activates the \overline{WAIT} line. During T2 and every subsequent Tw, the CPU samples the \overline{WAIT} line with the falling edge of Φ . If the \overline{WAIT} line is active at this time, another wait state will be entered during the following cycle. Using this technique the read cycle can be lengthened to match the access time of any type of memory device.



INPUT OR OUTPUT CYCLES
FIGURE 4.0-3



INPUT OR OUTPUT CYCLES WITH WAIT STATES
FIGURE 4.0-3A

* Automatically inserted WAIT state



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

ANEXO 2 ARTICULOS VARIOS

NOVIEMBRE, 1985.

Innovative chip designs lead to dense, superfast RAMs

Advanced MOS cell structures, finer lines, and improved processing bring new levels of speed and density to dynamic and static RAM chips.


Dave Bursky

The design innovations and leading-edge processing that have created today's sub-100-ns 64-kbit dynamic and static RAMs are teaming up once again, carving out even faster 256-kbit devices and holding the promise of more than 1 million bits on a single chip as early as 1985. Typically, next-generation devices will sport a fourfold increase in capacity.

The substantial research now being done in materials, including metal silicides and gallium-arsenide-based technology, point to even faster, smaller, and lower-power static RAMs than are possible today. Advanced processes and lithography also are shrinking the cells, chips, and price tags of older designs.

Advanced wafer lithography systems, such as step-and-repeat optical projectors, are contributing to several manufacturing steps of 64-kbit dynamic RAMs, making sure that the critical mask layers are accurately positioned. With 256k dynamic and 64k static RAMs, the stepping technique ensures close tolerances between mask layers and permits chip designers to minimize tolerance allowances that are usually designed into masks at the expense of chip area.

As lines inside memories get finer, designers are examining materials other than polysilicon for the



second connection layer. Many different types of metal silicides have been developed, some of which are deposited atop the polysilicon connection layers to form what designers call a "polycide." Almost every 256k dynamic RAM uses either a polycide or a straight metal silicide connection layer based on metals like molybdenum, tantalum, titanium, or tungsten.

New capacitor structures in dynamic RAMs are being explored to pack more capacitance into a smaller space. Many designers feel that capacitance values cannot drop much below 35 fF without yielding an unacceptable amount of soft errors caused by alpha particles, which could nearly eliminate the total stored charge. Designers are considering alternatives, such as making a memory array with p-channel devices sitting in an n well, incorpo-

rating new dielectric materials, or integrating a more vertical capacitor structure into the substrate to gain high capacitance in a small lateral area.

For density, look to dynamic RAMs

The dynamic RAM, with its capacitive storage element and single control transistor in each cell, is the densest of any volatile memory. It has come a long way in a relatively short period. Already, more than a dozen firms are producing 64-kbit devices, with 256-kbit chips now in or reaching the sampling stage. Around the design corner sits the 1-Mbit dynamic RAM, which will probably require both radical changes in circuit and capacitor structures and a drop in supply voltages from the current level of 5 V to about 3 V (Fig. 1).


Designers are pushing hard to develop practical 256k dynamic RAMs. In the United States, Advanced Micro Devices, Inmos, Intel, Micron Technology, Mostek, Motorola, National Semiconductor, and Texas Instruments all have extensive programs for commercial devices. Not to be left out, IBM and Bell Laboratories have developed 256k devices for in-house applications. IBM's chip is actually 288 kbits, organized as 32k by 9 for applications that require parity. The 256k RAM from Bell probably

will be sold by Western Electric later this year or early next.

Outside the U.S. the 256-kbit activity is centered in Japan, with all the major semiconductor makers—Fujitsu, Hitachi, Mitsubishi Electric, NEC, Oki Electric, Toshiba, and Nippon Telegraph and Telephone's Musashino Electrical Communications Laboratory—designing or sampling 256-kbit RAMs.

Although most U.S. companies are reluctant to reveal the technology behind their products, Motorola Inc. (Austin, Texas) has divulged some information about its 256k chip. Designed using 2- μ m rules, the component can be fabricated with either one or two polysilicon layers. The interconnections rely on a combination of polysilicon and refractory metal silicide to keep resistance as low as possible. As a result, the chip has a typical access time of 90 ns; in the nibble-mode, however, the access time is significantly faster—10 ns after the first bit.

The chip's serial nibble mode gains the high speed through a 64k-by-4 internal organization; four bits can be presented simultaneously to the output section. A 4-bit serial shift register activates some decoding logic that permits a 33-MHz data rate for reading or writing. Preliminary devices are



1. Circuit innovations and lithography are two of the most important reasons that the density of dynamic RAMs has risen dramatically over the past decade and the rest of this decade. Already 256k devices are being released as samples.

relatively large, coming in at slightly over 70,000 mil², but future versions will be scaled down to reduce costs.

The nibble mode of a 256k dynamic RAM from Micron Technology Inc. (Boise, Idaho) has a different twist: an 8-bit nibble instead of the customary 4-bit one. Like most other 256k devices, the Micron part refreshes itself automatically using a scheme known as CAS-before-RAS (column-address strobe before row-address strobe). Samples of the chip, expected late this year, will incorporate 2.4- μ m design rules and yield access times between 100 and 120 ns.





Some companies are examining CMOS technology as a way of cutting power dissipation in the periphery and possibly boosting alpha-particle immunity. Intel Corp.'s Dynamic Memory Division (Hillsboro, Ore.) has 1984 plans for a CMOS 256k dynamic chip that will perform static-column addressing but not CAS-before-RAS refreshing.

Trying to hedge its bets on which way the market will turn, Texas Instruments Inc.'s MOS Memory Group (Houston) has laid out its 256k contender so

that the final interconnection mask can be adapted to a nibble or page mode, self-refreshing or CAS-before RAS refreshing, and so on. Despite that, there will definitely be a 64k-by-4 version, possibly even before a 256k-by-1. For on-chip connections, TI plans to use a polycide to keep resistance low. As in the 64k dynamic RAM, an epitaxial layer will probably be incorporated to minimize substrate noise levels. The chip will have dimensions of about 60,000 mil², although a smaller version—45,000 mil²—is in the works.

Byte-wide dynamic RAMs

Aiming at a different target—small microprocessor systems—Mostek Corp. (Carrollton, Texas) has developed a 32k-by-8 part using an advanced short-channel NMOS process, which is characterized by light doping, triple diffusions, and two layers of polysilicon and metal interconnections. Internal refresh circuitry and a standard static non-multiplexed addressing scheme afford savings in external logic and board space. The 256k RAM,



2. Three polysilicon layers enable Fujitsu to squeeze a 256-kbit dynamic RAM into a chip area of just 34.1 mm² (a). Two metal connection layers allow NEC designers to keep the size of their dynamic RAM to 34 mm² (b).

aluminum bit line. Using 2- μ m design rules, the chip accesses in about 120 ns; the version slated for production will be scaled down to under 40 mm².

Trying to hit two market segments, Toshiba Ltd. (Kawasaki) has a 256k dynamic RAM with either page or nibble capabilities. The page model, soon to be available in sample quantities, accesses in 150 or 120 ns, consumes about 330 mW maximum, and offers RAS-only and hidden refreshing. Toshiba's laboratory is already hinting at things to come, specifically a 256k chip having a CAS access time of 34 ns. (Compared with the usually specified industry-standard RAS access times, however, the chip accesses in just 94 ns.) The newer memory, which was detailed at this past February's ISSCC, incorporates molybdenum silicide gate structures and interconnections, which reduce RC delays on the word lines. A die size of 5 by 9.2 mm makes the chip one of the larger RAMs that was described at the conference.

Rivaling the size of the Toshiba chip is a dynamic RAM from Mitsubishi Electric Co. Ltd. (Itami City) which checks in at 4.85 by 9.8 mm. The chip achieves a 100-ns access time and operates in both the page and nibble modes (many claim the two modes are so incompatible that they cannot be put on the same chip). Built using 2- μ m design rules, the RAM's word lines, composed of molybdenum-silicide and polysilicon, and the folded-aluminum bit lines hold down RC delays. In addition, the chip employs RAS-only, CAS-before-RAS, and hidden refreshing. A


proprietary high-capacitance memory cell and extremely sensitive sense amplifiers afford wide operating margins.

In early 1984 Mitsubishi will release a scaled-down version of the memory with access times ranging from 100 to 150 ns and a size of 3.78 by 8.7 mm. The company is also keeping an eye on the 64k-by-4 arena with plans to introduce a part later next year.

Moving in with the smallest 256k dynamic RAMs are Fujitsu Ltd. (Kawasaki) and NEC Corp. (Kanagawa), which claim sub-100-ns access times for their chips. The similarities end there, however. The Fujitsu chip's triple-polysilicon process and 2.5- μ m gate lengths squeeze everything into 34.1 mm² (Fig. 2a). Specifying a nibble mode with a 15-ns/bit output, the dynamic RAM also goes with CAS-before-RAS refreshing. In contrast, NEC designers went with a two-level aluminum design to reach a 34-mm² chip area and with 1.3- μ m design rules and oxide thicknesses of 160 Å (Fig. 2b). The chip, which accesses in 90 ns, draws about 250 mW and does not have extra features, like CAS-before-RAS refreshing.

1-Mbit dynamic memories in the works

To stretch to 1 Mbit and beyond, both Hitachi and NTT's Musashino laboratory have come up with almost identical capacitance concept, called the corrugated capacitor cell (CCC) by Hitachi and the trench capacitor by NTT. Instead of forming a



4. Combining CMOS technology and static-column addressing, Intel's 64k dynamic RAM occupies about 30,000 mils²—smaller than most production NMOS parts.

eral capacitor in each structure using polysilicon and metal layers above the transistors, both companies etch tiny pits, or trenches, into the silicon. NTT fills the pits with polysilicon; Hitachi, with sandwiches of polysilicon, silicon nitride, and polysilicon.

NTT's trench capacitor makes the memory's overall cell size small—it requires a surface area of only 1 by 2 μm . (The downward dimension is 1.5 μm , compared with about 3 μm in the Hitachi design.) A 256k dynamic RAM described by NTT at February's ISSCC not only takes advantage of the trench structure, but also incorporates on-chip error checking and correction (ECC), CMOS support logic, and a supply voltage converter that changes 5 V into 3 V. The chip is the first to contain ECC circuitry.

NTT's new ECC technique, called bidirectional parity checking, checks the parity in the X and Y directions of the memory matrix and can correct single-bit-per-word-line soft errors (Fig. 3). Built with molybdenum word lines, the dynamic RAM features CMOS circuits on the periphery that cut power drain to 200 mW when active and 3 mW on standby.

Hitachi's approach, described at last December's International Electron Devices meeting in Washington, D.C., places corrugated capacitor cells in a straightforward 64-kbit memory array. The company is now at work on a 256k memory, details of which will probably be available later this year.

Both Hitachi and NTT believe that their capacitor approaches could make the 1-Mbit level viable, but much more research and process development

When monolithic density is not enough

Even with today's extremely high IC densities, many system designers want more. As a result, hybrid arrangements—leadless carriers on mother DIPs or single in-line package (SIP) substrates—are gaining more popularity. Harris Corp.'s Semiconductor Group has for several years offered a plug-in CMOS static RAM that comprises 16 4-bit static chips. Recently the company applied the same modular concept to a 256-kbit hybrid circuit using 16k static RAMs and plans to upgrade that even further to make a 1-Mbit module when its 64k static RAM is available.



A similar but smaller arrangement comes from Integrated Device Technology, which places four 16k RAM chips on the substrate of a tiny mother DIP. The result is a 64k superfast memory for designers who need greater density and are willing to pay the price (Fig. A).

Dynamic memories are getting their turn, too.

About five years ago Mostek began offering a 32k memory that consisted of two 64k chips in leadless carriers, which were mounted on an 18-pin DIP. Today the same arrangement can be used to make 128k modules with 64k RAMs; and with SIP technology used instead, 156k and larger packages can be readily produced.

Semiconductor manufacturers are not the only companies getting into the value-added business. For example, Electronic Designs Inc. (Hopkinton, Mass.) built a combination RAM and EPROM on a single mother DIP (Fig. B). The configuration includes 8 kbytes of EPROM and either 4 or 6 kbytes of static.

Hybrid packaging is already well accepted by the military, whose systems place weight and space at a premium. In the commercial world, low-cost plastic leaded carriers and automatic-handling equipment will make hybrids increasingly viable for space-limited systems.



will be needed. Additionally, Hitachi designers think that 1-Mbit memories will require pure refractory-metal connections—tungsten or molybdenum, for instance—to keep RC delays minimal when 1- to 1.5- μm design rules are used. They consider a 5-V external supply to be sufficient for the 1-Mbit part; however, on-chip converters will lower the levels to about 3 V to power the scaled-down circuits.

At the 1-Mbit level, some designers foresee three basic organizations: 1M by 1, 256k by 4, or possibly 128k by 8. As in today's market, the designers predict that the 1-bit-wide chip will dominate the orders, but for displays and desktop computers, the other organizations will probably offer a much better fit.

The 64k chips also reap benefits


Today's 64-kbit chips use design rules ranging between 2.5 and 3 μm and gate-oxide thicknesses of about 250 Å. Capacitances are about 55 to 80 fF for

the storage cells, owing to the use of even thinner oxides (200 Å). Many advances at the 256k level are being applied to 64k memories to make the devices less expensive and better performers.

At February's ISSCC, Intel described two experimental dynamic RAMs. One, a 64k NMOS chip, uses a 150-Å capacitor dielectric and a special double-field oxidation process to reduce oxide encroachment around the gate region. The other, a CMOS static-column device, is fabricated with an n-well process, two polysilicon interconnection layers, and 150-Å capacitor dielectrics.

Special implants in the NMOS memory optimize device thresholds, isolation, and storage capacitance to obtain a speedy access time of 80 ns and an extremely high resistance to alpha particles. Occupying a chip area of less than 24,000 mil², the memory is one of the smallest 64k dynamic RAMs.

Intel's CMOS memory embeds p-channel devices in a large n-type well that is biased at the supply-voltage level (Fig. 4). At 30,000 mil², the dynamic



5. A static RAM from Synertek holds 1024 8-bit words in its especially designed dual-ported memory cells. The access time is a relatively swift 100 ns.


Memory Technology: RAM chips

9

RAM accesses in 70 ns, thanks to 1.2- μm electrical channel lengths and oxide thicknesses of 250 Å. Static-column addressing allows data to be accessed at 40 ns/bit. The part consumes just 5 μA on standby with a 3-V supply voltage. Samples of the commercial version are expected late this year.

As if reading Intel's mind, Fujitsu has also developed a commercial static-column dynamic RAM, but using NMOS technology. Organized as 64k by 1, the RAM accesses a column address in 55 ns, but has a high power drain of 440 mW when active. Micron Technology's 64k chip is smaller than Intel's experimental NMOS device, coming in at 22,000 mil². The RAM is not as fast as the Intel chip, but its 120-ns access time is nevertheless the fastest data-sheet specification around. The part consumes about 75 mW on the average, compared with 150 to 250 mW for most 64k dynamic RAMs.

Designers at Mitsubishi Electric have opted for two interconnecting layers of aluminum in their 64k entry instead of polysilicon, thereby avoiding the increasing word- and bit-line resistances normally found with polysilicon. Dual-layer aluminum, however, is more difficult to pattern, causing company designers to question whether the part can be feasibly produced.



6. A belief that byte-wide dynamic RAMs are a good solution for small systems has guided Inmos to develop an 8k-by-8 chip that contains a refresh counter but needs an external refresh signal for each refresh cycle.

While IC designers are arguing about advances in internal circuits and processes, system designers are starting to incorporate the new features and architectures made possible by those advances. At the 64k level, Texas Instruments offers the first alternative to the standard 1-bit-wide memory—its 16k-by-4 device, the TMS 44160. The chip uses the same process flow as the company's 64k-by-1 RAM and thus follows exactly the same improvement path. TI is already selling a 64k-by-1 model that accesses in 120 ns; a 120-ns version of the 4-bit-wide RAM should be available by the end of the year. Although the design of a 4-bit-wide dynamic RAM was initially considered a maverick in the industry, other companies have sensed the potential and are rushing to become alternative sources for the TI chip. Both Fujitsu and Inmos have pin-compatible versions available, and Mitsubishi is in the process of developing one.

Alternative architectures

TI has gathered the experience it gained in the video display market and is applying it to another dynamic memory with a unique architecture. Called a multiple port memory, the chip (the TMS 4161) offers two independent ports, as well as an on-board 256-bit shift register into which an entire row of data can be loaded and then independently shifted out (see the cover article, p. 160).

Although not dynamic and thus not as dense, a dual-ported RAM from Synterek Inc. (Santa Clara, Calif.) holds 1024 8-bit words and has an access time of 100 ns (Fig. 5). It does not, however, have an on-chip shift register. Instead, the 5Y2130 offers completely static operation through the use of a true dual-ported cell and operates fully asynchronously with either port. Nearly twice as dense as a 1k-by-8 static RAM, the memory requires double the number of drivers, buffers, and address decoders, as well as extra circuitry, for each cell.

Byte-wide pseudostatic and pseudodynamic RAMs, which were introduced about four years ago as alternatives to 8-bit-wide static RAMs, are starting to pique design interest again as densities rise to 64 kbits. Now that the timing contention problems and testing difficulties inherent in a self-refreshing dynamic RAM have been largely overcome and performance has risen, several vendors are again testing the waters.

Intel, for one, has what it calls an intelligent RAM—iRAM. The 8k-by-8 dynamic part has on-chip refreshing and arbitration control circuitry. NEC has developed a pseudostatic device, and Inmos offers an 8k-by-8 dynamic memory that contains a refresh counter but no timing circuitry, unlike the other two. The Inmos part appears more

like a dynamic memory, since it requires an input pulse to initiate a refresh cycle (Fig. 6). On the other hand, when an external system does not supply any timing information, the Intel and NEC devices generate their own refresh signals, thus making them resemble static memories.

The density of static memories is benefiting from the same processing advances applied to dynamic memories. Already several CMOS 8k-by-8 static RAMs are available as samples, and designers will be able to choose from a half dozen models from close to a dozen companies by next year.

Static memories gain speed

The feasibility of a 64k-by-1 NMOS static RAM has garnered attention at Fujitsu. Described at this year's ISSCC, the chip accesses in just 40 ns, but because of its NMOS design, it dissipates about 425 mW when active and 100 mW on standby. Fabricated with 1.5- μ m design rules and two polysilicon interconnection layers, the RAM occupies an area of just over 50,000 mil².

Although most 64k CMOS static RAMs outwardly appear the same, some major internal distinctions could make all the difference in a particular application. One of the most notable internal differences is the use of a four-transistor cell with polysilicon load resistors or a six-transistor cell with depletion loads. The former structure builds a smaller chip at a lower cost; but standby current—typically tens of microamperes—is penalized because of the polysilicon loads. By comparison, the six-transistor cell occupies a larger area and thus creates a larger chip. However, standby current is typically just 1 or 2 μ A, almost eliminating any battery drain.

Many companies are lining up both types of cell


structures for different application needs. Toshiba's four-transistor series consumes 100 μ A maximum on standby, whereas its six-transistor series has a maximum standby current of 1 μ A at 60°C (0.2 μ A at 25°C). Mitsubishi, Fujitsu, Hitachi, and Oki Electric all are developing or supplying samples of four-transistor cell memories and expect to have six-transistor models available by late this year or sometime early next year.

Overcoming the generation gap

On many first-generation CMOS RAMs, activity on the address and data lines, even though the memory is deselected, cause standby power to rise almost to NMOS power levels. To avoid that problem, some new designs incorporate special lock-out circuitry on the periphery to make sure that general bus activity does not increase power dissipation.

NEC, for one, has built a CMOS RAM that locks out activity on the address and data lines. Designed specifically for battery-backup applications, the 6.2-by-7.3-mm chip employs two layers of aluminum to reach an access time of 80 ns. In addition, whenever the supply voltage drops to 3.5 V the memory automatically enters a low-power data retention mode.

Designers at Mostek have conceived an interesting alternative: a specially designed chip package that holds two tiny lithium batteries. Called the Zeropower RAM, the 16k chip uses special analog circuitry to monitor the normal external supply voltage: when the latter drops below 4.5 V, internal batteries automatically take over and the write protection feature switches on, preventing inadvertent data loss caused by power-up or power-down transients. The memory is available with a 2k-by-1



7. By scaling down its older CMOS technology, Harris Semiconductor has been able to use the new SAJI to build 55-ns 2k-by-8 static RAMs and next year, an 8k-by-k chip. The SAJI process employs self-aligned junction isolation.

Memory Technology: RAM chips

Free Sample Electronic Shielding!

Uncertain about what really is the best and most cost-effective electronic shielding technique? Simply send us one of your electronic housings or computer cabinets.

We'll vacuum metalize it with our proven space-age VacuShield process for superior electronic shielding of all EMI and RFI entries and emissions. Free! If you don't have a product to send, we'll send you a sample.

Then test, evaluate and compare our quality, price and service with any other shielding technique or company. And cover yourself all the more by relying upon the nation's largest and most experienced independent vacuum metalizing company.

Vacumet reserves final right of acceptance. Offer good for 60 days from publication issue date.

VACUSHIELD™

Vacumet, Inc. • 15540 Lanark Street • Van Nuys, California 91406 • Telephone (collect) Gordon McWilliams, President (213) 781-1510

Send for our free booklet below on the basics of vacuum metalizing for electronic shielding.

Cover Your
-self! With
VACUSHIELD™
Electronic
Shielding.

organization that can easily be upgraded when 64k chips come out next year.

Most commercial activity in byte-wide CMOS and NMOS RAMs focuses on the 16-kbit level. Many of the chips now in volume production are selling at extremely low prices; however, an exception to the low prices are the superfast static memories. Thus far, only a few companies—Inmos, Integrated Device Technology, Hitachi, Matra-Harris, and Motorola—have thrown their hats in the fast static ring (4- and 1-bit-wide memories). (Intel entered the 16k-by-1 arena early but withdrew its product because of design problems; a comeback is planned for 1984.) Inmos has already built 4k-by-4 and 16k-by-1 CMOS chips, and other companies are competing with high-speed 4k-by-1 and 1k-by-4 devices.

Harris Semiconductor has just begun: Its first entry, a 2k-by-8-bit asynchronous CMOS RAM, has a 55-ns access time. Built with a self-aligned junction-isolation process called SAJI V (Fig. 7), the chip accesses in just 70 ns over the full military temperature range (-55° to $+125^{\circ}\text{C}$). The SAJI process will be enhanced for the company's forthcoming 64k RAM, which will consume 100 μA (worst case) over the same temperature range.

Bipolar leads the race

As density and speed rise, bipolar technology moves into the RAM picture. Already some 16k-by-1 emitter-coupled logic RAMs having access times of about 15 ns are being offered as samples by Fujitsu, Hitachi, and Fairchild Camera and Instrument Corp. (Mountain View, Calif.).

Making the 16k bipolar chips possible are advanced cell designs that use pnp loads. Along with a vertical isolation structure, these loads slash the size of the memory cell by as much as 50% compared with the cells used in earlier 4k memories. Of course, achievements at the 16k level can be passed to the 4-kbit level for even greater speed. To prove that, NEC has developed a 1k-by-4 ECL RAM that accesses data in just 4.5 ns, and Fujitsu designers have created a variable-architecture 4k RAM that accesses in 3.5 ns. The NEC memory does not use pnp loads; instead, designers joined a Schottky diode with a resistor.

Going one notch beyond bipolar speeds, gallium arsenide has been able to yield some 1024-bit static RAMs. Experimental chips from the Fujitsu and NTT's Musashino laboratory have yielded access times of a mere 2 ns. In addition to speed, a major advantage of GaAs materials is low power dissipation: The RAMs draw an active current of less than 100 mW, only about one-tenth the power of bipolar RAMs. □

A 256-kbit dynamic RAM with internal refresh logic and nonmultiplexed addressing dramatically reduces external circuitry and saves board space.

32k-by-8 DRAM cuts size, cost of μ P systems

Small microprocessor systems generally need about 2 Mbits of RAM, which designers often obtain by using 256k chips arranged as 1 or 4 bits wide. However, to organize the data into the required 8-bit format necessitates extra circuitry.

A 256-kword dynamic RAM organized as 32k by 8 bits may well be the answer to a small system designer's prayers. Besides storing the greatest amount of memory on one chip, the RAM eliminates the hassles of configuring standard 8-bit words from memories 1 or 4 bits wide. Boasting internal refresh logic and nonmultiplexed addressing, the memory not only minimizes the amount of external circuitry, but also conserves board space in and cuts the cost of small microprocessor-based systems. In short, the MK4856 dynamic RAM is a providential alternative for systems that have no need for the superfast cycle times of static memories or that are sensitive to the cost per bit of smaller volatile memories.

The 4856 dynamic RAM reaches access times as short as 100 ns thanks to a new lightly doped NMOS process, called LD³, that uses triple diffusion and double polysilicon layers (see "The Making of a New Memory"). In many smaller systems, one chip suffices for all memory requirements, especially when a limited amount

of user-supplied data must be stored temporarily, as in industrial control or electronic measurement systems. Jobs requiring more memory, however, can gain other benefits from the chip's organization: Just as the RAM's 32k-by-8 structure results in a smaller size memory than that dictated by byte-wide groups using 256k-by-1 components, so, too, can the memory be expanded in smaller increments. With the 4856, a system designer can add memory in 32-kword increments to match a design application more closely and thereby reduce system cost.

The dynamic RAM is housed in a standard 600-mil, 28-pin package that has a pinout compatible with a variety of byte-oriented devices, including the industry-standard 32k-by-8 ROM and other static ROMs, RAMs, and EPROMs. For instance, the pinouts of the 4856 and 32k-by-8 ROM differ only in the Write Enable signal, which the ROM obviously does not include. However, a designer could build a memory board for the 4856 that accommodates any combination of nonvolatile and volatile memories.

Despite the fact that the 4856 chip is designed for small systems, it sacrifices nothing in a high-performance system. It operates with chip-enable access times of 100, 120, or 150 ns to handle system clock rates beyond 12.5 MHz. These fast access times eliminate memory wait states and ensure more efficient performance. Furthermore, the chip's nonmultiplexed addressing scheme eliminates the problems inherent in the multiplexing of addresses

David A. Longfellow, Project Manager
Howard H. Suesman, Applications
Engineering Manager
Mostek Corp.
1215 W. Crosby Rd., Carrollton, Texas 75006


in a fast RAM. In other words, the designer no longer has to worry about guaranteeing the hold time of the row address, switching between row and column addresses, or meeting the row-to-column setup times. However, he still must generate an output-enable strobe that is consistent with timing-edge skews and variations in the system's logic devices; but the task becomes easier as a result of the nonmultiplexed technique. The output-enable access time is a smaller percentage of the total access time than a column-address strobe (CAS) would be in a multiplexed design.

Internally, the 4856's nonmultiplexed architecture employs separate row and column address buffers (Fig. 1). The falling edge of the Chip Enable signal latches all addresses, letting the designer dispense with the synchronizing logic circuits normally used for multiplexed addressing. Because an address—represented by a row and a column—changes only once each cycle, setup and hold times are not as critical as with a multiplexed design. Addresses can be set up before and held long after the chip-enable strobe. That timing sequence, in turn, reduces the demands made on finely tuned

delay lines, minimizes noise caused by address crosstalk, and imposes fewer constraints on the control of terminations and other transmission-line parameters of the address lines.

Since the dynamic RAM uses eight pins for both input and output, the user must multiplex some data. But data is easier to multiplex than are addresses, because there is more time allowed to switch between the data lines' input and output than there would be to switch addresses.

For instance, whereas the 4856's Output Enable command initiates only one chip function, the equivalent function in a multiplexed system, the command CAS must first select a column and then enable the output line. Thus the 4856 can wait longer for I/O data to be multiplexed than can an equally fast memory that must execute two or more data-calling commands. The 4856's larger data window translates into fewer glitches or other timing difficulties, as well as into a less costly system. At a given switching speed, the designer need not devote resources—in other words, time and money—to such critical parts of the system as normally matched I/O terminating lines.



1. The MK4856 dynamic RAM, organized as 32k by 8 bits, employs separate row- and column-address buffers to eliminate the timing constraints normally associated with multiplexing addresses. The chip's automatic refresh scheme, which includes a counter and lock-out circuitry for disabling row-address buffers and freeing the data output buffers, eliminates as many as 10 external circuits.

The need of dynamic RAMs to be refreshed discourages many system engineers from designing the chips into a system. Each row must have its data restored every 2 to 4 ms, depending on the particular device. Refreshing generally requires external logic, which obviously makes a designer's job more difficult. When external logic is added to a system containing relatively little memory, the real cost of each memory device increases substantially. On the other hand, in a system containing a large amount

of memory, the cost of the additional circuitry can be spread over a large number of components and then recovered by packing the chips more tightly on a board.

Internal counter refreshes memory

With its integrated refresh counter, the 4856 manages to reduce system cost and complexity. Furthermore, when the chip is in its automatic refresh mode, it can also simplify system operation. Auto-

The making of a new memory



The MK4856 32k-by-8-bit dynamic RAM is built with an advanced NMOS technology that permits the device to be scaled down without encountering the short-channel effects that usually degrade operating margins and reduce long-term reliability. The manufacturing process uses ion implants to form extremely shallow source-to-drain junctions, in order to overcome the lower source-to-drain punch-through voltages caused by traditional scaling.

The RAM employs two layers of metallization, a structure that not only lends a distinct advantage to the memory designer who wants to develop a high-speed device, but also minimizes noise by strapping the signal and power lines better. A quieter environment leads to better device and system margins.

The NMOS process employs two slightly different arsenic implants and one boron implant. One arsenic implant, the n region, forms 0.1- μm junctions near each MOS gate; the other implant, the n⁺ region, forms deeper 0.6- μm junctions further away (see the figure and photograph). In addition, the boron (shaded p region) is implanted around the shallow junctions to create a halo effect, which helps to stabilize the threshold voltages. Together, the arsenic and boron implants allow scaling to halve the channel length, and improve speed. They also reduce the electric fields around the transistor gate, thus limiting the number of hot electrons generated in that region

and separating the generation site and the gate region to minimize the chance of lasting damage. Neither radically new equipment nor tradeoffs in device layout are needed for the process.

In addition to the advantages it affords the 32k-by-8 dynamic RAM, the process has produced an experimental 64-kbit dynamic RAM having channel lengths as small as 0.8 μm and access times approaching 50 ns. As a production part, the MK45H64 memory, organized as 64k by 1, has a guaranteed access time of 80 ns.




matic refreshing is initiated by bringing the Chip Enable line low, while the Output Enable line is low and the Read/Write line is high. On-chip circuitry monitors the status of each enabling line and brings the Automatic Refresh Detection line high when appropriate (see Fig. 1, again). The row-address buffers are first disconnected from external inputs A_0 through A_7 and then connected to the internal refresh counter. Later in the cycle, the counter is incremented, setting the address of the next refresh cycle. The data output buffers, which drive the external data pins, remain in the state they were in at the beginning of the cycle.

During normal operation, the 4856 can frequently execute this so-called hidden-refresh cycle, in which case the Output Enable line is kept low after a normal data access, thus maintaining valid data at the

output drivers. Then the Chip Enable line is brought low, too. At this point, the chip begins refreshing automatically while holding the data captured during the previous access. If desired, several refresh cycles can be initiated while holding the same data, with speed limited only by the maximum time specified for enabling the output control line. In either case, the refresh circuitry is transparent to those designers who do not wish to use it.

To test the refresh counter, a designer writes a complement of logical 0s into the entire memory. During 256 consecutive refresh cycles, the Write Enable pin is brought low, as in a normal write cycle. The refresh counter determines the row address, and a column of logical 1s is written into memory without changing any external addresses. (Note that the Automatic Refresh Detection signal



2. A rudimentary 10-MHz system built around a 68000 microprocessor accesses data from a bank of dynamic RAMs offering 2 Mbits of memory. Only a few chips must be added to buffer signals and to implement the addressing scheme and clock-timing chain.

Memory Technology: 32k-by-8 dynamic RAM

16

does not prevent the write clocks from functioning.) Finally, the designer puts the chip through a series of standard read cycles. If the refresh counter has correctly stepped through every row address, all rows will contain a column of logical 1s.

Applying the benefits

Among the advantages of using a fast byte-wide memory like the 4856 are a savings in board space brought about by the dense memory and a reduction in peripheral logic thanks to the nonmultiplexed addressing scheme and internal refresh circuitry—for a possible savings of 10 packages or more. The chip makes a significant impact on specific aspects of the design, such as a power supply: One 4856 typically draws 54 mA, whereas four equivalent devices organized as 16k by 4 bits consume 130 mA, in addition to the current drain of the peripheral logic.


Perhaps the best example of 4856's versatility is a rudimentary 68000 microprocessor-based system that runs at 10 MHz and accesses a bank of memories having chip access times of 120 ns each (Fig. 2). Although the 256-kbyte system contains both ROM and RAM, any type of 28-pin, 32k-by-8 device can be

installed on the board using jumper options.

The system's parallel addressing scheme avoids address multiplexing and thereby removes a significant propagation delay customarily found in the access path of 1-bit-wide memories. The microprocessor easily interfaces with asynchronous memory peripherals and transfers data during eight half-cycles of the system clock (S_1 through S_8 in Fig. 3).

To avoid wait states and thus achieve maximum efficiency, the Data Transfer Acknowledge signal (DTACK) of the 68000 must be driven low during the fourth half-cycle of the system clock. DTACK is recognized during the fifth half-cycle (S_5) of the system clock, and the data line is sampled during S_6 . If the memory cannot meet these timing constraints, a designer can insert wait states—prior to DTACK going low—simply by extending the minimum width of a half-cycle or by adding full cycles of the system clock.


To eliminate wait states entirely, the memory must be selected as soon as a valid address is decoded. The minimum setup time for determining the address prior to the Address Strobe signal (AS) is



3. The timing sequences during the dynamic RAM's read and write cycles are relatively similar. Only the upper and lower data strobes (UDS/LDS) and the R/\overline{W} signal vary appreciably during the write cycle.

ALREADY 30,000 SOLD!


Since we turn out VIDEO MONITORS to suit OEM and area agents, we may still be new to you. Actually, we have ten years' under our belts, serving customers with fine quality, delivery and cost advantage, be it for our own designs or buyers. Among the fast-selling items available are 9", 12" B/W monitors, UL/FCC approved, and a 14" color unit, FCC certified, UL pending. Soon out will be a new B/W set for broad, economical microcomputer application. All can be shipped open-frame or with cabinet, guaranteed through-out. (NOT associated with EAI of the U.S.)



ELECTRONIC ASSOCIATES (TAIWAN) LTD.
 Mail: P.O. Box 55-498, Taipei, Taiwan, R.O.C.
 Cable: "EATL" TAIPEI Telex: EATL 22329 TAIPEI
 Tel: (02) 721-2704, 752-0351

CIRCLE 105

MEETS ANY NEEDS!



APPLICATIONS

Equipments with micro-processors • Electronic desk calculators • Electronic equipments for vehicles • Display systems • As PCB mounted type local power supply for CPU, etc. • As high voltage power supply for electrostatic printing, etc. • TV cameras • Acoustic equipments

FEATURES

High efficiency (More than 70%) • Extremely compact • Low noise • High output stability

STANDARD PRODUCTS

ML series High-accuracy hybrid type.
 MD series Discreet type general-purpose low cost products.
 DFD series For driving fluorescent display panels.

* Custom products are also available.

DC-DC CONVERTER

FUJI ELECTROCHEMICAL CO., LTD.

Head Office: 5-38-11, Shiroishi Minami-4, Tokyo, Japan (Hatsugomu Bldg.) Phone: 03-434-0711 Telex: 24111/NOVEL JI
 Los Angeles Office/Phone: (213) 323-1134 Telex: 68-6128/FUJINOVEL GONA: @Consolidated Office/Phone: 211-3685-253
 Telex: 2587994 (KGDU) @Hong Kong Office/Phone: 2-88382 Telex: 8546 (TANHEKX)

CIRCLE 107

32k-by-8 dynamic RAM

17

20 ns. An 8-bit identity comparator (the 75F521) decodes the memory address within 11 ns (maximum), which is less than the time required by the more traditional cascaded gating. The decoded addresses A₁₃, A₁₄, and A₁₅ are stable before the AS line goes low; thus no glitches appear at the memories' chip-enable inputs.

In this system, the first 64 kbytes of memory are defined as the operating system, which is contained in ROM. Whenever that memory space is accessed, the Output Enable line of each 4856 device is driven low. Two gate delays later, the chip-enable lines are driven low, initiating a refresh cycle. Because an operating system is continuously accessed, the memory is refreshed many more times than the 256 cycles that are required during a 4-ms interval.

Even when a fast ROM is unavailable or when the operating system must be downloaded into RAM, this concept of refreshing remains valid. Of course, additional logic must be added to determine whether a memory cycle has been requested outside the operating system's address space. If one has been requested, the logic generates a refresh cycle for the operating-system RAMs.

The time that elapses between the system clock going high and AS going low is 55 ns, 10 ns longer than a clock phase in a 10-MHz system. Consequently, the status of AS cannot be determined at the falling edge of S₂. The leading edge of AS does, however, set a 74S74 flip-flop, so that the next rising edge of the clock defines S₄ and starts the memory-control timing chain.

Read and write cycles

Because the Read/Write line and the upper and lower data strobe lines (UDS and LDS, respectively) are invalid when the chip is enabled, the 4856 always initiates a read cycle. When a read cycle is requested, these lines become valid prior to S₄. Each Output Enable line is driven low during S₄ and remains valid until after the trailing edge of DTACK.

The 4856's output buffer, which has a delay of 35 ns, supplies valid data at the trailing edge of S₆. During a write cycle, the Read/Write line inhibits the Output Enable signal, but the Write signal will not be initiated until the data strobes become valid either during S₄ or at the beginning of S₆. Data from the microprocessor becomes valid before the data strobe lines go to logical 0. The memory executes the write function at the leading edge of W. □

How useful?	Circle
Immediate design application	544
Within the next year	545
Not applicable	546

A 64-kbit EEPROM erases and programs simply and quickly, much like a RAM. Its on-chip charge pump supplies high programming voltages.

EEPROM adapts easily to in-system changes

A new generation of EEPROMs supplies almost ideal solutions to the once sticky problems of in-circuit erasing and programming of nonvolatile storage. Thanks to these chips, it is no longer necessary to limit programmable nonvolatile memory to read-only applications; today's EEPROMs are simple to program, eliminate the need for high external programming voltages, and link easily with other hardware. One such chip is the IMS3630, a 64-kbit EEPROM (organized as 8k by 8 bits) that is built with Nitrox storage cell technology (see "Nitrox Technology Shrinks Storage Cell Size").

When they were first introduced, EEPROMs solved one problem for designers by eliminating the ultraviolet light source needed to erase EPROMs. However, these early EEPROMs were difficult to use, since they required that address, data-input, and control signals remain stable over the lengthy programming and erasing intervals. Moreover, many of the first-generation chips also required an external elevated supply voltage (greater than 5 V) for programming and erasing. As a result of these difficulties, EEPROMs seldom served as anything other than read-only memories.

These drawbacks are overcome by the IMS3630. No external high voltages are required, thanks to the on-chip high-voltage generator. In addition, latched-

program and erase-control features eliminate the need to hold any input signals valid during the extended intervals required for programming and erasing. That frees the system to perform other tasks.

The 3630's four primary commands—Read, Load Byte, Program/Erase Initiate, and Program/Erase Terminate—provide a new standard of simple and flexible EEPROM control. Read and Load Byte are similar to the read and write commands of a RAM: Read is used to read out data from the EEPROM array; Load Byte is used to obtain volatile write of one byte to a 64-byte buffer register, which holds the data that will be programmed in parallel into one full row of the EEPROM array.

All program and erase operations are begun with a Program/Erase Initiate command, which, during a short cycle time (300 ns) that follows, requests the desired operation. After the time required for the programming (10 ms) or erasure (100 ms) has elapsed, a Program/Erase Terminate command during another 300-ns cycle time that follows, stops the operation.

The buffer register and the parallel programming from it effectively speed the programming time 64 times that of single-byte programming. Conversely, parallel transfers can be made from any row of the EEPROM array to the buffer register. Use of this feature prior to erasure of a row allows single-bit or multiple-byte modification, which is not usually available with nitride-based EEPROMs.

Fred Jones, Manager Memory Applications
and Strategic Marketing
Art Lancaster, Senior Design Engineer
Inmos Corp.
PO Box 16000, Colorado Springs, Colo. 80935

An improved pump decoder (Fig. 3b) decodes the high voltage. As in the multipliers, the decoder also eliminates MOS threshold drops with bootstrapping and thus provides improved output-voltage accuracy when compared with older pump-decoder designs.

Page-mode programming

As noted, the 3630's page mode allows up to 64 bytes of data to be modified in parallel, which makes possible very high programming data rates. Compared with conventional devices, page-mode programming reduces the time needed to program the device's entire 8 kbytes of memory from 82 to 1.38 s. This technique not only allows for high-speed in-system programming, but also decreases significantly the time needed to test the EEPROM.

Each of the chip's eight outputs serves 64 columns. Page-mode programming is implemented with one static latch connected to each of these columns. The data is written into these latches from the data-in buffers one byte at a time using load byte cycles, as previously described. During programming, if the latched data on a given column is a logical 1, the selected memory cell on that column will be programmed. If the latched data is a logical 0, the data in the selected memory cell will remain unchanged (that is, a logical 0 if previously erased).


During read operations, balanced differential sensing is performed to achieve the best possible noise immunity. To accomplish that, one sense amplifier, with a reference column, is assigned to each of the eight outputs. A precharge equilibration network, not previously found in EEPROMs, quickly shorts all 64 columns and the reference together to minimize sensing offsets. This is crucial for obtaining maximum retention and endurance.

Retention and endurance

High-performance, easy-to-use EEPROMs are of little value unless they can be erased and reprogrammed a large number of times. This ability, called endurance, must be accompanied by long-term data retention. Tests show that endurance and data retention are extremely good for the silicon Nitrox cell used in this device. Figure 4a is a curve of the memory cell thresholds for both erased and programmed states as a function of storage time. The measurements indicate that data will be retained more than 10 years, with over 10,000 program/erase cycles.

Users must often rely on the word of the manufacturer that an EEPROM will meet its endurance and retention specifications. The 3630, however, has a built-in margin test with which the threshold voltage (V_{TH}) of every memory cell on the chip can be measured, allowing extrapolation of these characteristics. To enter the testing mode, an illegal voltage—about 10 V—is applied to the data input D_7 . Once enabled, the device remains in the test mode until an illegal voltage is applied to address pin A_{10} . While in the margin test mode, multiple \overline{CE} cycles are used to address the individual cells to be measured. The outputs are automatically enabled in this mode, allowing the \overline{OE} pad to become the analog input for the margin voltage. The analog voltage on \overline{OE} is routed directly to the second-level polysilicon gate of the storage cell. Whenever the analog input voltage exceeds the threshold of the selected cell, the Data Out line associated with the cell goes low. Thus this analog input voltage is a direct measure of the cell's sensing threshold.

One interesting feature of the Nitrox cell is its



2. The 3630 has four primary cycles and four program/erase modes: read cycle (a), load-byte cycle (b), program/erase initiate (c), and program/erase terminate (d).

General-purpose microprocessors: Performance and features

Word size, data/instruction (bits)	Original source	Processor	Process technology	Direct addressing range (words)	No. of basic instructions	Maximum clock frequency (MHz)/phases	Instruction time, shortest/longest ^a (μ s)	TTL- compatible	BCD arithmetic	On-chip interrupts/levels	No. of internal general-purpose registers	No. of stack registers
1/4	Motorola	MC14500	CMOS	0	16	1/1	1/1	Yes	No	Yes/1	1	0
4/8	Fujitsu	MB8849	NMOS	2 k	70	2	3/6	Yes	Yes	Yes/2	128	4
4/8		MB8850	CMOS	2 k	70	2	3/6	Yes	Yes	Yes	128x4	RAM
4/8		MB8859	CMOS	2 k	70	2	3/6	Yes	Yes	Yes	128x4	RAM
4/8		MB88408	NMOS	4 k	75	2	3/6	Yes	Yes	Yes	192x4	RAM
4/8		MB88409	NMOS	4 k	75	2	3/6	Yes	Yes	Yes	192x4	RAM
4/8		MB88418	NMOS	4 k	75	2	3/8	Yes	Yes	Yes	192x4	RAM
4/8		MB88419	NMOS	8 k	75	2	3/6	Yes	Yes	Yes	192x4	RAM
4/8	National Semiconductor	COP402	NMOS	1 k	49	4/1	4	Yes	Yes	Yes/3	64x4	RAM
4/8		COP402M	NMOS	1 k	49	4/1	4	Yes	Yes	No	64x4	RAM
4/8		COP404L	NMOS	2 k	49	2/1	15	Yes	Yes	Yes/3	128x4	RAM
4/8	NEC Electronics	μ PD556B	PMOS	2 k	80	0.44/1	9.1/25	Yes	Yes	Yes/2	96x4	3
4/8		μ PD7500G	CMOS	8 k	110	0.2/1	10	Yes	Yes	Yes/5	256x4	RAM
4/8		μ PD75CG08	CMOS	4 k	92	0.2/1	10	Yes	Yes	Yes/3	224x4	RAM
4/8	Oki	MSM5840H	CMOS	4 k	98	4/1	7.6/15.2	Yes	Yes	Yes/2	128x4	4
4/8	Panasonic (Matsushita)	MN1498	NMOS	1 k	66	0.3/1	10/20	Yes	Yes	Yes/1	64x4	RAM
4/8		MN1499	NMOS	2 k	75	0.3/1	10/20	Yes	Yes	Yes/1	64x4	RAM
4/8		MN1499A	NMOS	2 k	75	0.3/1	10/20	Yes	Yes	Yes/1	128x4	RAM
4/8		MN1599	NMOS	4 k	125	1/1	2/4	Yes	Yes	Yes/4	256x4	RAM
4/8		LM6499	NMOS	2 k	82	1.2	3	Yes	Yes	Yes	128x4	4
4/8		LM64PG99	NMOS	2 k	82	1.2	3	Yes	Yes	Yes	128x4	4
4/8		LM6497	NMOS	1 k	85	1.0	4	Yes	Yes	No	64x4	2
4/8		LM64PG97	NMOS	1 k	85	1.0	4	Yes	Yes	No	64x4	2
4/8		LC65PG99	CMOS	4 k	81	0.4	10	Yes	Yes	Yes	64x4	4
4/8	Texas Instruments	SE1000JLP	PMOS	1 k	43	0.40/1	15/60	No	Yes	No	66x4	1
4/8		SE1100JLP	PMOS	2 k	40	0.40/1	15/60	No	Yes	No	130x4	1
4/8		SE1400JLL	PMOS	4 k	41	0.55/1	11/60	No	Yes	No	130x4	3
4/8		SE2100JLL	PMOS	2 k	55	0.55/1	11/60	No	Yes	Yes/1	130x4	4
4/8		SE1000JLC	CMOS	1 k	43	1/1	6/120	Yes	Yes	No	66x4	3
4/8		SE1100JLC	CMOS	2 k	40	1/1	6/120	Yes	Yes	No	130x4	3
4/8		SE2130JLL	PMOS	2 k	53	0.5/1	12/60	No	Yes	No	130x4	3
4/8	Toshiba	TMP4300C	NMOS	2 k	35	0.5/1	4/8	Yes	No	Yes/1	128x4	4x11
4/8		TMP4399C	NMOS	2 k	25	0.5/1	4/8	Yes	No	Yes/1	128x4	4x11
4/8		TCP4600AC	CMOS	4 k	52	0.2/1	10/20	Yes	No	Yes/1	160x4	1x12
4/8		TMP4700C	NMOS	4 k	90	5/1	2/4	Yes	No	Yes/6	256x4	15x12
8/8	Commodore Semiconductor	MCS-650X	NMOS	64 k	56	4/1	0.5/3.5	Yes	Yes	Yes/1	0	RAM
8/8		MCS-651X	NMOS	64 k	56	4/2	0.5/3.5	Yes	Yes	Yes/1	0	RAM
8/8		MCS-6508	NMOS	64 k	56	4/2	0.5/3.5	Yes	Yes	Yes/1	256	RAM
8/8		MCS-65C0X	CMOS	64 k	56	4/1	0.5/3.5	Yes	Yes	Yes/1	0	RAM
8/8		MCS-65C1X	CMOS	64 k	56	4/2	0.5/3.5	Yes	Yes	Yes/1	0	RAM
8/8	Fairchild	F8 (3850)	NMOS	64 k	69	2/1	2/13	Yes	Yes	Yes/1	64	RAM
8/8	Fujitsu	MBL6800	NMOS	64 k	72	2/2	1/25	Yes	Yes	Yes/1	0	RAM

Q = quad-in-line package.
N.a. = not applicable.

^aWith the maximum clock.

^bStandard TTL or MOS circuits will suffice.

^cTTL output and CMOS input.

^dExcept clock lines

^eString search.

^fAt 5 V, as the supply voltage increases, clock frequency may increase.

This table summarizes both existing general-purpose microprocessors and those that have been introduced since last year's update (ELECTRONIC DESIGN, Nov. 26, 1981, p. 114). Special features of the processors are flagged under "Comments." The data pages, which begin on p. 147 of this issue, offer more

information about the new entries. The microprocessors are arranged first by word size and then alphabetically by manufacturer. For more information from the chip makers, circle the appropriate reader service numbers given in the table starting on p. 157.

On-chip clock	DMA capability	Specialized memory & I/O circuits available	Prototyping system available	Package size (no. of pins)	Voltages required (V)	Assembly-language development system	High-level languages	Time-sharing cross software	Comments
Yes	No	No ^b	No	16	3 to 18	No	No	No	Needs external program counter
Yes	No	No	Yes	64	5	Yes	No	Yes	ROM-less emulator chip for M88840 family of all-in-one processors
Yes	No	No	Yes	42	5	Yes	No	No	Evaluation chip for MB8850 series with EPROM
Yes	No	No	Yes	82	5	Yes	No	No	Same as above, but with address line break-out
Yes	No	No	Yes	42	5	Yes	No	No	Evaluation chip for MB88400 series with EPROM
Yes	No	No	Yes	82	5	Yes	No	No	Same as above, but with address line break-out
Yes	No	No	Yes	42	5	Yes	No	No	Evaluation chip with 8-bit, 8-channel a-d converter
Yes	No	No	Yes	82	5	Yes	No	No	Evaluation chip with 8-bit, 8-channel a-d converter and 8-kbit ROM
Yes	No	Yes	Yes	40	4.5 to 6.3	Yes	No	Yes	ROM-less version of COP420 and 440 single-chip microcomputer with serial I/O, 20 I/O lines, event counting
Yes	No	Yes	Yes	40	4.5 to 9.5	Yes	No	Yes	ROM-less version of μCOM-4 series devices
Yes	No	No	Yes	84Q	-10	Yes	No	Yes	ROM-less version
Yes	No	Yes	Yes	40	5	Yes	No	No	Package contains piggyback ROM
Yes	No	Yes	Yes	42	3 to 6	Yes	No	Yes	ROM-less evaluation chip; includes 30 I/O lines and 8-bit timer-counter; draws 0.8 mA
Yes	No	Yes	Yes	40	5	Yes	No	Yes	ROM-less version of MN1402, but with 66 instructions and comes in a 40-pin package
Yes	No	Yes	Yes	64	5	Yes	No	Yes	ROM-less version of MN1400
Yes	No	Yes	Yes	64	5	Yes	No	Yes	ROM-less version of MN1405, but 128 nibbles of on-chip RAM
Yes	Yes	Yes	Yes	64	5	Yes	No	Yes	ROM-less version of MN1564; has 12 4-bit I/O ports
Yes	No	Yes	Yes	80Q	4.5 to 5.5	Yes	No	No	ROM-less chip of LM6402/05 (A, H, L)
Yes	No	Yes	Yes	42	4.5 to 5.5	Yes	No	No	ROM-less piggyback package version of LM6499
Yes	No	Yes	Yes	80Q	4.5 to 6.5	Yes	No	No	ROM-less version of LM6416/13
Yes	No	Yes	Yes	42	4.5 to 6.5	Yes	No	No	ROM-less piggyback package version of LM6497
Yes	No	Yes	Yes	42	4.5 to 5.5	Yes	No	No	ROM-less piggyback package version of LC6599
Yes	No	Yes	Yes	64	-15	Yes	No	Yes	ROM-less version of TMS1000/1200 microcomputer
Yes	No	Yes	Yes	64	-15	Yes	No	Yes	ROM-less version of TMS1100/1300 microcomputer
Yes	No	Yes	Yes	64	-9	Yes	No	Yes	ROM-less version of TMS1400 microcomputer
Yes	No	Yes	Yes	64	-9	Yes	No	Yes	ROM-less version of TMS2100/2300 microcomputer
Yes	No	Yes	Yes	64	5	Yes	No	Yes	ROM-less version of 1-kbyte CMOS microcomputer
Yes	No	Yes	Yes	64	5	Yes	No	Yes	ROM-less version of 2-kbyte CMOS microcomputer
Yes	No	Yes	Yes	64	-9	Yes	No	Yes	ROM-less microcomputer with sound generator
Yes	No	No	Yes	64	5	Yes	No	Yes	ROM-less evaluator chip for TLCS-43 family
Yes	No	No	Yes	42	5	Yes	No	Yes	Piggyback ROM-less package; emulates TMP4315BP and TMP4320AP
Yes	No	No	Yes	42	5	Yes	No	Yes	ROM-less evaluator chip for TLCS-40A family
Yes	No	No	Yes	40	5	Yes	No	Yes	ROM-less evaluator chip for TLCS-47 family
Yes	No	Yes	Yes	40	5	Yes	Yes	Yes	Provides 13 addressing modes
No	No	Yes	Yes	40	5	Yes	Yes	Yes	Similar to 650X but needs two-phase clock
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	Similar to 851X with 8-bit I/O port and RAM
Yes	No	Yes	Yes	40	5	Yes	Yes	Yes	Totally compatible with NMOS version
No	No	Yes	Yes	40	5	Yes	Yes	Yes	Two-chip set; totally compatible with NMOS version
Yes	No	Yes	Yes	40	5, 12	Yes	Yes	Yes	Usually used with program storage unit
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	Compatible with the MC6800


^aFrame pointer, too.
^bHas 8-bit external buses and 16-bit internal buses.
 The clock is internally divided by 4 or 6, depending on the instruction.
^cDouble-precision 16-bit operations are available.
^dRange in bytes.
^e9980 only.

Microprocessor Special: General-purpose chips

Word size, data/Instruction (bits)	Original source	Processor	Process technology	Direct addressing range (words)	No. of basic instructions	Maximum clock frequency (MHz): Phases	Instruction time, shortest/longest ^a (μs)	TTL compatible	BCD arithmetic	On-chip interrupts: levels	No. of internal general-purpose registers	No. of stack registers
16/16	Texas Instruments	TMS/SBP9900	NMOS/ ^b PL	32 k	69	4/4	2/31	Yes ^d	No	Yes/16	16	RAM
16/16		SBP9900	^b PL	128 k	73	4.4/1	N.a.	Yes	No	Yes/16	16	RAM
16/16		SBP9989	^b PL	32 k	73	4.4/1	1.37/13.6	Yes	Yes	Yes/16	0	RAM
16/16		TMS99105	NMOS	128 k	85	24/1	0.5/7.2	Yes	No	Yes/16	16	RAM
16/16		TMS99110	NMOS	128 k	98	24/1	0.5/7.2	Yes	No	Yes/16	16	RAM
16/16		TMS99120	NMOS	128 k	87	24/1	0.5/7.2	Yes	No	Yes/16	16	RAM
16/16	Western Digital	WD-16	NMOS	64 k	116	3.3/4	2.1/780	Yes	Yes	Yes/16	6	RAM
16/16		Pascal Microengine	NMOS	64 k	150+	3/4	2.4/300 ^e	Yes	Yes	Yes/4	RAM	RAM
16/16	Zilog	Z8001	NMOS	48 M ^k	110+	10/1	0.30/N.a.	Yes	Yes	Yes/1	17	RAM
16/16		Z8002	NMOS	354 k	110+	10/1	0.30/N.a.	Yes	Yes	Yes/1	17	RAM
16/16		Z8003	NMOS	48 M	110+	10/1	0.30/N.a.	Yes	Yes	Yes/1	17	RAM
16/16		Z8004	NMOS	354 k	110+	10/1	0.30/N.a.	Yes	Yes	Yes/1	17	RAM
16/32	Digital Equipment	DCJ11	NMOS	2 M	96	20/1	0.2/N.a.	Yes	No	Yes/4	12	3
32/32	Intel	iAPX 432	NMOS	16 M	221	8/2	1.25/200	Yes	No	No	0	0
32/32	National Semiconductor	NS32032	NMOS	16 M ^k	100+	N.a.	N.a.	Yes	Yes	Yes	8	RAM
80/16	Intel	i8087	NMOS	1 M	68	5	9/100	Yes	Yes	Yes/1	8x80	8x80

Q = quad-in-line package.
N.a. = not available.

^aWith the maximum clock.
^bStandard TTL or MOS circuits will suffice.
^cTTL output and CMOS input.
^dExcept clock lines.
^eString search.
^fAt 5 V, as the supply voltage increases, clock frequency may increase.



We have the truly comprehensive cross-support you need today.

You can increase productivity, reduce capital expenditures and have all the portability you need with our PAS-68 and XDS-86 systems.

Both are available right now on VAX and IBM computer families.

Both have a Pascal language compiler and macro assembler that generate relocatable code; a resolver that links compiled and assembled routines; run time support; and comprehensive user documentation.

XDS-86 additionally features a PL/M-86 language compiler and ICE-86™ debugger support.

XDS-86 produces Intel-compatible object formats, while PAS-68 produces Motorola S-records.

Call and get details on these two off-the-shelf systems that are on the shelf waiting to be delivered to you.



303/449-8087
4885 Riverbend Rd., Boulder, CO 80301

On-chip clock
DMA capability
Specialized memory & I/O circuits available
Prototyping system available
Package size (no. of pins)
Voltages required (V)
Assembly-language development system
High-level languages
Time-sharing cross software

Comments

No	Yes	Yes	Yes	64	5, 12, -5	Yes	Yes	Yes	Emulates 990 minicomputer's instructions
No	Yes	Yes	No	64	5, 12, -5	Yes	Yes	Yes	Enhanced military version of TMS9900
No	Yes	Yes	Yes	64 or 68	1.25	Yes	Yes	Yes	Executes enhanced set of SBP9900's instructions; 30% faster
Yes	Yes	Yes	No	40	5	Yes	Yes	Yes	Has attached processor interface and macrostore address space; instruction set is compatible with TMS9900
Yes	Yes	Yes	No	40	5	Yes	Yes	Yes	Same as 99105 except has single-precision floating-point arithmetic capability
Yes	Yes	Yes	No	40	5	Yes	Yes	Yes	Same as 99105, plus Pascal support functions
No	Yes	Yes	Yes	40	5, 12, -5	Yes	Yes	No	Very similar to DEC LSI-11
No	Yes	Yes	Yes	40	±12, ±5	Yes	Yes	Yes	Five-chip set directly executes Pascal p-code
No	Yes	Yes	Yes	48	5	Yes	Yes	Yes	Address space is divided into segments
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	Nonsegmented version
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	8001 with abort control for virtual memory
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	8002 with abort control for virtual memory
Yes	Yes	Yes	No	60	5	Yes	Yes	Yes	New chips. Two-chip hybrid microprocessor implementation of the PDP-11/70 minicomputer; executes entire PDP-11/70 superset of instructions; compatible with all PDP-11 software.
No	Yes	Yes	Yes	2x64	5	No	Yes	Yes	A 32-bit microprocessor consisting of two VLSI chips: the 43201 and 43202
No	Yes	Yes	Yes	48	5	Yes	Yes	No	Has 32-bit internal and external data buses
No	Yes	Yes	Yes	40	5	Yes	Yes	Yes	Numeric processor; does IEEE floating-point calculations, as well as trig, log, and exponential operations; 100 times faster than software floating-point calculations

^qFrame pointer, too.

^hHas 8-bit external buses and 16-bit internal buses.

The clock is internally divided by 4 or 6, depending on the instruction.

ⁱDouble-precision 16-bit operations are available.

^kRange in bytes.

^l9960 only.

^mNot available.

M-tron is reliability plus

IN CRYSTAL CLOCK OSCILLATORS

- All-metal hermetic packages
- 100% tested
- Wide selection
- Competitive pricing
- On-time delivery

MTO (TTL), MCO (CMOS), MZO (780/8000) and Dual Phase (MIO) models are available with standard electrical, thermal and mechanical specs to meet most every need. Selection assistance and custom specs too. Write for free Brochure M-15.

M-tron also produces a wide range of highly reliable microprocessor crystals. Ask for Brochure M-4.



M-tron


M-tron

A recognized leader in Quality Quartz Crystals.

CIRCLE 45

THE CY360 INTELLIGENT WAVEFORM SYNTHESIZER

offers the most powerful and flexible source of audio and low frequency waveforms. Stored program generation of both standard and user defined outputs.



40 pin,
+5 volt,
simple TTL
interface to any
microcomputer I/O port.
ASCII and Binary programmable.
24 Instructions. \$195 ea (\$75/100)



Cybernetic Micro Systems

P.O. Box 3000, San Gregorio, CA 94074
(415) 726-3000 Telex: 171-135 attn: Cybernetic

CIRCLE 46

Microprocessors: Alternative sources

30

Word size, data instruction (bits)	Model	Original source	Alternative sources ^a
For general-purpose microprocessors			
4/8	COP402	National Semiconductor	Western Digital
4/8	COP402M		Western Digital
4/8	COP404L		Western Digital
8/8	MCS-650X	Commodore	Rockwell, Synertek
8/8	MCS-651X		Rockwell, Synertek
8/8	2-chip FB (3850)	Fairchild	Mostek, Motorola
8/8	8000	General Instrument	AEG-Telefunken, SGS-ATES
8/8	8035 8039	Intel	AMD, Fujitsu, Mitsubishi, National, NEC, Signetics, Toshiba
8/8	8080A		AMD, National, NEC, Siemens, TI, Toshiba
8/8	8085A		AMD, Mitsubishi, NEC, Oki, Siemens, Toshiba
8/8	80C48	Matra-Harris	Harris Semiconductor
8/8	68SC02	Mitel	Eurosil, GTE Microcircuits, MEDL, Plessey
8/8	6800	Motorola	AMI, Fairchild, Fujitsu, Hitachi, Thomson-CSF Sescosem
8/8	6802 6808		AMI, Fairchild, Fujitsu, Hitachi, Thomson-CSF Sescosem
8/8	6809		AMI, Hitachi, Thomson-CSF Sescosem
8/8	NSC900	National Semiconductor	Eurotechnique, Standard Microsystems
8/8	INS8035-11		Intel
8/8	INS8040		Intel
8/8	INS8050		Western Digital
8/8	INS8073		AMD
8/8	CDP1602	RCA	Hughes Solid State
8/8	Z80B, Z80H	Zilog	Mostek, NEC, SGS-ATES, Sharp, Toshiba (CMOS)
8/8	Z8602		Commodore, SGS-ATES, Synertek
8/8	Z8603		Commodore, SGS-ATES, Synertek
8/8	8681		Commodore, SGS-ATES, Synertek
8/16	MC68008	Motorola	EFCIS, Hitachi, Mostek, Philips, Rockwell, Signetics
8/16	8X300	Signetics	AMD
8/16	TMS9995	Texas Instruments	AMI
8/32	NS16008	National Semiconductor	Eurotechnique, Fairchild
12/12	6100	Intersil	Harris Semiconductor
16/16	S99C91	AMI	TI
16/16	iAPX 88/10	Intel (8088)	AMD, Fujitsu, Matra-Harris, Mitsubishi, NEC, Siemens
16/16	iAPX 86/10	(8086)	AMD, Fujitsu, Harris, Matra-Harris, Mitsubishi, NEC, Siemens
16/16	iAPX 186	(80186)	AMD
16/16	iAPX 286	(80286)	AMD, Siemens
16/16	MC68000	Motorola	EFCIS, Hitachi, Mostek, Philips, Rockwell, Signetics
16/18	MC68010		EFCIS, Hitachi, Mostek, Philips, Rockwell, Signetics
16/16	TMS995	Texas Instruments	AMI
16/16	TMS9980 9981		AMI, ITT Intermetall
16/16	TMS/SBP9900		AMI, ITT Intermetall (NMOS only)
16/16	TMS99000 family		AMI, ITT Intermetall
16/16	Z8001	Zilog	AMD, SGS-ATES, Sharp, Toshiba
16/16	Z8002		AMD, SGS-ATES, Sharp, Toshiba
16/16	Z8003		AMD, SGS-ATES, Sharp, Toshiba
16/16	Z8004		AMD, SGS-ATES, Sharp, Toshiba
16/32	NS16016	National Semiconductor	Eurotechnique, Fairchild, Synertek
16/32	NS16032		Eurotechnique, Fairchild, Synertek

For single-chip microcomputers

4/8	COP420	National Semiconductor	Western Digital
4/8	COP421		Western Digital
4/8	TMS1000	Texas Instruments	Motorola ^d
4/8	TMS1200C		Motorola
8/8	8021	Intel	National, NEC, Signetics
8/8	8022		NEC, Signetics
8/8	8041/8741		AMD, Fujitsu, Mitsubishi
8/8	8048/8748		AMD, Fujitsu, Mitsubishi, National, NEC, Signetics, Solid State Scientific, Toshiba
8/8	8049H		AMD, Fujitsu, Mitsubishi, National, NEC, Signetics, Solid State Scientific, Toshiba
8/8	80C49		Fujitsu, Mitsubishi, National, Oki, Toshiba
8/8	8051		AMD, Siemens
8/8	80C51		Intersil, Matra Harris
8/8	MK3870/20	Mostek	Fairchild, Motorola, SGS-ATES, Standard Microsystems
8/8	MK3870/22		Fairchild, Motorola, SGS-ATES, Standard Microsystems
8/8	MK3870/42		Fairchild, Motorola, SGS-ATES, Standard Microsystems
8/8	MC6801/68701	Motorola	Hitachi
8/8	MC6805P2		AMI, Hitachi
8/8	MC6805U2		Hitachi
8/8	MC6805R2		Hitachi
8/8	INS8048-11	National Semiconductor	Intel
8/8	INS8049L		Intel
8/8	INS8050		Intel, Signetics
8/8	80C48		Intel, Oki, Toshiba
8/8	R6500/1	Rockwell	Commodore
8/8	Z8	Zilog	SGS-ATES, Sharp, Synertek
8/12	PIC family	General Instrument	Plessey
16/16	TMS9940E 9940M	Texas Instruments	AMI, ITT Intermetall

For bit-slice processors

4 bits	2901	Advanced Micro Devices	Fairchild, National, NEC, Thomson-CSF/Sescosem
--------	------	------------------------	--

^aAll devices not listed have no alternative sources. ^bBoth an NMOS and a CMOS version. ^cCMOS version. ^dExact CMOS version of PMOS TMS1000.

Single-chip microcomputers: Performance and features

Word size, data/Instruction (bits)	Manufacturer	Device	Process technology	On-chip RAM size (bits)	On-chip ROM/PROM size (bits)	Off-chip memory expansion	No. of basic instructions	Maximum clock frequency (kHz)	On-chip clock	Instruction time, shortest/longest (μ s)	TTL-compatible	BCD arithmetic	On-chip interrupts/levels	No. of substrates
4/8	Fullan	MB8841	NMOS	128x4	2048x8	No	70	2000	Yes	8/6	Yes	Yes	Yes/2	4
4/8		MB8844	NMOS	128x4	2048x8	No	70	2000	Yes	8/6	Yes	Yes	Yes/2	4
4/8		MB8851	CMOS	128x4	2048x8	No	70	2000	Yes	2/4	Yes	Yes	Yes/2	4
4/8		MB8853	CMOS	64x4	1024x8	No	70	2000	Yes	2/4	Yes	Yes	Yes/2	4
4/8		MB88401	NMOS	192x4	4096x8	No	75	2000	Yes	8/6	Yes	Yes	Yes/4	8
4/8		MB88411	NMOS	192x4	4096x8	No	75	2000	Yes	8/6	Yes	Yes	Yes/4	8
4/8		MB88413	NMOS	192x4	2048x8	No	75	2000	Yes	8/6	Yes	Yes	Yes/4	8
4/8		MB88500	CMOS	192x4	4096x8	No	75	2000	Yes	8/6	Yes	Yes	Yes/4	8
4/8		MB88504	CMOS	192x4	4096x8	No	75	2000	Yes	8/6	Yes	Yes	Yes/4	8
4/8		ITT Semiconductors	SAA6000	CMOS	96x4	2268x8	Yes	54	32	Yes	61/122	No	No	No
4/8	Motorola	MC141000	CMOS	64x4	1024x8	No	43	600	Yes	10/10	Yes	Yes	No	1
4/8	National Semiconductor	COP320C	CMOS	64x4	1024x8	Yes	49	500	Yes	15/245	Yes	Yes	No	3
4/8		COP321C	CMOS	64x4	1024x8	Yes	49	500	Yes	15/245	Yes	Yes	No	3
4/8		COP410L	NMOS	32x4	512x8	Yes	40	260	Yes	15/40	Yes	Yes	No	3
4/8		COP411L	NMOS	32x4	512x8	Yes	40	260	Yes	15/40	Yes	Yes	No	3
4/8		COP420	NMOS	64x4	1024x8	Yes	49	2000	Yes	4/8	Yes	Yes	Yes/1	3
4/8		COP420C	CMOS	64x4	1024x8	Yes	49	500	Yes	15/245	Yes	Yes	Yes/1	3
4/8		COP420L	NMOS	64x4	1024x8	Yes	49	260	Yes	15/40	Yes	Yes	Yes/1	3
4/8		COP421	NMOS	64x4	1024x8	Yes	49	2000	Yes	4/10	Yes	Yes	No	3
4/8		COP421C	CMOS	64x4	1024x8	Yes	49	500	Yes	15/245	Yes	Yes	No	3
4/8		COP421L	NMOS	64x4	1024x8	Yes	49	260	Yes	15/40	Yes	Yes	No	3
4/8		COP440	NMOS	160x4	2048x8	Yes	49	1000	Yes	4/10	Yes	Yes	Yes/4	3
4/8		COP444L	NMOS	128x4	2048x8	Yes	49	260	Yes	15/40	Yes	Yes	Yes/1	3
4/8		COP445L	NMOS	128x4	2048x8	Yes	49	260	Yes	15/40	Yes	Yes	Yes/1	3
4/8		COP2440	NMOS	160x4	2048x8	Yes	60	1000	Yes	4/10	Yes	Yes	Yes/4	4
4/8	COP2441	NMOS	160x4	2048x8	Yes	60	1000	Yes	4/10	Yes	Yes	Yes/4	4	
4/8	COP2442	NMOS	160x4	2048x8	Yes	60	1000	Yes	4/10	Yes	Yes	Yes/4	4	
4/8	NEC Electronics	μ PD546	PMOS	96x4	2000x8	No	80	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD547	PMOS	64x4	1000x8	Yes	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD547L	PMOS	64x4	1000x8	Yes	58	180	Yes	11/22	Yes	Yes	Yes/1	2
4/8		μ PD550	PMOS	32x4	640x8	No	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD550L	PMOS	32x4	640x8	No	58	180	Yes	11/22	Yes	Yes	Yes/1	2
4/8		μ PD552	PMOS	64x4	1000x8	No	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD553	PMOS	96x4	2000x8	No	80	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD554	PMOS	32x4	1000x8	No	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD554L	PMOS	32x4	1000x8	No	58	180	Yes	11/22	Yes	Yes	Yes/1	2
4/8		μ PD557L	PMOS	96x4	2000x8	No	80	180	Yes	11/22	Yes	Yes	Yes/1	2
4/8		μ PD650	CMOS	96x4	2000x8	No	80	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD651	CMOS	64x4	1000x8	No	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD652	CMOS	32x4	1000x8	No	58	440	Yes	4.5/9	Yes	Yes	Yes/1	2
4/8		μ PD7501	CMOS	96x4	1024x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2
4/8		μ PD7502	CMOS	128x4	2048x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2
4/8		μ PD7503	CMOS	274x4	4096x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2
4/8		μ PD7506	CMOS	64x4	1024x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2
4/8		μ PD7507	CMOS	128x4	2048x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2
4/8	μ PD7508	CMOS	224x4	4096x8	No	92	200	Yes	6.7/20	Yes	Yes	Yes/2	2	
4/8	μ PD7519	CMOS	256x4	4096x8	No	106	4019	Yes	7.6 N.a	Yes	Yes	Yes/4	2	
4/8	μ PD7520	PMOS	48x4	768x8	No	147	300	Yes	20/40	Yes	No	No	2	
4/8	μ PD7528	CMOS	160x4	4096x8	No	66	500	Yes	4/N.a	Yes	Yes	Yes/3	2	
4/8	Oki	MSM5840HRS	CMOS	128x4	2048x8	Yes	96	4200	Yes	7.6/15.2	Yes	Yes	Yes/2	2
4/8		MSM58421GS	CMOS	40x4	1536x8	No	52	4200	Yes	7.6/15.2	Yes	Yes	No	2
4/8		MSM58422GS	CMOS	40x4	1536x8	No	52	4200	Yes	7.6/15.2	Yes	Yes	No	2

N.a. = not available FP = flat pack

Word size, data/instruction (bits)	Manufacturer	Device	Process technology	On-chip RAM size (bits)	On-chip ROM/ PROM size (bits)	Off-chip memory expansion	No. of basic instructions	Maximum clock frequency (kHz)	On-chip clock	Instruction time, shortest/longest (μ s)	TTL compatible	BCD arithmetic	On-chip interrupts/levels	No. of subroutines
4/8	Ok	MSM5842RS	CMOS	32x4	768x8	No	52	4200	Yes	7.6/15.2	Yes	Yes	No	1
4/8		MSM5845RS	CMOS	64x4	1280x8	No	49	4200	Yes	7.6/15.2	Yes	Yes	Yes/1	2
4/8		MSM6404RS	CMOS	256x4	4096x8	No	91	2000	Yes	2/N.A.	Yes	Yes	Yes/5	3
4/8	Panasonic	MN1400	NMOS	64x4	1024x8	No	75	300	Yes	10/20	Yes	Yes	Yes/1	2
4/8	(Matsushita)	MN1402	NMOS	32x4	768x8	No	57	300	Yes	10/20	Yes	Yes	Yes/1	2
4/8		MN1403	NMOS	16x4	512x8	No	50	300	Yes	10/20	Yes	No	Yes/1	2
4/8		MN1404	NMOS	16x4	512x8	No	48	300	Yes	10/20	Yes	Yes	Yes/1	2
4/8		MN1405	NMOS	128x4	2048x8	No	75	300	Yes	10/20	Yes	Yes	Yes/2	2
4/8		MN1430	PMOS	64x4	1024x8	No	75	200	Yes	15/30	No	Yes	Yes/1	2
4/8		MN1432	PMOS	32x4	768x8	No	57	200	Yes	15/30	No	Yes	Yes/1	2
4/8		MN1435	PMOS	128x4	2048x8	No	75	200	Yes	15/30	No	Yes	Yes/2	2
4/8		MN1450	CMOS	64x4	1024x8	No	75	500	Yes	10/20	Yes	Yes	Yes/1	2
4/8		MN1453	CMOS	16x4	512x8	No	50	500	Yes	10/20	Yes	Yes	Yes/1	2
4/8		MN1454	CMOS	16x4	512x8	No	48	500	Yes	10/20	Yes	Yes	Yes/1	2
4/8		MN1455	CMOS	128x4	2048x8	No	75	500	Yes	10/20	Yes	Yes	Yes/2	2
4/8		MN1541	NMOS	152x4	1536x8	Yes	124	1000	Yes	2/4	Yes	Yes	Yes/4	2
4/8		MN1542	NMOS	152x4	2048x8	Yes	124	1000	Yes	2/4	Yes	Yes	Yes/4	16
4/8		MN1544	NMOS	256x4	4096x8	Yes	124	1000	Yes	2/4	Yes	Yes	Yes/4	16
4/8		MN1562	NMOS	152x4	2048x8	Yes	124	1000	Yes	2/4	Yes	Yes	Yes/4	16
4/8		MN1564	NMOS	256x4	4096x8	Yes	124	1000	Yes	2/4	Yes	Yes	Yes/4	16
4/8		MM76EL	PMOS	48x4	640x8	RAM only	50	100/4	Yes	10/30	Yes	Yes	Yes/1	1
4/8		MM75	PMOS	48x4	670x8	RAM only	50	100/4	Yes	10/40	Yes	Yes	Yes/1	1
4/8	Rockwell	MM78/MM78L	PMOS	128x4	2048x8	RAM only	50	100/4	Yes	10/40	Yes	Yes	Yes/1	2
4/8		MM78LA	PMOS	128x4	2048x8	RAM only	50	100/4	Yes	10/40	Yes	Yes	Yes/1	2
4/8	Texas Instruments	TMS1000	PMOS	64x4	1024x8	No	43	400	Yes	15/60	No	Yes	No	1
4/8	Texas Instruments	TMS1000C	CMOS	64x4	1024x8	No	43	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1004C	CMOS	256x4	1024x8	No	40	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1018	PMOS	64x4	1024x8	No	43	400	Yes	15/60	Yes	Yes	No	N.A.
4/8		TMS1022	PMOS	64x4	1024x8	No	43	400	Yes	15/60	Yes	Yes	No	N.A.
4/8		TMS1070	PMOS	64x4	1024x8	No	43	400	Yes	15/60	No	Yes	No	1
4/8		TMS1070C	CMOS	64x4	1024x8	No	43	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1100	PMOS	128x4	2048x8	No	40	400	Yes	15/60	No	Yes	No	1
4/8		TMS1100C	CMOS	128x4	2048x8	No	40	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1117	PMOS	128x4	2048x8	No	43	400	Yes	15/60	Yes	Yes	No	N.A.
4/8		TMS1121	PMOS	128x4	2048x8	No	42	400	Yes	15/60	Yes	Yes	No	N.A.
4/8		TMS1170	PMOS	128x4	2048x8	No	40	400	Yes	15/60	No	Yes	No	1
4/8		TMS1200	PMOS	64x4	1024x8	No	43	400	Yes	15/60	No	Yes	No	1
4/8		TMS1200C	CMOS	64x4	1024x8	No	43	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1204C	CMOS	256x4	1024x8	No	40	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1270	PMOS	64x4	1024x8	No	43	400	Yes	15/60	No	Yes	No	1
4/8		TMS1270C	CMOS	64x4	1024x8	No	43	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1300	PMOS	128x4	2048x8	No	40	400	Yes	15/60	No	Yes	No	1
4/8		TMS1300C	CMOS	128x4	2048x8	No	40	1000	Yes	6/120	Yes	Yes	No	3
4/8		TMS1370	PMOS	128x4	2048x8	No	40	400	Yes	15/60	No	Yes	No	1
4/8		TMS1400	PMOS	128x4	4096x8	No	41	550	Yes	11/60	No	Yes	No	3
4/8		TMS1470	PMOS	128x4	4096x8	No	41	550	Yes	11/60	No	Yes	No	3
4/8		TMS1600	PMOS	64x4	4096x8	No	41	550	Yes	11/60	No	Yes	No	3
4/8		TMS1670	PMOS	64x4	4096x8	No	41	550	Yes	11/60	No	Yes	No	3
4/8		TMS1700	PMOS	64x4	4096x8	No	43	400	Yes	15/60	No	Yes	No	3
4/8		TMS2100	PMOS	128x4	2048x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2170	PMOS	128x4	2048x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2300	PMOS	128x4	2048x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2370	PMOS	128x4	2048x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2400	PMOS	256x4	4096x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2470	PMOS	256x4	4096x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2600	PMOS	256x4	4096x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS2670	PMOS	256x4	4096x8	No	55	550	Yes	11/60	No	Yes	Yes/1	4
4/8		TMS3132	PMOS	128x4	2048x8	No	53	500	Yes	12/60	No	Yes	Yes/1	3
8		TMS3240	NMOS	128x4	2048x8	No	73	5000	Yes	1.2/6	Yes	Yes	No	5
4/8	Toshiba	TMP4310AP	NMOS	48x4	1024x8	No	35	500	Yes	4/8	Yes	No	Yes/1	4

N.A. = not applicable
 *TTL output but CMOS input. ^bProgram. ^cPatterns

This table summarizes both existing single-chip microcomputers and those that have been introduced since last year's update (ELECTRONIC DESIGN, Nov. 26, 1981, p. 122). Special features are flagged under "Comments." The data pages, which begin on p. 147 of this issue, offer more information about the new

entries. The microcomputers are arranged first by word size and then alphabetically by manufacturer. For more information from the makers, circle the appropriate reader service numbers given in the table starting on p. 157.

General-purpose internal registers	No. of I/O lines	Additional special support circuits	Package size (no. of DIP pins)	Voltages required (V)	Prototyping system available	Assembly-language programming system	High-level-language programming system	Time-sharing cross software	Comments
RAM	32	No	42	5	Yes	Yes	No	No	Has 2 kbytes of ROM
RAM	23	No	28	5	Yes	Yes	No	No	Has 2 kbytes of ROM
RAM	37	No	42	5	Yes	Yes	Yes	Yes	Has 8-bit counter-timer and serial I/O port
RAM	37	No	42	5	Yes	Yes	Yes	Yes	Version of 8851 with smaller RAM and ROM
RAM	36	No	42	5	Yes	Yes	No	No	Has 4 kbytes of ROM, upwardly compatible with 8841 family
RAM	33	No	42	5	Yes	Yes	No	No	Has a-d converter, 4 kbytes of ROM
RAM	33	No	42	5	Yes	Yes	No	No	Has a-d converter, 2 kbytes of ROM
RAM	36	No	42	5	Yes	Yes	No	No	Upwardly compatible with 8851 family; has 4 kbytes of ROM
RAM	36	No	42	5	Yes	Yes	No	No	Has 4 kbits of ROM, LCD driver
RAM	51	Yes	60	3	Yes	Yes	No	Yes	New chip, LCD driver dissipates 45 μW on standby 135 μW when active
2+RAM	23	Yes	28	3 to 6	Yes	Yes	No	Yes	Exact CMOS equivalent of TMS1000 not the enhanced TMS1000C; MC141200 also available
RAM	23	Yes	28	2.4 to 6	Yes	Yes	No	Yes	Extended temperature version (-40° to +85°C) of 420C
RAM	19	Yes	24	2.4 to 6	Yes	Yes	No	Yes	Extended temperature version (-40° to +88°C) of 421C
RAM	19	Yes	24	4.5 to 9.5	Yes	Yes	No	Yes	All COP processors include serial I/O and event-counting capability. Major differences between models include the I/O arrangements: input only, bidirectional, output only, etc. I/O options include LED direct segment drive, LED direct digit drive, three-state push-pull, push-pull, open drain, and standard (active device to ground and a pull-up to V _{CC})
RAM	16	Yes	20	4.5 to 9.5	Yes	Yes	No	Yes	
RAM	23	Yes	28	4.5 to 6.3	Yes	Yes	No	Yes	
RAM	23	Yes	28	2.4 to 6.3	Yes	Yes	No	Yes	
RAM	23	Yes	28	4.5 to 9.5	Yes	Yes	No	Yes	
RAM	19	Yes	24	4.5 to 6.3	Yes	Yes	No	Yes	
RAM	19	Yes	24	2.4 to 6.3	Yes	Yes	No	Yes	
RAM	19	Yes	24	4.5 to 9.5	Yes	Yes	No	Yes	
RAM	35	Yes	40	4.5 to 6.3	Yes	Yes	No	Yes	
RAM	23	Yes	28	4.5 to 9.5	Yes	Yes	No	Yes	
RAM	19	Yes	24	4.5 to 6.3	Yes	Yes	No	Yes	
RAM	35	No	42	-10	Yes	Yes	No	Yes	Reduced I/O version of COP444L; narrower voltage range (4.5 to 6.3 V) also available
RAM	35	No	42	-10	Yes	Yes	No	Yes	Each chip has two CPUs that share RAM and ROM. On the chips are a programmable counter, zero-crossing detector, and serial I/O port
RAM	35	No	42	-8	Yes	Yes	No	Yes	
RAM	21	No	28	-10	Yes	Yes	No	Yes	Has TTL-compatible I/O lines
RAM	21	No	28	-8	Yes	Yes	No	Yes	Has TTL-compatible I/O lines
RAM	21	No	28	-10	Yes	Yes	No	Yes	Low-power version of 547 (half the current)
RAM	21	No	28	-8	Yes	Yes	No	Yes	I/O handles -35-V vacuum fluorescent drive
RAM	21	No	28	-10	Yes	Yes	No	Yes	Low-power version of 550 (half the current)
RAM	21	No	28	-8	Yes	Yes	No	Yes	I/O handles -35-V vacuum fluorescent drive
RAM	21	No	28	-10	Yes	Yes	No	Yes	I/O handles -35-V vacuum fluorescent drive
RAM	21	No	28	-8	Yes	Yes	No	Yes	Low-power version of 554 (half the current consumption)
RAM	35	No	42	5	Yes	Yes	No	Yes	Reduced I/O and low-power version of 553
RAM	35	No	42	+5	Yes	Yes	No	Yes	CMOS version of 546 (4% of the power dissipation)
RAM	21	No	42	+5	Yes	Yes	No	Yes	CMOS version of 547 (4% of the power dissipation)
RAM	21	No	42	+5	Yes	Yes	No	Yes	CMOS version of 550 (5% of the power dissipation)
4+RAM	24	Yes	64FP	5	Yes	Yes	No	Yes	All have on-chip controller-drivers for LCD
4+RAM	23	Yes	64FP	5	Yes	Yes	No	Yes	
4+RAM	23	Yes	64FP	5	Yes	Yes	No	Yes	
4+RAM	22	Yes	28	5	Yes	Yes	No	Yes	Do not include LCD controller-drivers
4+RAM	32	Yes	40	5	Yes	Yes	No	Yes	
4+RAM	32	Yes	40	5	Yes	Yes	No	Yes	
4+RAM	58	Yes	640	5, -35	Yes	Yes	No	No	Has programmable vacuum fluorescent driver
4+RAM	24	Yes	28	-6 to -10	Yes	Yes	No	Yes	Output ports designed for LED driving; built-in programmable display controller
4+RAM	35	Yes	42	5	Yes	Yes	No	No	Outputs can drive -35-V vacuum fluorescent displays
4+RAM	30	Yes	42	3 to 6	Yes	Yes	No	Yes	Includes 8-bit timer-counter; ROM-less evaluation chip available
4+RAM	53	Yes	60FP	3 to 6	Yes	Yes	No	Yes	Includes 12-bit timer-counter and LCD direct-drive outputs
4+RAM	53	Yes	60FP	3 to 6	Yes	Yes	No	Yes	Includes 12-bit timer-counter and LCD direct-drive outputs

General-purpose Internal registers	No. of I/O lines	Additional special support circuits	Package size (no. of DIP pins)	Voltages required (V)	Prototyping system available	Assembly-language programming system	High-level-language programming system	Time-sharing cross software	Comments
1+RAM	21	Yes	28	3 to 6	Yes	Yes	No	Yes	Includes 8-bit timer-counter
1+RAM	30	Yes	42	3 to 6	Yes	Yes	No	Yes	Includes 8-bit timer-counter
RAM	32	Yes	42	4.5 to 5.5	Yes	Yes	No	Yes	Includes an 8-bit and a 12-bit timer-counter
2+RAM	34	No	40	5	No	Yes	Yes	Yes	Complete all-in-one controller
RAM	19	No	28	5	No	Yes	Yes	Yes	Smaller I/O version of 1400
RAM	13	Yes	18	5	Yes	Yes	No	Yes	
RAM	10	Yes	16	5	Yes	Yes	No	Yes	
2+RAM	34	No	40	5	Yes	Yes	No	Yes	
2+RAM	34	No	40	-15	Yes	Yes	No	Yes	
RAM	19	No	28	-15	Yes	Yes	No	Yes	
2+RAM	34	No	40	-15	Yes	Yes	No	Yes	
2+RAM	34	Yes	40	4.25 to 6	Yes	Yes	No	Yes	
RAM	13	Yes	18	4.25 to 6	Yes	Yes	No	Yes	
RAM	10	Yes	16	4.25 to 6	Yes	Yes	No	Yes	
2+RAM	34	Yes	40	4.25 to 6	Yes	Yes	No	Yes	CMOS version of 1405/1435
4+RAM	24	Yes	40	5	Yes	Yes	No	Yes	
4+RAM	24	Yes	40	5	Yes	Yes	No	Yes	
4+RAM	24	Yes	40	5	Yes	Yes	No	Yes	
4+RAM	48	Yes	64	5	Yes	Yes	No	Yes	
4+RAM	48	Yes	64	5	Yes	Yes	No	Yes	
1+RAM	31	Yes	42	-15/+5, -10	Yes	Yes	No	Yes	Expanded ROM version
1+RAM	22	Yes	28	-15/+5, -10	Yes	Yes	No	Yes	Reduced I/O version of MM76EL
2+RAM	31	Yes	42	-15/+5, -10	Yes	Yes	No	Yes	
2+RAM	31	Yes	42	-15/+5, -10	Yes	Yes	No	Yes	Similar to MM78L but can drive LED or 14-segment vacuum fluorescent displays; offers tone generator and push-pull speaker drive outputs
2+RAM	23	Yes	28	-9 or -15	Yes	Yes	No	Yes	Two versions available, one for -9-V operation the other for -15-V operation
2+RAM	22	Yes	28	3 to 6	Yes	Yes	No	Yes	Enhanced CMOS version of TMS1000
2+RAM	22	Yes	28	3 to 6	Yes	Yes	No	Yes	Expanded RAM version of TMS1000C
N.a.	N.a.	N.a.	28	-15	N.a.	N.a.	N.a.	N.a.	Dedicated number cruncher
N.a.	N.a.	N.a.	28	-15	N.a.	N.a.	N.a.	N.a.	Dedicated CB PLL controller
2+RAM	23	Yes	28	-9 or -15	Yes	Yes	No	Yes	Vacuum fluorescent drive (-35 V) capability on outputs, otherwise same as TMS1000
2+RAM	22	Yes	28	3 to 6	Yes	Yes	No	Yes	Vacuum fluorescent drive (-35 V) capability on outputs, otherwise same as TMS1000
2+RAM	23	Yes	28	-9 or -15	Yes	Yes	No	Yes	Double memory version of TMS1000
2+RAM	22	Yes	28	3 to 6	Yes	Yes	No	Yes	CMOS version of TMS1100
N.a.	N.a.	N.a.	28	-15	N.a.	N.a.	N.a.	N.a.	Dedicated microwave oven controller
N.a.	N.a.	N.a.	40	-9 or 15	N.a.	N.a.	N.a.	N.a.	Dedicated appliance timer-controller
2+RAM	23	Yes	28	-9 or -15	Yes	Yes	No	Yes	Vacuum fluorescent drive version of TMS1100
2+RAM	25	Yes	40	-9 or -15	Yes	Yes	No	Yes	Expanded I/O version of TMS1000
2+RAM	32	Yes	40	3 to 6	Yes	Yes	No	Yes	Expanded I/O version of TMS1000C
2+RAM	32	Yes	40	3 to 6	Yes	Yes	No	Yes	Expanded I/O version of TMS1004C
2+RAM	27	Yes	40	-9 or -15	Yes	Yes	No	Yes	Expanded I/O version of TMS1070 with vacuum fluorescent drive
2+RAM	32	Yes	40	3 to 6	Yes	Yes	No	Yes	Expanded I/O version of TMS1070C with vacuum fluorescent drive
2+RAM	25	Yes	40	-9 or -15	Yes	Yes	No	Yes	Expanded I/O version of TMS1100
2+RAM	28	Yes	40	3 to 6	Yes	Yes	No	Yes	Expanded I/O version of TMS1100C
2+RAM	27	Yes	40	-9 or -15	Yes	Yes	No	Yes	Expanded I/O version of TMS1170 with vacuum fluorescent drive
2+RAM	23	Yes	28	-9 or -15	Yes	Yes	No	Yes	Expanded memory version of TMS1100
2+RAM	22	Yes	28	-9 or -15	Yes	Yes	No	Yes	Vacuum fluorescent drive version of TMS1400
2+RAM	32	Yes	40	-9 or -15	Yes	Yes	No	Yes	Enhanced I/O version of TMS1400
2+RAM	32	Yes	40	-9 or -15	Yes	Yes	No	Yes	Vacuum fluorescent drive version of TMS1600
2+RAM	21	Yes	28	-9 or -15	Yes	Yes	No	Yes	Reduced ROM and I/O version of TMS1000
2+RAM	20	Yes	28	-9	Yes	Yes	No	Yes	Includes 8-bit a-d converter, interval timer, zero-crossing detector; handles up to -15 V on outputs
2+RAM	19	Yes	28	-9	Yes	Yes	No	Yes	Same as 2100 but one less I/O line and handles up to -35 V on outputs
2+RAM	33	Yes	40	-9	Yes	Yes	No	Yes	Expanded 2100 with timer-event counter and two a-d input channels
2+RAM	32	Yes	40	-9	Yes	Yes	No	Yes	Same as 2300 but one less I/O line and handles up to -35 V on outputs
2+RAM	20	Yes	28	-9	Yes	Yes	No	Yes	Expanded RAM/ROM version of 2100
2+RAM	19	Yes	28	-9	Yes	Yes	No	Yes	Same as 2400 but one less I/O line and handles up to -35 V on outputs
2+RAM	33	Yes	40	-9	Yes	Yes	No	Yes	Version of TMS2400 with expanded I/O and 4 a-d channels
2+RAM	32	Yes	40	-9	Yes	Yes	No	Yes	Same as 2600 but one less I/O line and handles up to -35 V on outputs
2+RAM	23	Yes	28	-9	Yes	Yes	No	Yes	Has on-chip complex-sound generator
10+RAM	30	Yes	40	5	Yes	Yes	No	Yes	Available in 28- or 40-pin package
RAM	22	No	28	5	Yes	Yes	No	Yes	

Microprocessor Special: Single-chip μ Cs

Word size, data/instruction (bits)	Manufacturer	Device	Process technology	On-chip RAM size (bits)	On-chip ROM/PROM size (bits)	Off-chip memory expansion	No. of basic instructions	Maximum clock frequency (kHz)	On-chip clock	Instruction time, shortest/longest (μ s)	TTL-compatible	BCD arithmetic	On-chip interrupts/levels	No. of addressing
4/8	Toshiba	TMP4310PLL	NMOS	48x4	1024x8	No	35	200	Yes	10/20	Yes	No	Yes/1	
4/8		TMP4315BP	NMOS	64x4	1536x8	No	35	500	Yes	4/8	Yes	No	Yes/1	
4/8		TMP4320AP	NMOS	128x4	2048x8	No	35	500	Yes	4/8	Yes	No	Yes/1	
4/8		TMP4320APLL	NMOS	128x4	2048x8	No	35	200	Yes	10/20	Yes	No	Yes/1	
4/8		TMP4321AP	NMOS	128x4	2048x8	No	35	500	Yes	4/8	Yes	No	Yes/1	
4/8		TCP4620BP	CMOS	96x4	2048x8	No	52	400	Yes	10/20	Yes ^a	No	Yes/1	
4/8		TCP4621AP	CMOS	96x4	2048x8	No	52	4200	Yes	10/20	Yes ^a	No	Yes/1	
4/8		TCP4630AP	CMOS	160x4	3072x8	No	52	4200	Yes	10/20	Yes ^a	No	Yes/1	
4/8		TCP4632BF	CMOS	160x4	3072x8	No	52	400	Yes	10/20	Yes ^a	No	Yes/1	
4/8		TMP47C20P	CMOS	128x4	2048x8	No	90	4200	Yes	4/8	Yes	No	Yes/6	
4/8		TMP47C22F	CMOS	192x4	2048x8	No	90	4200	Yes	4/8	Yes	No	Yes/6	
4/8		TMP4720P	NMOS	128x4	2048x8	No	90	5000	Yes	2/4	Yes	No	Yes/6	
4/8		TMP4740P	NMOS	256x4	4096x8	No	90	5000	Yes	2/4	Yes	No	Yes/6	
4/8		TMP47C40P	CMOS	256x4	4096x8	No	90	4200	Yes	4/8	Yes	No	Yes/6	
4/9	Applied Microcircuits	AMCC1259	CMOS	32x4	PLA—136 steps	Yes	8	32,768	Yes	30/60	No	No	No	
4/10	Hitachi	HMCS42	PMOS	32x4	512x10 ^b 32x10 ^c	No	51	500	Yes	10/20	No	Yes	No	
4/10		HMCS42C	CMOS	32x4	512x10 ^b 32x10 ^c	No	51	500	Yes	10/20	Yes	Yes	No	
4/10		HMCS43	PMOS	80x4	1024x10 ^b 64x10	No	71	500	Yes	10/20	No	Yes	Yes/2	
4/10		HMCS43C	CMOS	80x4	1024x10 ^b 64x10 ^c	No	71	500	Yes	10/20	Yes	Yes	Yes/2	
4/10		HMCS44A	PMOS	160x4	2048x10 ^b 128x10 ^c	No	71	500	Yes	10/20	No	Yes	Yes/2	
4/10		HMCS44C	CMOS	160x4	2048x10 ^b 128x10 ^c	No	71	500	Yes	10/20	Yes	Yes	Yes/2	
4/10		HMCS45A	PMOS	160x4	2048x10 ^b 128x10 ^c	No	71	500	Yes	10/20	No	Yes	Yes/2	
4/10		HMCS45C	CMOS	160x4	2048x10 ^b 128x10 ^c	No	71	500	Yes	10/20	Yes	Yes	Yes/2	
4/10		HMCS46C	CMOS	160x4	4096x10	No	71	500	Yes	10/20	Yes	Yes	Yes/2	
4/10		HMCS47C	CMOS	160x4	4096x10	No	71	500	Yes	10/20	Yes	Yes	Yes/2	
4/10		HD44790 (LCD III)	CMOS	128x4 ^d 32x4 ^e	2048x10 ^b 128x10 ^c	No	71	500	Yes	10	Yes	Yes	Yes/2	
4/10	NEC Electronics	μ PD548	PMOS	96x4	1920x10	Yes	72	200	No	10/20	Yes	Yes	Yes/2	
4/10	Western Digital	1872	PMOS	32x4	512x10	No	37	150	Yes	6.25/12.5	Yes	Yes	Yes/1	
8/8		F38C70-2	CMOS	64x8	2048x8	Yes	78	4000	Yes	2/13	Yes	Yes	Yes/2	
8/8	Fairchild	F38E70-2	NMOS	64x8	2048x8	No	76	4000	Yes	1/6.5	Yes	Yes	Yes/2	
8/8	Fujitsu	MBL6801	NMOS	128x8	2048x8	Yes	82	1000	Yes	2/12	Yes	Yes	Yes/1	
8/8		MBL6801W	NMOS	192x8	4096x8	Yes	82	1000	Yes	2/12	Yes	Yes	Yes/1	
8/8		MBL8049	NMOS	128x8	2048x8	Yes	96	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	
8/8		MBL80C49	CMOS	128x8	2048x8	Yes	96	6000	Yes	1.4/2.8	Yes	Yes	Yes/1	
8/8	GTE Microcircuits	G65SC150	CMOS	64x8	2048x8	Yes	64	2000	Yes	1.8/3.5	Yes	Yes	Yes/2	
8/8		HD6301V	CMOS	128x8	4096x8	Yes	88	8000	Yes	2/12	Yes	Yes	Yes/2	
8/8		HD63L05F	CMOS	96x8	3772x8	No	61	4000	Yes	2/4	Yes	Yes	Yes/2	
8/8	Hitachi	HD6801S	NMOS	128x8	2048x8	Yes	82	5000	Yes	2/12	Yes	Yes	Yes/2	
8/8		HD6801V	NMOS	128x8	4096x8	Yes	82	5000	Yes	2/12	Yes	Yes	Yes/2	
8/8		HD6805S	NMOS	64x8	1100x8	No	61	4000	Yes	2/4	Yes	Yes	Yes/1	
8/8		HD6805U	NMOS	96x8	2056x8	No	61	4000	Yes	2/4	Yes	Yes	Yes/1	
8/8		HD6805V	NMOS	96x8	3848x8	No	61	4000	Yes	2/4	Yes	Yes	Yes/1	
8/8		HD6805W	NMOS	96x8	3848x8	No	61	4000	Yes	2/4	Yes	Yes	Yes/2	
8/8	Intel	8020H	NMOS	64x8	1024x8	No	65	3580	Yes	8.4/16.8	Yes	Yes	No	
8/8		8021H	NMOS	64x8	1024x8	No	70	3580	Yes	8.4/16.8	Yes	Yes	No	
8/8		8022	NMOS	64x8	2048x8	No	70	3580	Yes	8.4/16.8	Yes	Yes	Yes/1	
8/8		8048H/8748	NMOS	64x8	1024x8	Yes	90	8000	Yes	1.9/3.8	Yes	Yes	Yes/1	
8/8		80C48	CMOS	64x8	1024x8	Yes	90	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	
8/8		8049H/8749H	NMOS	128x8	2048x8	Yes	90	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	
8/8		80C49	CMOS	128x8	2048x8	Yes	90	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	
8/8		8051/8751	NMOS	128x8	4096x8	Yes	111	12,000	Yes	1/4	Yes	Yes	Yes/2	
8/8		80C51	CMOS	128x8	4096x8	Yes	111	12,000	Yes	1/4	Yes	Yes	Yes/2	
8/8		8041/8741	NMOS	64x8	1024x8	Yes	80	6000	Yes	2.5/5	Yes	Yes	Yes/1	
8/8	Motorola	HM-8048H	NMOS	64x8	1024x8	Yes	96	8000	Yes	1.9/3.8	Yes	Yes	Yes/1	
8/8		HM80C48	CMOS	64x8	1024x8	Yes	87	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	

^aTTL output but CMOS input. ^bProgram ^cPattern ^dData ^eDisplay

General-purpose internal registers	No. of I/O lines	Additional special support circuits	Package size (no. of DIP pins)	Voltages required (V)	Prototyping system available	Assembly-language programming system	High-level-language programming system	Time-sharing cross software	Comments
RAM	35	No	42	5.5	Yes	Yes	No	Yes	Low-power version of TMP4310AP
RAM	35	No	42	5	Yes	Yes	No	Yes	
RAM	35	No	42	5	Yes	Yes	No	Yes	
RAM	35	No	42	5.5	Yes	Yes	No	Yes	Low-power version of TMP4320AP
RAM	35	No	42	5	Yes	Yes	No	Yes	Has internal time-base counter capability
RAM	34	No	42	5	Yes	Yes	No	Yes	
RAM	34	No	42	5	Yes	Yes	No	Yes	Vacuum fluorescent driver for up to 6 digits
RAM	34	No	42	5	Yes	Yes	No	Yes	
RAM	29	No	67FP	5	Yes	Yes	No	Yes	LCD driver for up to 12 digits
RAM	35	No	42	5	Yes	Yes	No	Yes	
RAM	27	No	67FP	5	Yes	Yes	No	Yes	
RAM	35	No	42	5	Yes	Yes	No	Yes	All processors in the 47 family are software-compatible. They include two channels of 12-bit timer-event counter and serial I/O. The TMP47C22F includes an LCD driver
RAM	35	No	42	5	Yes	Yes	No	Yes	
RAM	35	No	42	5	Yes	Yes	No	Yes	
RAM	54	No	None	1.5	No	No	No	No	Uses two PLAs for microprogram and display-mode controls; includes direct LCD drive on 48 lines
RAM	22	No	28	-10	Yes	Yes	No	Yes	Has high-voltage I/O port (50 V)
RAM	22	No	28	5	Yes	Yes	No	Yes	CMOS version of HMCS42
RAM	32	No	42	-10	Yes	Yes	No	Yes	Has on-chip timer-counter and high-voltage I/O port (50 V)
RAM	32	No	42	5	Yes	Yes	No	Yes	CMOS version of HMCS43
RAM	32	No	42	-10	Yes	Yes	No	Yes	Expanded ROM version of HMCS 43
RAM	32	No	42	5	Yes	Yes	No	Yes	CMOS version of HMCS44A
RAM	44	No	54FP	-10	Yes	Yes	No	Yes	Expanded I/O version of HMCS44A
RAM	44	No	54FP	5	Yes	Yes	No	Yes	CMOS version of HMCS45A
RAM	32	No	42	5	Yes	Yes	No	Yes	Expanded ROM version of HMCS44C
RAM	44	No	54FP	5	Yes	Yes	No	Yes	Expanded I/O version of HMCS46C
RAM	32 ^a	Yes	80FP	5	Yes	Yes	No	Yes	Directly drives seven-segment LCDs; has counter-timer on chip
RAM	35	No	42	-10	Yes	Yes	No	Yes	Well suited for POS and ECR applications
RAM	27	No	40	12	Yes	Yes	Yes	Yes	RAM holds BCD numbers
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of F3870-2
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	EPROM version of 3870
RAM	31	Yes	40	5	Yes	Yes	Yes	Yes	Compatible with the MC6801
RAM	31	Yes	40	5	Yes	Yes	Yes	Yes	Extended architecture version of 6801
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	Compatible with the 8049
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8049; 80C39 and 82C43 also available
RAM	27	Yes	68	5	Yes	Yes	Yes	Yes	Has on-board sine-wave generator
RAM	29	Yes	40	5	Yes	Yes	No	No	CMOS version of HD6801V
RAM	20	No	60FP	3	Yes	Yes	No	No	Driven by 3-V single power supply; has on-chip a-d converter and LCD driver
RAM	29	Yes	40	5	Yes	Yes	No	No	Has on-chip 16-bit timer and UART
RAM	29	Yes	40	5	Yes	Yes	No	No	Expanded ROM version of HD6801S
RAM	20	Yes	28	5	Yes	Yes	No	No	Has on-chip timer
RAM	32	Yes	40	5	Yes	Yes	No	No	Expanded ROM and I/O version of HD6805S
RAM	32	Yes	40	5	Yes	Yes	No	No	Expanded ROM version of HD6805U
RAM	29	No	40	5	Yes	Yes	No	No	Adds a-d converter to HD6805V
16	13	No	20	5	Yes	Yes	No	Yes	Small package-size version of 8020
16	21	No	28	5	Yes	Yes	No	Yes	Subset of 8048H
16	27	No	40	5	Yes	Yes	No	Yes	Contains on-chip a-d converter
16	27	Yes	40	5	Yes	Yes	No	Yes	8748 has EPROM
16	27	Yes	40	5	Yes	Yes	No	Yes	CMOS version of the 8048
16	27	Yes	40	5	Yes	Yes	No	Yes	Enlarged memory version of 8048H
16	27	Yes	40	5	Yes	Yes	No	Yes	CMOS version of 8049
32	32	Yes	40	5	Yes	Yes	Yes	Yes	Has two 16-bit timer-counters, serial channel; 8751 is EPROM version
32	32	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8051
16	18	Yes	40	5	Yes	Yes	No	Yes	8041 has ROM, 8741 has EPROM
16	27	Yes	40	5	Yes	Yes	No	Yes	
16	27	Yes	40	5	Yes	Yes	No	Yes	CMOS version of 8048H

Microprocessor Special: Single-chip μ Cs

Word size, data/instruction (bits)	Manufacturer	Device	Process technology	On-chip RAM size (bits)	On-chip ROM/PROM size (bits)	Off-chip memory expansion	No. of basic instructions	Maximum clock frequency (kHz)	On-chip clock	Instruction time, shortest/longest (μ s)	TTL compatible	BCD arithmetic	On-chip interrupts/levels	No. of packages
8/8	Matra-Harris	HM-8051H	NMOS	128x8	4096x8	Yes	111	12,000	Yes	1/4	Yes	Yes	Yes/2	RAA
8/8	Mitsubishi	M5M80C49	CMOS	128x8	2048x8	Yes	97	6000	Yes	2.5/5	No	Yes	Yes/1	RAA
8/8		M5M8050H	NMOS	256x8	4096x8	Yes	96	11,000	Yes	1.36/2.73	Yes	Yes	Yes/1	RAA
8/8	Mostek	MK2870/10	NMOS	64x8	1024x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3870/10	NMOS	—	1024x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3870/20	NMOS	64x8	2048x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3870/22	NMOS	128x8	2048x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3870/40	NMOS	64x8	4032x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3870/42	NMOS	128x8	4032x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/2	RAA
8/8		MK3873/20	NMOS	64x8	2048x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/4	RAA
8/8		MK3873/22	NMOS	128x8	2048x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/4	RAA
8/8		MK3875/22	NMOS	128x8	2048x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/4	RAA
8/8		MK3875/42	NMOS	128x8	4096x8	No	70+	4000	Yes	2/13	Yes	Yes	Yes/4	RAA
8/8	Motorola	MC6801/68701	NMOS	128x8	2048x8	Yes	82	3580	Yes	2/12	Yes	Yes	Yes/1	RAA
8/8		MC6801U4/701U4	NMOS	192x8	4096x8	Yes	82	3580	Yes	2/12	Yes	Yes	Yes/1	RAA
8/8		MC6805P2	HMOS	64x8	1100x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC6805R2	HMOS	64x8	2048x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC6805R3	HMOS	112x8	3776x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC6805T2	HMOS	64x8	2500x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC6805U2	HMOS	64x8	2048x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC68705P3	HMOS	112x8	1804x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC68705R3	HMOS	112x8	3776x8	Yes	Yes	1000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC68705U3	HMOS	112x8	3776x8	Yes	59	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC146805G2	CMOS	112x8	2048x8	Yes	61	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		MC1468705G2	CMOS	112x8	2048x8	Yes	81	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		INS8050	NMOS	256x8	4096x8	Yes	96	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	RAA
8/8		INS8072	NMOS	64x8	2560x8	Yes	74	4000	Yes	3/1000	Yes	Yes	Yes/2	RAA
8/8	National Semiconductor	NS80C48	CMOS	64x8	1024x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		NS80CX48	CMOS	64x8	1024x8	Yes	97	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		NS80CX49	CMOS	128x8	2048x8	Yes	97	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		NS87PC48	CMOS	64x8	See Comments	Yes	97	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		NS87P50	NMOS	256x8	See Comments	Yes	96	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	RAA
8/8	NEC Electronics	μ PD7801	NMOS	128x8	4096x8	Yes	125	1000	Yes	2/4	Yes	Yes	Yes/5	RAA
8/8		μ PD7802	NMOS	128x8	6144x8	Yes	140	1000	Yes	2/4	Yes	Yes	Yes/5	RAA
8/8		μ PD7811	NMOS	128x8	4096x8	Yes	160	1000	Yes	2/4	Yes	Yes	Yes/5	RAA
8/8		μ PD78C06	CMOS	128x8	4096x8	Yes	101	4000	Yes	6/12	Yes	Yes	Yes/5	RAA
8/8		μ PD80C49	CMOS	64x8	1024x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		μ PD80C48	CMOS	128x8	2048x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8	Philips	MAB8400	HMOS	128x8	None	Yes	87	6000	Yes	5/10	Yes	Yes	Yes/1	RAA
8/8		MAB8410	HMOS	64x8	1024x8	No	87	6000	Yes	5/10	Yes	Yes	Yes/1	RAA
8/8		MAB8420	HMOS	64x8	2048x8	No	87	6000	Yes	5/10	Yes	Yes	Yes/1	RAA
8/8		MAB8440	HMOS	128x8	4096x8	No	87	6000	Yes	5/10	Yes	Yes	Yes/1	RAA
8/8	Plessey	MV68SC02	iso-CMOS	128x8	Yes	72	500	Yes	8/16	Yes	Yes	Yes/1	RAA	
8/8	Oki	MSM80C48RS	CMOS	64x8	1024x8	Yes	111	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	RAA
8/8		MSM80C49RS	CMOS	128x8	2048x8	Yes	111	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	RAA
8/8	RCA	CDP1804C	CMOS	64x8	2048x8	Yes	123	5000	Yes	3.2/4.8	Yes	Yes	Yes/1	RAA
8/8		CDP6805F2	CMOS	64x8	1089x8	No	61	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8		CDP6805G2	CMOS	112x8	2106x8	No	61	5000	Yes	2/4	Yes	Yes	Yes/1	RAA
8/8	Rockwell	R6500/1	NMOS	64x8	2048x8	Yes	56	2000	Yes	1/3.5	Yes	Yes	Yes/1	RAA
8/8	Signetics/Philips	MAB8021	NMOS	64x8	1024x8	No	70	3580	Yes	8.4/16.8	Yes	Yes	No	RAA
8/8		MAB8041A	NMOS	64x8	1024x8	Yes	90	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		MAB8048H	HMOS	64x8	1024x8	Yes	90	8000	Yes	1.9/3.8	Yes	Yes	Yes/1	RAA
8/8		MAB8049H	HMOS	128x8	2048x8	Yes	90	11,000	Yes	1.4/2.8	Yes	Yes	Yes/1	RAA
8/8	Siemens	SAB8021	NMOS	64x8	1024x8	No	70	3580	Yes	8.4/16.8	Yes	Yes	No	RAA
8/8		SAB8048	NMOS	64x8	1024x8	Yes	90	6000	Yes	2.5/5	Yes	Yes	Yes/1	RAA
8/8		SAB8051	NMOS	128x8	4096x8	Yes	111	12,000	Yes	1/4	Yes	Yes	Yes/2	RAA
8/8		SAB80210	NMOS	64x8	2048x8	No	65	3580	Yes	8.4/16.8	Yes	Yes	No	RAA
8/8		SAB80212	NMOS	40x8	1024x8	No	66	3580	Yes	8.4/16.8	Yes	Yes	No	RAA
8/8		SAB80215	NMOS	128x8	2048x8	No	63	3580	Yes	8.4/16.8	Yes	Yes	No	RAA

FP = flat pack. Q = quad-in-line package.

1, bits externally, 16 bits internally.

General-purpose internal registers	No. of I/O lines	Additional special support circuits	Package size (no. of DIP pins)	Voltages required (V)	Prototyping system available	Assembly-language programming system	High-level-language programming system	Time-sharing cross software	Comments
32	32	Yes	40	5	Yes	Yes	Yes	Yes	Has on-chip UART and two 16-bit counters
RAM	27	Yes	40	5	Yes	Yes	Yes	—	CMOS version of 8049
RAM	27	Yes	40	5	Yes	Yes	Yes	—	Enlarged version of 8049
RAM	20	Yes	28	5	Yes	Yes	No	Yes	28-pin version of the 3870; otherwise identical
RAM	32	Yes	40	5	Yes	Yes	No	Yes	All devices in the MK3870 family use an improved architecture that divides internal RAM into 64 bytes of scratchpad registers and either 0 or 64 additional bytes of executable RAM; all units contain an 8-bit counter-timer with 7-bit prescaler
RAM	32	Yes	40	5	Yes	Yes	No	Yes	
RAM	32	Yes	40	5	Yes	Yes	No	Yes	
RAM	32	Yes	40	5	Yes	Yes	No	Yes	
RAM	32	Yes	40	5	Yes	Yes	No	Yes	
RAM	29	Yes	40	5	Yes	Yes	No	Yes	
RAM	29	Yes	40	5	Yes	Yes	No	Yes	The 3873 family includes a serial port on chip with baud-rate generator and gives up three parallel I/O lines for the port. The 3875 series includes provision for battery backup for the on-chip RAM, thus permitting very-low-power standby operation
RAM	30	Yes	40	5	Yes	Yes	No	Yes	6801 has masked ROM. 701 has EPROM
RAM	30	Yes	40	5	Yes	Yes	No	Yes	
RAM	31	Yes	40	5	Yes	Yes	Yes	Yes	680144 is mask-programmable ROM version; 70144 is EPROM version
RAM	31	Yes	40	5	Yes	Yes	Yes	Yes	Includes 8-bit counter-timer, zero-crossing detector, self-check mode
RAM	20	Yes	28	5	Yes	Yes	Yes	Yes	Similar to 6805U2 but includes four-channel a-d converter
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	Has 8-bit, 4-channel a-d converter
RAM	20	Yes	40	5	Yes	Yes	Yes	Yes	Phase-locked loop on chip for synthesizer applications
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	Expanded I/O and ROM version of 6805P2
RAM	20	Yes	28	5	Yes	Yes	Yes	Yes	EPROM version of 6805P2
RAM	31	Yes	40	4.75 to 5.75	Yes	Yes	Yes	Yes	EPROM version of 6805R3; bootstrap loader is available
RAM	20	Yes	40	5	Yes	Yes	Yes	Yes	Has EPROM (not ROM), 24 I/O lines, and counter-timer
RAM	32	Yes	40	3 to 6	Yes	Yes	Yes	Yes	ROM version of 146805E2; dissipates <1 mW on standby, 20 mW when active
RAM	32	Yes	40	3 to 6	Yes	Yes	Yes	Yes	New chip. Version of 146805G2 with EPROM; requires -13-V programming voltage
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	Enlarged proprietary version of Intel 8049 processor with transparent improvements
RAM	5	Yes	40	5	Yes	Yes	Yes	No	Fast math CPU plus ROM, RAM, and DMA logic
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8048
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS 8048 with extra instruction to allow expanded counter-timer and power-down features
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	Piggyback prototyping version of 8048 family; operates at all speeds; has selectable on-chip RAM; accepts standard EPROMS
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	
RAM	48	Yes	64Q	5	Yes	Yes	Yes	Yes	Includes 12-bit timer-counter and serial I/O port in addition to 48 I/O lines
RAM	48	Yes	64Q	5	Yes	Yes	No	Yes	7801 with 6-kbits of ROM
RAM	48	Yes	64Q	5	Yes	Yes	No	Yes	7801 with multiplication and division instructions, 8-channel a-d converter, 16-bit counter-timer, serial I/O
RAM	46	Yes	64FP	5	Yes	Yes	No	Yes	CMOS 7801 with reduced instruction set, halt, and stop modes
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8048 (1/30 the power)
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8049
RAM	23	Yes	28	5	Yes	Yes	No	Yes	New chip. Has on-chip 2-wire multimaster serial I/O
RAM	23	Yes	28	5	Yes	Yes	No	Yes	New chip. Has on-chip 2-wire multimaster serial I/O
RAM	23	Yes	28	5	Yes	Yes	No	Yes	New chip. Has on-chip 2-wire multimaster serial I/O
RAM	23	Yes	28	5	Yes	Yes	No	Yes	New chip. Has on-chip 2-wire multimaster serial I/O
RAM	8	Yes	40	3 to 7	Yes	Yes	No	Yes	Software-compatible with the MC6802
RAM	27	Yes	40	3 to 6	Yes	Yes	No	Yes	CMOS version of 8048
RAM	27	Yes	40	3 to 6	Yes	Yes	No	Yes	CMOS version of 8049
RAM	7	Yes	40	4 to 6.5	Yes	Yes	Yes	—	ROM version of CDP1805AC
RAM	16	Yes	28	3 to 6	Yes	Yes	Yes	Yes	ROM version of CDP6805E2
RAM	32	Yes	40	3 to 6	Yes	Yes	Yes	Yes	ROM version of CDP6805E2
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	Single-chip version of 6502
RAM	21	No	28	5	Yes	Yes	No	Yes	Subset of 8048H; compatible with 8048
RAM	18	Yes	40	5	Yes	Yes	No	Yes	Slave processor when used with MAB8048/9
RAM	27	Yes	40	5	Yes	Yes	No	Yes	Compatible with 8048
RAM	27	Yes	40	5	Yes	Yes	No	Yes	Expanded memory version of 8048H
RAM	21	No	28	5	Yes	Yes	No	Yes	Subset of SAB8048
RAM	27	Yes	40	5	Yes	Yes	No	Yes	Compatible with the 8048
RAM	32	Yes	40	5	Yes	Yes	No	Yes	Has two 16-bit timer-counters, serial channel
RAM	30	No	40	5	Yes	Yes	No	No	SAB80310 with external EPROM; has serial input for PCM carrier signal
RAM	21	No	28	5	Yes	Yes	No	No	Has serial input for PCM carrier signal; SAB80312 with external EPROM
RAM	30	No	40	5	Yes	Yes	No	No	Watch chip with US/Euroformat, stop, alarm, reset; SAB80315 with external EPROM

Microprocessor Special: Single-chip μ cs

Word size, data/instruction (bits)	Manufacturer	Device	Process technology	On-chip RAM size (bits)	On-chip ROM/PROM size (bits)	Off-chip memory expansion	No. of basic instructions	Maximum clock frequency (kHz)	39 On-chip clock	Instruction time, shortest/longest (μ s)	TTL-compatible	BCD arithmetic	On-chip interrupts/levels	No. of subroutine
8/8	Synertek	Z85	NMOS	64x8	1024x8	Yes	47	8000	Yes	1.5/4.25	Yes	Yes	Yes/8	8
8/8	Texas Instruments	Z86C01	CMOS	128x8	2040x8	Yes	47	8000	Yes	1.5/4.25	Yes	Yes	Yes/8	8
8/8		TMS7020	NMOS	128x8	2048x8	Yes	61	8000	Yes	1.6/19.2	Yes	Yes	Yes/4	RA
8/8		TMS7040	NMOS	128x8	4096x8	Yes	61	8000	Yes	1.6/19.2	Yes	Yes	Yes/4	RA
8/8	Toshiba	TMP80C48P	CMOS	64x8	1024x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	8
		TMP80C49P-6	CMOS	128x8	2048x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	8
8/8		TMP8022	NMOS	64x8	1024x8	No	70	3600	Yes	8.38/16.76	Yes	Yes	No	8
8/8		TMP8048P	NMOS	64x8	1024x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	8
8/8		TMP80C49AP	CMOS	128x8	2048x8	Yes	97	11,000	Yes	1.36/2.72	Yes	Yes	Yes/1	8
8/8		TMP8049P-6	NMOS	128x8	2048x8	Yes	96	6000	Yes	2.5/5	Yes	Yes	Yes/1	8
8/8	Zilog	TMP8051P	NMOS	128x8	4096x8	Yes	111	12,000	Yes	1/4	Yes	Yes	Yes/2	RA
8/8		Z8601	NMOS	144x8	2048x8	Yes	47	12,000	Yes	1/3.33	Yes	Yes	Yes/6	RA
8/8		Z8611	NMOS	144x8	4096x8	Yes	47	12,000	Yes	1/3.33	Yes	Yes	Yes/6	RA
8/12	General Instrument	PIC1650	NMOS	32x8	512x12	No	30+	1000	Yes	4/8	Yes	Yes	No	2
8/12		PIC1650XT	NMOS	32x8	512x12	No	30+	4000	Yes	4/8	Yes	Yes	No	2
8/12		PIC1654	NMOS	32x8	512x12	No	30+	4000	Yes	2/4	Yes	Yes	No	2
8/12		PIC1655	NMOS	32x8	512x12	No	30+	1000	Yes	4/8	Yes	Yes	No	2
8/12		PIC1655XT	NMOS	32x8	512x12	No	30+	4000	Yes	4/8	Yes	Yes	No	2
8/12		PIC16C55	CMOS	32x8	512x12	No	30+	1100	Yes	4.5/9	Yes	Yes	No	2
8/12		PIC1656	NMOS	32x8	512x12	No	30+	4000	Yes	4/8	Yes	Yes	Yes/1	3
8/13		PIC1670	NMOS	64x8	1024x13	No	40+	8000	Yes	1/2	Yes	Yes	Yes/1	6
16/16	Intel	8096	NMOS	116x16	4096x16	Yes	95	12,000	Yes	1.6/5	Yes	No	Yes/8	RA
16/16	Mostek	MK68200	NMOS	128x16	2048x16	Yes	87	6000	Yes	0.5/9.2	Yes	Yes	Yes/2	RA
6 ¹	Texas Instruments	TMS9940E/9940M	NMOS	128x8	2048x8	No	68	4000	Yes	2/452	Yes	Yes	Yes/4	64
16/16	Texas Instruments	TMS320	NMOS	144x16	1536x16	Yes	60	20,000	Yes	0.2/0.6	Yes	No	Yes/1	RA
16/17	American Microsystems	528211	NMOS	256x16	512x18/ 128x16	Yes	731	16.667	Yes	0.3	Yes	No	Yes/1	1
16/23	NEC Electronics	μ PD7720	NMOS	128x16	512x23	No	48	8000	Yes	0.25	Yes	No	Yes/1	4
25/24	Intel	2920	NMOS	40x25	192x24	No	21	6670	Yes	0.6/0.6	Yes	N.a.	N.a.	0
25/24		2921	NMOS	40x25	192x4	No	21	10,000	Yes	0.4/0.4	Yes	N.a.	N.a.	0

¹8 bits externally, 16 bits internally.

Comments

General-purpose internal registers	No. of I/O lines	Additional special support circuits	Package size (no. of DIP pins)	Voltages required (V)	Prototyping system available	Assembly-language programming system	High-level-language programming system	Time-sharing cross software	Comments
RAM	30	Yes	40	5	Yes	Yes	Yes	Yes	Differs from the Z8601 only in two pins, interrupt vectors, and some on-chip resources
RAM	32	Yes	40	3 to 6	Yes	Yes	Yes	Yes	TMS7000 series is first microprogrammable 8-bit microcomputer. Unique strip architecture reduces chip size and eases customization
3+RAM	32	No	40	5	Yes	Yes	Yes	No	
3+RAM	32	No	40	5	Yes	Yes	Yes	No	
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8049
RAM	27	Yes	40	5	Yes	Yes	Yes	Yes	CMOS version of 8049
16	13	No	20	5	Yes	Yes	No	Yes	Pin-compatible with the 8022
16	27	Yes	40	5	Yes	Yes	No	Yes	Pin-compatible with the 8048
16	27	Yes	40	5	Yes	Yes	No	Yes	Has halt instruction for software-controlled power-down
16	27	Yes	40	5	Yes	Yes	No	Yes	Pin-compatible with the 8049
32	32	Yes	40	5	Yes	Yes	Yes	Yes	Pin-compatible with 8051
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	Has two counter-timers and UART
RAM	32	Yes	40	5	Yes	Yes	Yes	Yes	Double ROM version of Z9601
RAM	32	No	40	5	Yes	Yes	No	Yes	12-bit-wide ROM; all instructions are single-word
RAM	32	No	40	5	Yes	Yes	No	Yes	Crystal-controlled oscillator
RAM	12	No	18	5	Yes	Yes	No	Yes	Reduced I/O version of PIC1650
RAM	20	No	28	5	Yes	Yes	No	Yes	Reduced I/O version of PIC1650
RAM	20	No	28	5	Yes	Yes	No	Yes	Mask-programmable RTCC prescaler
RAM	20	No	28	5	Yes	Yes	No	Yes	CMOS version of PIC1655; three-state outputs
RAM	20	No	28	5	Yes	Yes	No	Yes	PIC1655 with internal and external interrupts
RAM	32	No	40	5	Yes	Yes	No	Yes	Enlarged memory version of PIC1650
116	48	No	48	5	30, 83	Yes	No	No	New chip. Has 8-channel, 10-bit a-d converter and eight 16-bit timers
15	40	Yes	48	5	See Comments	See Comments	No	No	New chip. Modeled after 68000; prototyping, assembly language systems available mid-1983.
RAM	32	No	40	5	Yes	Yes	Yes	Yes	Two versions available, one with a 2-kbyte EPROM, the other with a 2-kbyte ROM
2+RAM	27	No	40	5	No	Yes	No	Yes	New chip.
8x16	8	No	28	5	Yes	Yes	No	No	Programmable digital signal processor includes 12 x 12 parallel multiplier with 16-bit rounded product
RAM	12	No	28	5	Yes	Yes	No	Yes	Includes a second data-coefficient ROM (512 x 13 bits); has serial port, 16 x 16-bit parallel multiplier, and two accumulators
RAM	12	No	28	5, -5	Yes	Yes	Yes	Yes	Analog processor, accepts four analog inputs and delivers up to eight analog outputs digitally processed according to a program stored in EPROM
RAM	12	No	28	5, -5	Yes	Yes	Yes	Yes	Analog processor, accepts four analog inputs and delivers up to eight analog outputs digitally processed according to a program stored on chip in a mask-programmed ROM

Semiconductor houses sharpen C-MOS skills, plan high-density memory, set sights on 32-bit microprocessors; special-purpose CPUs share limelight with new configurations of general-purpose units

W

hile continuing the race for smaller and speedier chips, the electronics industry has nevertheless begun a subtle shift in emphasis: exploiting device density to create more highly integrated components, instead of just smaller ones. The once-clear division between semiconductor and component technology has become lost as logical functions begin sneaking into memory and even linear parts and as microprocessor chips add cache memory and linear capability. Driven by this trend to more complex circuitry on single chips, the machinery for semiconductor manufacturing has already begun to slip out of the optical and into the X-ray realm.

As usual, monolithic memories lead the way to vertical advance in component technology. Even as production lines are spinning out 64-K dynamic random-access memory chips, worldwide attention has veered to 256-K dynamic RAMs and preliminary designs for megabit chips. And even while semiconductor manufacturers continue to optimize such high-speed devices as these for the computer industry, they are further refining technology like that for electrically-erasable programmable read-only memory for the merchant market. Designs like point-of-sale terminals will enjoy faster, denser EE-PROM chips that nonetheless retain standard pinouts.

Similarly, with the software marketplace demanding compatibility in the face of advances in microprocessor design, semiconductor houses are plotting cautious courses toward full 32-bit processor chips. As these 32-bit powerhouses begin to trickle into the market in the next two years, system designers will begin to experiment with alternative system architectures. Multiprocessor systems will become much more common, challenging the software industry to utilize the hardware to its full speed and capability.

Along with these microprocessor-based "mainframes," a growing class of portable computers will gain a major boost next year, when complementary-MOS designs for CPU and memory chips join new flat-panel displays. As the semiconductor houses squeeze these complex circuits into dense C-MOS chips, C-MOS technology will further refine techniques like trench isolation. On the other hand, display makers will highlight thin-film transistors built right on the display substrate.

This same turn to C-MOS and integrated function will be applied across other analog devices like converters. Along with high-speed, high-precision hybrids, converter firms are keying in more closely on monolithic C-MOS converters that will soon rival the resolution of board-level subsystems.

Even while C-MOS becomes the standard process for highly integrated components, power electronics is handing out new twists to power sources. Exotic magnetic configurations will bring new heights of efficiency to smaller switching power supplies. Much of this higher efficiency can be traced back to new high-power MOS field-effect transistors capable of handling hundreds of volts at gigahertz frequency with low losses.

Thus, the stage is set for a new generation of industrial and consumer systems. Backed by new lithography equipment exploiting X-ray and even plasma sources, device sizes will continue to plummet to a point where even the 5-volt industry power-supply standard will be in jeopardy of bowing to lower system voltages.

Contributors to this section were Roderic Beresford, former Solid State Editor; Stephen Evanczuk, Software Editor; Steve Zollo, Assistant New Products Editor; and Jerry Lyman, Packaging & Production Editor.

Semiconductor houses fine-tune MOS and bipolar technologies; designers exploit gallium arsenide for fast, high-density parts

42

Although the major semiconductor companies are still tweaking 2-micrometer MOS and bipolar processes for volume production, the state of the art will be dipping down towards 1- μm geometries in the coming year. As scaled-down complementary-MOS processes show their colors, the designers of very large-scale integrated circuits are gearing up for the challenge posed by chips using multilevel interconnections to link a half million devices, including subnanosecond transistors. At the same time, development engineers are gaining familiarity and proficiency with exotic technologies built on silicon-on-insulator and gallium arsenide substrates.

The dollar value of IC production in 1983—some \$12 billion—looks to split about evenly between MOS and bipolar parts, with memory accounting for almost half of the former and glue logic making up a comparable fraction of the latter. The forces of integration will be swinging the balance to the MOS side in the coming year as bipolar logic loses out to semicustom C-MOS chips and fast memory continues to fall prey to power-efficient MOS designs. Still, the bipolar legacy will live on, as it does in the Hitachi Ltd. C-MOS arrays that borrow the high-current devices for output stages and in MOS VLSI systems that use epitaxial layers to control substrate effects.


With the new 1-to-1.5- μm C-MOS processes, typical

loaded gate delays well under 2 nanoseconds beckon. C-MOS leaders Toshiba Corp. and Hitachi Ltd. of Japan will not be the only forces at the beachhead as such U.S. companies as National Semiconductor Corp., Intel Corp., and General Electric Co. rally behind the flexibility of C-MOS designs.


Next year Toshiba should push into production a 1.2- μm p-well process with shallow low-resistance junctions and 200-to-250-angstrom-thick gate oxides. Likely targets include 20,000-gate arrays and 256-K static random-access memories. A modified local-oxidation scheme will suffice for isolation spacings around 2 μm . As scaling continues, deluxe C-MOS processes will acquire high-performance options like trench isolation for dense low-capacitance gates, twin wells for optimized n- and p-channel characteristics, and even epitaxial layers. Epitaxial C-MOS is capable of circumventing latchup problems when the layer thickness is comparable to the device feature sizes.

Having tested the C-MOS waters with some easy microcomputer chips, Intel is putting the finishing touches on CH-MOS III, as the Santa Clara, Calif., company calls its next generation of high-performance n-well C-MOS, which optimizes the speed of its n-channel devices. The technology features wafer-stepper lithography of 1.5- μm lines and 250- \AA gate oxides. As applied to a 64-K dynamic RAM shown this year, it also holds oxide encroachment (the bird's beak) to just 0.2 μm .

For an impending foray into merchant waters, GE is tuning a twin-well 1.2- μm C-MOS process that will migrate to the company's Intersil subsidiary, in Cupertino, Calif., during the coming year. Commercial targets include gate arrays and microcomputers. The process, which yielded 0.5-ns gates in test chips, uses a retrograde p well whose peak dopant concentration occurs 1 μm below the surface of the wafer. The retrograde well kills the gain of the parasitic npn transistor, helping with latchup immunity.



Automated design. RCA Corp.'s computer-aided design system automatically laid out this C-MOS-on-sapphire standard-cell chip for the U.S. Army. With 3- μm design rules, the 13,000-plus transistors and their manifold interconnections occupy some 110,000 mil².



Toward a 3-d chip. An all-epitaxial approach using single-crystal insulators marks out Sanyo Co.'s 3-d circuitry. The SiO₂ layer (color) needed for a quality interface is formed by diffusing oxygen through the thin spinel layer before growing source, drain, and gate contacts.

Another retrograde-well approach surfaced at IBM Corp.'s Thomas J. Watson Research Center, Yorktown Heights, N. Y. Researchers there favor a retrograde n-well for 1- μm C-MOS circuitry. Counterdoping an n well forms a buried p-channel device with sharper turn-off characteristics than can otherwise be obtained. Although the computer giants continue to push bipolar technology, the industry seems to be warming up to C-MOS gate arrays for mainframe applications. Still, for all their efficient use of power, C-MOS devices as yet cannot command a speed advantage over bipolar ones.

On the n-channel MOS side, 1- μm processes strike new highs in IC speed and density. At Bell Laboratories, Murray Hill, N. J., 1-to-1.5- μm X-ray lithography is turning out such wonders as a 20-ns 16-bit multiplier and a 5-ns 4-K static RAM. In the commercial arena, Intel is patterning 1- μm minimum features in its H-MOS III-E process, which this year led to the first 256-K erasable programmable read-only memory.

Bipolar is a moving target

The bipolar faction is hardly holding still under fire from the MOS camp; rather, scaling-down, isolation, and interconnection technology are sharpening up the competitive edge of the high-speed parts. International Business Machines Corp.'s General Technology division, East Fishkill, N. Y., has demonstrated one of the first four-level-metal processes on a 10,000-gate Schottky TTL array that marks a healthy step beyond 3081-era technology. One version of the array also includes a 32-by-18-bit RAM with a worst-case access time of 10 ns.

At Nippon Telegraph & Telephone Public Corp., a 1.5- μm oxide-isolated bipolar process scored a 5,000-gate array with loaded delays of 0.5 ns. Basewidths of 1,400 Å contribute to the high transistor cut-off frequency of 7 gigahertz. NTT chose nonthreshold logic (similar to current-mode logic) for its high speed and density, as well as for its low power of 1 milliwatt per gate.

Commercial bipolar circuitry forged ahead this year as Fairchild Camera & Instrument Corp., Mountain View, Calif., took its Isoplanar process down to 1.25- μm minimum features. The firm is applying the technology to emitter-coupled-logic gate arrays with typical 0.35-ns internal delays. Elsewhere, the family tree of bipolar ICs is sprouting a new branch as Texas Instruments Inc., Dallas, prepares to debut its next advance in low-power Schottky logic. Featuring fully oxide-isolated subnanosecond 2- μm devices, the process will launch large-scale ICs like 8-bit-slice processors and high-speed controllers.

Future bipolar devices may benefit from an innovation conceived for MOS parts—silicon-on-insulator substrates. Researchers at the Massachusetts Institute of Technology, in Cambridge, Mass., succeeded in fabricating bipolar transistors on the substrates, a feat impossible without nearly defect-free crystals. The SOI community continues to expand as more and more ingenious methods for stacking up silicon layers spur development of three-dimensional circuitry.

The Sanyo Co. revealed its unique approach to SOI, which is being buoyed up by the Japanese government's project on future electron devices. Rather than recrystallize deposited silicon layers, Sanyo says it can grow sin-

gle-crystal films atop single-crystal insulators of spinel, an oxide of magnesium and aluminum. At Dortmund University, West Germany, engineers are implanting nitrogen about a quarter micrometer deep in silicon wafers to form a buried insulating layer. Although a promising technique for doubling C-MOS density and trimming down delays, it opens no new avenues to three-dimensional circuits.


Working with what promises to become the "traditional" SOI technology—recrystallization of deposited polysilicon—researchers at France's Centre d'Etudes des Télécommunications claim to have achieved 90% functional yields for a variety of test circuits. The technique, refined by the Grenoble laboratory, uses a silicon nitride mask during recrystallization. SOI's deleterious grain boundaries tend to form below the nitride, where the heating is greater; because they are located precisely, the boundaries can be removed by oxidation, leaving high-quality silicon islands.

Finally, although silicon-on-sapphire technology remains too costly for high-volume applications, it nonetheless has strategic value. The first chip out of Hughes Aircraft Co.'s efforts for the government's Very High-Speed Integrated Circuits program is a C-MOS-on-sapphire correlator that clocks along at 80 megahertz, according to the Culver City, Calif., firm.

The military-industrial complex

Even as VHSIC drives the semiconductor producers to 1.25- μm silicon chip sets, the Department of Defense is preparing to shell out what it takes to get gallium arsenide ICs out of the laboratory and into production. In the absence of a substantial effort at military contractors, not to mention commercial semiconductor companies, U. S. participation in GaAs markets hinges on an aggressive Government program. DOD is lining up just that, with its sights set on 10-ns 16-K static RAMs and 6,000- to 10,000-gate arrays. Even if the program succeeds in establishing pilot production within the 2½ years allotted, the U. S. may be playing second fiddle to Japan again, as aggressive research and development in the East has yielded big gains in processes for manufacturing GaAs.

Four companies—Fujitsu Ltd., NEC Corp., Hitachi



GaAs RAM. Fujitsu Ltd.'s self-aligned tungsten-silicide-gate technology produced this 1-K static random-access memory. The 9,300-square-mil chip achieves parity with n-MOS RAM area, accesses typically in 4 nanoseconds, and consumes 68 milliwatts.

Ltd., and Mitsubishi Electric Corp.—are developing GaAs ICs under the auspices of the supercomputer project of Japan's Ministry of International Trade and Industry. Furthermore, government funding is only a small part of the total expended on GaAs research. Unlike the other three companies, Fujitsu is not using government money to research "conventional" GaAs ICs—it has already mastered them on its own, apparently.

Achieving manufacturable GaAs chips is now primarily a matter of substrate purity and surface stability. Crystal suppliers are at work on the first problem. Their growth processes leave an uneven concentration of chromium impurities along the growth axis, resulting in variations in the background doping of the wafers sliced from the crystal. Because of the nonuniformity, wafer-to-wafer variation of FET threshold voltages is impractically

large. From chip to chip, however, threshold variations are only 5% to 10%, thanks to clever device structures that place the active layers below the unstable surface. Fujitsu's 1-K static RAM has a cell almost the same size as an n-MOS silicon version. A study predicts that scaling down to 1- μm gate lengths on the 1-K chip will achieve power dissipation less than 500 mW and access times faster than 1 ns.

With this self-aligned metal-semiconductor-FET technology already being transferred to the factory, Fujitsu's laboratories are focusing on high-electron-mobility transistors. Watch for the company to fabricate a several-hundred-gate array using HEMTs in the coming year. Operated at 77 K, with a 0.4-v logic swing, HEMT gates should switch in 30 picoseconds and consume only about 150 microwatts.

T

44


Memory makers focus on 256-K dynamic RAMs, n-MOS static RAMs with bipolar speeds, and high-speed EE-PROMs that challenge bipolar PROMs

The MOS memory markets remain a paragon of elasticity: the further prices fall, the more bits they buy. As the recovery picked up this year, home and personal computers, terminals, word processors, and the like gobble up 64-K dynamic random-access memories as fast as the suppliers could ship them. The battle lines are mostly drawn for next year's 256-K shoot-out.

Some of the volleys will pick off traditional static-RAM markets as byte-wide and C-MOS dynamic parts make their debuts. Static-RAM efforts continue to bear fast fruit as skilled circuit crafters push n-MOS delays down to 35 nanoseconds in 16-K parts. Fast 64-K parts fairly beckon as well. In C-MOS, a 256-K design will be unveiled even as the 64-K chips are just getting off the ground.

Among nonvolatile advances is to be counted the jump to 64-K densities in electrically erasable programmable read-only memory. High-speed EE-PROM will rear its head as well, perhaps spelling doom for bipolar fuse PROMs. Meantime, the ultraviolet E-PROM is giving up erasability, to become a true packed-in-plastic jelly bean, and mask ROMs are staggering ahead to the megabit mark.


Although 2- μm processes and novel interconnection



Megabit? Studies at Hitachi Ltd. show this moat structure can triple the storage capacitance of a conventional dynamic RAM cell. Filling the trench with a sandwich of polysilicon and silicon oxide nitride achieves a 45-fF figure for a cell just 32- μm square.

technology put the 256-K dynamic RAMs on their way to market, process and layout are still being sharpened up to shoehorn the bulky designs into plastic packages. With 64-K assembly lines churning around the clock to fill unleashed demand, new development dollars are being siphoned into further 256-K work and even into preliminary studies of the megabit part. The drama now lies less in looking for the singularly successful process than in the verdict of the users on the various organizations and special features being adopted willy-nilly by a still-expanding field of contestants.

As had been predicted by some observers, many of the Japanese came around to wafer-stepper lithography and laser redundancy for this round of competition, while most U. S. producers already had those tricks mastered. Still, no sign as yet says that the new manufacturing technologies are bogging down Japanese efforts the way they did the ambitious U. S. 64-K development programs last time around. As before, the Japanese strengths are an early presence and adequate parts.



C-MOS dynamic RAM. The cell structure of Intel's complementary MOS dynamic RAM shows the p-channel select transistor in the n-type well that protects the array from the stray charge of an alpha-particle strike. Soft-error rates drop by orders of magnitude.

In the U.S., Western Electric Co. in Allentown, Pa., shines in technology, even if others have clearer sights on new market angles. The first American 64-K chip packaged in plastic will come from Western Electric, whose initially oversized RAM—already well appointed with an epitaxial layer and tantalum silicide wiring—is reportedly headed for the 50,000-mil-square mark. Among the Japanese chips, those of Fujitsu, NEC, and Oki Electric Industry Co. are in plastic already.

The approaches of Fujitsu and NEC diverge about as much as any. Fujitsu's triple-polysilicon 2.5- μm process contrasts sharply with NEC's double-metal 1.3- μm scheme. Yet the chips are virtually the same size—around 52,700 mils square. Thanks to the less aggressive design rules, Fujitsu's 64-K lines can spew out 256-K chips on demand. Further scaling-down may leave Fujitsu with the most cost-effective part, although its storage capacitance is already a perilously low 35 femtofarads. To handle the scaling problem in an experimental 512-bit dynamic RAM, IBM's Essex Junction, Vt., facility adopted Mitsubishi's push-plate pulsing technique, which, in effect, doubles signal strength.

Oki's first chip—conservative and large—was never a serious contender (the company has had prototypes for almost two years). Redesigned on a 2- μm double-metal process, Oki's new part is in plastic, having achieved a respectable 56,500 mils square. Although the company farmed out its 64-K design to National Semiconductor Corp., Santa Clara, Calif., it has made no announcement of such a joint venture at the 256-K level. (Nor has National commented on its own 256-K program, save to say that it has one.) The remaining Japanese competitors, Hitachi, Toshiba Corp., and Mitsubishi Electric Corp., are all building with similar processes that sport 2- μm linewidths and molybdenum polycide interconnects.

Grinning over profits from a 64-K rebound that has the company headed for 4 million pieces a month by year end, Mostek Corp., Carrollton, Texas, is mounting two 256-K designs. Said to be loaded with circuit-design innovations, the first is an unorthodox 32-K-by-8-bit chip aiming squarely at the small memory systems that are this year's saving grace for the dynamic-RAM producers. The byte-wide behemoth will be joined by a plain-vanilla cousin in several months. Both chips use the lightly-doped-drain process that Mostek recently enlisted for a fast 80-ns 64-K design. With the higher-performance niche expanding, watch for Mostek or others to put sub-100-ns nonmultiplexed dynamic RAMs on the market.

Specialization trumps

Texas Instruments Inc.'s trump card in this round is said to be an all-in-one chip that can be customized at the metal level for half a dozen specialty markets. The Dallas-based giant might thereby efficiently serve the users of nibble mode, page mode, the various refreshing options, by-4-bit or by-8-bit parts, and so on. Retaining the grounded epitaxial layer and introducing an as-yet-unnamed polycide, TI's prototypes reportedly check in at around 60,000 mils square. Formal announcements are expected shortly.

Despite a large and highly partitioned array that adds up to a supremely conservative design, Motorola's 256-K

chip has been stalled at the starting gate nearly a year. Once over the hurdle posed by the new interconnection technology, the Schaumburg, Ill.-based company still faces some scaling-down work to supply a plastic-packaged part. Finally, Micron Technology Inc., Boise, Idaho, and Inmos Corp. in Colorado Springs, Colo., are expected to announce 256-K parts in the coming year.

As advanced-development teams look ahead to the megabit array, their required reading list most likely starts with Intel Corp.'s complementary-MOS dynamic RAM technology. The 64-K C-MOS part Intel showed this year casts an array of p-channel devices in an n-type well that protects the bits from the stray charges of alpha particle hits. C-MOS has scored an orders-of-magnitude improvement in soft-error rates, down to 10 FITs: mere parts per million per thousand hours, compared with 1,000 FITs or more for conventional n-MOS parts.

Though the C-MOS logic gates use more transistors than n-MOS versions, the peripheral circuitry on Intel's chip ends up needing far fewer clock generators and far less random logic. C-MOS has thus also scored a boost in area efficiency and design flexibility. A 256-K C-MOS dynamic RAM, says an Intel study, would cost about the same as an n-MOS chip, considering the number of masks and process steps, as well as the chip size.

While Intel in particular is eyeing short-term opportunities for special-purpose (and special-price) parts, other dynamic-RAM makers confirm C-MOS as the long-term favorite. The process should clear away many of the problems that will face a 1-megabit chip—die size, circuit complexity, low-voltage operation, and soft-error rate, not to mention power consumption.

With a 32-K-by-8-bit dynamic RAM already announced and C-MOS clearly in the cards, the microprocessor-oriented static RAMs are going to be sharing their turf with their denser dynamic cousins. Meantime, Toshiba will soon be pushing the state of the art in C-MOS static RAMs

64-K COMPLEMENTARY-MOS
DYNAMIC RANDOM-ACCESS
MEMORY (INTEL)

64-K n-MOS
STATIC RAM
(FUJITSU)

4-K EMITTER-
COUPLED
LOGIC RAM
(NEC)

1-K GALLIUM
ARSENIDE RAM
(FUJITSU)

New era. The fundamental RAM parameters—speed, power, density—attain unprecedented values in Bell Labs' n-MOS part, made with X-ray lithography. The power-delay-area product of these new parts is 10 times better than in other state-of-the-art RAMs.

choosing the Inmos fast static RAM for its next machine. Yet the ECL partisans are doing all they can to stay a step ahead. They have put pnp-load technology to work in making the jump to 16-K ECL parts, with 25-ns maximum access times the happy result. Hitachi, Fujitsu, and Fairchild Camera & Instrument Corp. are neck and neck on the new generation of chips. With lateral pnp transistors as active loads on the cross-coupled npn devices of the ECL memory cell, standby currents can be held to a few microamperes or less per bit, holding promise for denser arrays as well.

Despite those successes, the handwriting is on the wall for bipolar static RAMs because the truly speed-crazed applications will soon receive the ministrations of the gallium arsenide developers. In contrast to the nearly complete lack of interest at major U. S. semiconductor companies, the Japanese are dead serious about commercial parts. In the case of Fujitsu, self-aligned MES-FET technology is already being transferred to factories. Production of 1-K or denser RAMs with access times below 5 ns is on the horizon.

MOS PROMs promised

Towards the other bastion of bipolar memory technology—programmable ROMs—the merciless masters of MOS are readying a fatal blow. Two start-up companies—Lattice Semiconductor Corp., Portland, Ore., and Exel Microelectronics Inc., Milpitas, Calif.—promise EE-PROMs—at 32-K and 64-K densities—with bipolar-like speeds of 45 ns. With standard pinouts and a fraction of the bipolar versions' power consumption, the new parts will be shoe-ins around the industry. The added benefits of in-circuit alterability would seem finally to seal the fate of fuse PROMs.

Meanwhile, the mainstream EE-PROM market—such as it is—may finally be taking off with the debut of 64-K parts. Although the present 16-K chips lag too far behind the density of other kinds of nonvolatile storage, 64-K versions will find plenty of sockets that today house ultraviolet E-PROMs. As the full-featured configuration of the device from Xicor Inc., Milpitas, Calif., gets adopted by others, a standard 5-V EE-PROM emerges: one with enough support circuitry on chip to make the part look like a static RAM to the system designer.

With the recently introduced 32-K part from NCR Corp.'s Microelectronics division, Miamisburg, Ohio, and Xicor's imminent 64-K chip, a page-write mode further eases the application of EE-PROMs. Borrowing a shadow-

RAM idea, the page-write mode puts a small static-RAM buffer on chip with the EE-PROM, so that up to 16 bytes can be written in at microprocessor speeds and then transferred off line to the slow EE-PROM array.

Shadow RAMs themselves hit the 4-K mark this year. Xicor, Intel, and NCR lead the way and also, apparently, are cooperating on a pinout standard. The "dream RAM"—a dense EE-PROM cell mated with a dynamic-RAM buffer—remains a dream.

While EE-PROMs try to displace E-PROMs, E-PROMs will close further in on ROMs. Though it has been tried before, Intel has at last succeeded in putting E-PROMs in plastic packages, saving the costs of Cerdip for only that minority of users that actually intends to erase the chips. The problem with these one-time-only-programmable E-PROMs has been in testing for quality and reliability—in this case, programming margins and retention time—without programming the devices. Intel manages that feat with some proprietary test programs and on-chip monitors. Other vendors indicate that they have comparable efforts under way.

Intel added further munitions to its arsenal this year, in the form of H-MOS I/E, a next-generation E-PROM process sporting minimum features of 1 μ m. The technology was applied to the first 256-K part, which is about half the size of Fujitsu's C-MOS attempt and a third smaller than AMD's recently announced n-MOS chip. The technology is bound to have an impact on the lower-density high-volume 64-K and 128-K parts.

Ballooning ROMs

With E-PROMs snapping at their heels, ROMs can only get bigger and bigger. Megabit chips surfaced this year from NEC and Hitachi, with the latter showing a novel approach to redundancy. Additional cells store parity bits, which are automatically checked during a read operation. Fabrication flaws get fixed each time bad data is retrieved from the array.

Hitachi's 1-Mb ROM accesses at typical microprocessor speeds. NEC's, on the other hand, is one of the "mass ROMs": slow chips adequate in applications such as character tables and speech synthesis. Mass ROMs at the 4-Mb level are almost within reach of several vendors.

At lower densities, fast-turnaround manufacturing methods are seen as a help in holding off the onslaught of plastic-packaged E-PROMs. Several companies are developing a process to program ROMs after the metalization step by implanting through finished devices.

W

Chip houses ready major 32-bit microprocessors, while compatibility issues spur drive to virtual machines and special-purpose processors aid move to multiprocessing

Without any doubt, VLSI has brought with it brand new concepts of system design. But associated with these developments in VLSI has been the influence of software technology on the hardware design process. Fewer and fewer chips now enter production without previous scrutiny to ensure their compatibility

with the overall objectives of system-software designers.

Thus, there has been a marked tendency toward inclusion of direct hardware support for the needs of high-level languages, such as sophisticated instructions for bit manipulation and handling character strings. Chips are even reflecting software engineers' movement to struc-

tured programming techniques, in which isolated software routines handle specific tasks of the overall system; hardware designers are partitioning the overall system function onto separate chips for tasks like mathematics, graphics, communications, and text processing. Even more significantly, hardware design is anticipating the next generation of distributed software systems.

Distributed systems will be characterized by several individual processors or groups of processing elements communicating over a number of different buses. Besides the system bus, which has traditionally served as the sole communications medium between processor, memory, and peripherals, separate buses will be available for communications between central processing units, as well as local communications between CPU, memory, and certain dedicated peripherals.

Proprietary systems, like those from Masscomp, Littleton, Mass., or Lisp Machines Inc., Culver City, Calif., already use multiple-bus architectures. Similarly, bus

products like Intel's LBX local-bus extension of the Multibus should find increasing popularity as designers venture more deeply into multiprocessor systems. Using Intel's LBX memory boards, for example, system designers can create microprocessor subsystems—with local memory, accessed through the local bus—that communicate across the (Multibus) system bus.

Advances in bus technology and alternative system configurations will come from industry designers and academic researchers pushing forward on parallel-processing systems, the next frontier for computer science. Architectures like those created by the Blue CHIP project, at Purdue University, West Lafayette, Ind., and the systolic array work at Carnegie-Mellon University, Pittsburgh, emphasize homogeneous arrays of processing elements (CPUs). The transputer—a single-chip processing element to be announced by Inmos Corp., Colorado Springs, Colo.—will be the first industry contribution designed for parallel systems. Its parallel-processing language, Occam, puts Inmos in the unique position of providing both hardware and software building blocks for future parallel systems.

End of the race


On the one hand, the introduction over the next year or two of nonproprietary 32-bit microprocessor chips, like Intel's iAPX-386, Motorola's 68020, National's 32132, and Zilog's 80000, is the culmination of experience gained through 8- and 16-bit chips, marking the end of the race for more "bit-ness." On the other hand, the race for horizontal expansion of basic functional capability will just be beginning.

With the use of 16- and 32-bit microprocessors in an increasing variety of portable equipment, low-power C-MOS versions of the popular microprocessor chips will become more common. Already Harris Corp., Melbourne, Fla., has introduced a C-MOS version of Intel's 16-bit 8086 microprocessor and should soon be joined by C-MOS versions of 16-/32-bit microprocessors from the other semiconductor houses. Furthermore, while Western Electric leads the way with its C-MOS Bellmac-32, the major semiconductor houses will be racing to produce C-MOS versions of their full 32-bit chips.


Responding to designers' needs in work stations and robotics, microprocessor chip designers are including features for memory management, as well as overall system security. Work stations—intended to manipulate the relatively large software structures of computer-aided design (CAD) or of data bases in office automation—will need access to large virtual storage within networks of shared resources and interprocessor communications.

So along with the need for efficient memory management of a large virtual address space, the CPU will have to ensure the system's security—both from the users of proprietary software within local work stations and from remote users accessing the work station through the network. Even more vital is the role of protection in robotics systems, where inadvertent corruption of system memory could result in damage and even deaths.

Still, besides high-powered 32-bit microprocessors, the next few years should see an explosion in special-purpose processors optimized for special tasks, like speech pro-



Alternate architectures. Single-bus designs are yielding to architectures using two or more buses of various speeds (a). Future systems (b) may use an array of similar processors (black) variously configured with intelligent switches (colored boxes).



C-MOS processing power. Presaging the next generation of processors, this C-MOS version of Intel's 16-bit 8086 from Harris Semiconductor needs an operating current of only 10 mA/MHz. The 69,300- mil^2 chip runs at 5 MHz, with an 8-MHz version soon to follow.

cessing, communications, graphics, and data-base access. Similarly, designers can expect a host of new microprocessor chips designed around familiar CPUs but with extra peripheral features, like analog-to-digital converters added to fit target environments.

Alternative architectures

Special- and general-purpose CPUs with enhanced features set the stage for the next major showdown in microprocessor design, though one likely to see a shift in champion as technology develops. The more familiar approach backs general-purpose CPUs, whose instruction sets contain enough instructions for any logic or arithmetic task. That philosophy was used throughout the evolution of 8-, 16-, and 32-bit microprocessors.

Reduced-instruction-set (RISC) architectures—as espoused by David Patterson, among others—are extreme examples of this general-purpose approach. RISC machines concentrate on fundamental logical instructions within a high-performance architecture, so that complex operations—often represented by single machine instructions—are performed by several low-level but high-speed instructions. If it is unclear how deeply this design might influence future microprocessor architectures, the elegance of design—reflected in the relative ease in building compilers for these machines—stands to make a mark in the microprocessor industry.

The alternative approach elects to build special-purpose CPUs, with instruction sets and architectures optimized for certain kinds of tasks. For TI, a special-pur-

Seccombe: pilot of a work station's parallel development efforts

When a group is attempting to advance on three fronts simultaneously—process technology, chip integration, and system design—it is hard to anticipate the next stumbling block. But, suggests S. Dana Seccombe, keeping the design teams small and using graphs to track potential causes of failure can make the course a little less perilous.

Seccombe should know: he helped manage the N-MOS III parallel development effort that created new semiconductor processing technology and very large-scale integrated-circuit designs for Hewlett-Packard Co.'s 9000 series of 32-bit engineering work stations.

The result was six chips, some with nearly 500,000 transistors. They are a 32-bit central processing unit, an input/output processor, a memory controller, a clock device, a 128-K random-access memory, and a 640-K read-only memory. All but the ROM were eventually used in the 9000 computer.

"We have a history here of going through technology development while working on the product," comments the research and development manager of the systems technology operation in Hewlett-Packard's computer integrated-circuit division at Fort Collins, Colo. The company's N-MOS I process, for instance, was in devices for HP calculators back in 1970, and N-MOS II chips fol-


lowed for the 9825 and 9845 calculators.

When the project began, in 1975, Seccombe was heading the process thrust as one of four project managers. Holder of a master of science and a BSEE from Massachusetts Institute of Technology, he had joined HP in 1972, after completing the MIT engineer's graduate degree (between the master's and a Ph.D.). Then in 1976, the N-MOS III parallel development effort defined the fabrication technology, but few of the automated engineering tools needed to complete the job were as yet available, he says. In the following year, he assumed responsibility for half the circuit design effort, and two years later, he was named to his present position.

In addition to developing the process, chips, and basic system architecture, the team of nearly 30 engineers had to weigh related technologies not generally available in the mid-1970s—including advanced testing concepts and production techniques.

Then, to speed production, the N-MOS III team used a "state variable" charting system to separate the independent factors impacting chip yields. "It's an attempt to decouple this morass of data," whose different elements normally interact with one another, Seccombe explains. —J. Robert Lineback





C machine. Expecting big things of Bell Labs' Unix operating system; Western Electric optimized its Bellmac-32 microprocessor for the language C. Six C-MOS VLSI chips on a multilayer board fulfill CPU, bus interface, bus control, and memory management functions.

pose signal-processing chip like the 320 is perhaps a natural outgrowth of its Macrostore chips, which allow users to define custom instruction sets for special applications. But the 320 takes this the required further step in optimizing the chip's architecture for the application.

On a system level, Western Electric's Bellmac-32 is an example of a microprocessor optimized for a particular language—C. From Western Electric's point of view, a C machine is the best bet, particularly with the explosive growth enjoyed by Bell Laboratories' Unix operating system. Similarly, Intel's iAPX-432 was designed to optimize object-oriented programming, where software structures are treated as objects. Although they recognize that this approach will result in optimal execution of applications for the intended environment, strategic marketing managers are cautious about commitments to any environment, even one with a heady potential, like the Unix software market.

For companies hoping to cash in on specialized operating environments, a third approach has possibilities: a hybrid technique that employs a user-microprogrammable architecture combining a general-purpose CPU design with the ability to offer special-purpose instruction sets. Only NCR has as yet committed itself to this approach, in a user-microprogrammable 32-bit chip set. Most designers have not embraced microprogrammable CPUs because

they have a decided reputation as hard to microprogram.


Nevertheless, software technology is gradually catching up and should make microprogramming less of a problem. Other semiconductor houses, aware of the problems of microprogrammable architectures, express skepticism about the acceptance of such systems. Still, the same chip makers, aware of the advantages of special-purpose instruction sets afforded by user-microprogrammable architectures, are not closing the door on future offerings.

Special-purpose chips

Meanwhile, semiconductor manufacturers concentrate on broadening the base of support chips. Besides hardware support for such aspects of system design as timing control and interrupt handling, chip makers are beginning to offer hardware support for various aspects of application handling. For example, Intel's coprocessor chips for text and graphics are among the first examples of melding application-level software with system hardware. National continues the trend toward more integrated controllers with its new CRT controller chip, replacing a boardful of support chips and offloading graphics screen maintenance from the CPU.

Besides these, Weitek Corp.'s introduction last year of a set of chips for high-speed math offers designers an even greater range of alternatives for systems. The Santa Clara, Calif., company used a pipelined architecture to squeeze five million operations a second out of 32-bit multiplier and addition chips. Furthermore, the chips support IEEE floating-point format and exception handling. Alternatively, for designers who do not require such high-speed performance, semiconductor manufacturers are pairing their CPU chips with their own line of math chips, such as National's 16081 floating-point chip or Intel's 80287 floating-point coprocessor.

Just as floating-point chips remove the burden of number crunching from the CPU, system data-transfer transactions will enjoy advances in special chips for peripheral control. Much as most mainframe designs include special input/output processors to relieve the CPU of continual low-level interrupt activity, chip designers are building a high degree of independence into this new generation of peripheral controller chips.



Integration expands abilities of converters, displays; flat-panel displays, C-MOS join in portable products; magnetics, power MOS FETs back new power supplies

The buzz words by which new electronic components are measured—faster, smaller, cheaper—are humming more this year than in any other. Products like smart power devices are coming of age, and such aging components as operational amplifiers are refusing to die. Power MOS FETs are getting cheaper and more powerful, while op amps are getting faster.

The accuracy of analog-to-digital converters is keeping just a couple of bits behind the accuracy of their digital-to-analog counterparts. A 16-bit a-d converter is no longer a rarity. And it seems that the achievements gained in

display technology are progressing geometrically rather than arithmetically. Power supply gains are being quietly made thanks to achievements in the areas of magnetics, power transistors, and voltage regulators.

In display technology, it was the best of times for the Japanese and the worst of times for U.S. companies. Virtually all the significant achievements in flat-panel display technology over the past year were made by the Japanese, while American companies suffered setbacks. First the bad news. Fairchild, Texas Instruments, Beckman, and NCR no longer supply commercial displays.



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

"MICROPROCESADORES Y MICROCOMPUTADORAS"

ANEXOS

M. EN I. LUIS M. PEÑARRIETA E.

NOVIEMBRE, 1985.

ORGANIZACION DE LOS BITS EN LAS CINTAS

7 TACHAS:

TACHA	BCD	POSICIONES
1	1	
2	2	
3	3	
4	4	
5	8	
6	A	
7	B	
		PARIDAD

→ TACHA PEGADA A LA MAQUINA

→ TACHA DEL EXTREMO FUERA DE LA CINTA

TACHA MAS CERCA DEL

LA VISTA DEL OPERARIO

9 TACHAS:

9	D ₃	4
8	D ₁	6
7	D ₆	0
6	D ₆	1
5	D ₅	2
4	PARIDAD PAR	
3	D ₉	3
2	D ₀	7
1	D ₂	5

→ TACHA JUNTO A LA MAQUINA

→ TACHA DEL EXTREMO (MAS CERCA DEL CUARTO)

ASCII

M56 ↑
100 0001
D₂ D₃ D₄ B₂ D₁ D₆
L56 ↑

$91H = A$

EBCLIC


M56 ↑
1100 0001
0123 4567
L56 ↑


$CH = A$

GRABADORA DE CASSETTE

GRABACION

2






3


9



REPRODUCCION



EN ESTE CASO SOLO CUENTA 256 PULSOS, (ASUMIENDO QUE SON PULSOS DE BASURA Y DE SINCRONIA), NO DETECTA PRECISAMENTE LA SINCRONIA

ROUTINA DE ATENCION DE INTERRUPTACIONES





CODIFICACION EN GRUPO.

6

Expande a 5 bits cada 4 bits secuenciales que le llegan.

Das reglas importantes :

1. No dejar más de 2 ceros internos juntos.
2. No colocar más de 1 cero a los extremos.

00000		10000	
00001		10001	
00010		10010	cumple
00011		10011	cumple
00100		10100	
00101		10101	cumple
00110		10110	cumple
00111		10111	cumple
01000		10000	
01001	cumple	11001	cumple
01010	cumple	11010	cumple
01011	cumple	11011	cumple
01100		11100	
01101	cumple	11101	cumple
01110	cumple	11110	cumple
01111	cumple	11111	cumple

De las 32 opciones 17 cumplen con las 2 reglas, se requieren 16, por lo tanto, sobra 1.

PERIFERICOS DE ENTRADA Y SALIDA

1. MANEJO DEL TECLADO

Los teclados son mallas de conductores que normalmente no tienen contacto entre si, sin embargo, al oprimir una tecla los conductores que cruzan por la tecla hacen contacto entre si. Esto produce un código diferente cada vez que se oprime una tecla distinta. Los teclados pueden entregar la información en diferentes formas, bien sea en paralelo o en serie. Si es en paralelo puede ser el código de la malla, o un código estandar como ASCII, EBCDIC, etc., y si es en serie es un código estandar. Características más comunes de los teclados:

- Envían los datos en código ASCII.
- Pueden enviar la información en serie (RS232-C) o en paralelo manejando una señal de control (strobe) que indica el momento en que se oprime una tecla, esta señal de control puede ser un pulso o un nivel.
- Manejan un bit de paridad en la transferencia de los datos.
- Manejan la tecla de control que sirve para manejar las teclas alfabéticas en la zona de control del código ASCII.
- Manejan mayúsculas y minúsculas por medio de la tecla "shift".
- Manejan una o dos teclas de cambio de estado, la tecla de "shift lock" que sirve para cambiar a la segunda alternativa de todas las teclas y la tecla de "alfa lock" que cambia a la segunda alternativa solamente las teclas alfabéticas.
- Manejan teclas específicas para el movimiento del cursor en la pantalla.
- Manejan una tecla de repetición, que sirve para enviar continuamente un código cualquiera mientras se opriman, en forma simultánea, la tecla correspondiente y la tecla de repetición.

Existen dos maneras para que el procesador pueda atender al teclado. Por consulta repetitiva (polling) o por interrupciones.

- CONSULTA REPETITIVA. En este caso el procesador está continuamente preguntando al(los) teclado(s) en que momento se oprime una tecla, el gran inconveniente de este enfoque es que el procesador se mantiene ocupado durante el tiempo en que espera que alguien oprima una tecla, sin embargo, la programación y operación es muy simple.
- INTERRUPCIONES. En este caso el teclado le indica al procesador el momento en que alguien oprime una tecla, de esta manera el procesador puede estar dedicado a otras actividades sin preocuparse directamente del teclado, sabiendo que en el momento en que alguien oprima una tecla será interrumpido por el teclado, el cual le indicará que tecla se oprimió. Es preciso reconocer que este enfoque es más complejo de programar que el anterior y requiere más componentes de hardware.

2. GENERADOR DE VIDEO

El generador de video es un dispositivo que controla el despliegue de caracteres en una pantalla de video. Para esto requiere generar la sincronía de video del CRT (tubo de rayos catódicos), manejar una memoria de video o refresco la cual se accesa a muy alta frecuencia ya que todos los puntos de la pantalla deben refrescarse uno por uno 60 veces por segundo y finalmente, mostrar los caracteres que se deseen formateados en una matriz de puntos.

3. MANEJO DE TERMINAL DE VIDEO

- Acoplamiento RS232C.
- Manejo de terminal, polleo o interrupciones.

4. MANEJO DE IMPRESORA

- Conexión serie.
- Conexión paralela, interfase centronix.

5. CONVERSOR ANALOGICO-DIGITAL A/D

- Operación.
- Adquisición de datos analógicos.

6. CONVERSOR DIGITAL-ANALOGO DAC

- Operación.
- Despliegue de imágenes almacenadas en memoria.
- Conversión de otro tipo de información analógica.

digital data. It is not the case, however, that one state of saturation signifies a 1 and the other a 0. More complex schemes are used, in part to introduce a periodic variation in the readout current. Such periodicities are useful as synchronizing signals in computer systems. In part the schemes are used because, as I have noted, the readout of the data depends on placing a coil in the presence of a changing magnetic field and not a field that is constant. In a code called double frequency modulation a 1 is represented by a reversal of magnetization and a 0 by the absence of a reversal. An additional reversal is inserted between each bit to provide a timing signal. The encoding requires a maximum of two reversals per bit. Other codes do better: they require fewer reversals. Such codes, however, are more susceptible to error, so that part of the extra capacity must be used for extra bits that serve for error correction.

The storage of a document will provide an example of the simplest such scheme. In the American Standard Code for Information Interchange each character in a language is represented by seven bits. The letter *A*, for instance, is 1000001. An eighth bit is often added to each character in storage as a "parity" bit, or check bit, to aid in determining whether the preceding seven bits are correct. The value of the parity bit is 0 if the preceding seven bits add up to an odd number and 1 if they add up to an even number. Thus the letter *A* in storage is 10000011.

This use of parity bits can aid in locating an error only to within the preceding seven bits. A more complex code developed by R. W. Hamming in 1950 employs a greater number of bits and yields the precise address of a single bit that is in error. The correction of the error then requires simply the conversion of a 1 into a 0, or the reverse. In a still more complex scheme the data bits are treated as the coefficients of a polynomial. The polynomial is manipulated algebraically to yield a smaller set of bits. These bits are put in storage. In the event of an error they can be called up to reconstruct the data. The last scheme is particularly well suited to the correction of bursts of errors, which is generally the way errors develop on a magnetic disk.

For the magnetic material that is the core of the electromagnet in the head the requirements are distinctive. Here a small flow of current through the coil around the core should yield a large magnetization, and when the flow of current stops, the magnetization should return as nearly as possible to zero. Moreover, a reversal of the direction of the flow of current to only a modest value should yield a reversal of the magnetization. In many heads the core is a ceramic consisting of spherical ferrite


particles. A ferrite is an oxide of iron together with another metal or a mixture of metals. In the case of a magnetic head the metals are usually nickel and zinc; sometimes manganese is added.

The design of the head must conform to the design of the disk. In one technology the disk is "floppy": it is a thin sheet of Mylar plastic on which the gamma form of iron oxide is coated. The standard diameter of the disk is eight inches, except for minifloppies, in which the diameter of each disk is 5¼ inches. In floppies and minifloppies the head ac-


tually makes contact with the surface of the disk. On occasion the head is bounced from the surface by a particle of dirt. Therefore the error rate of the device is relatively high, as is the wear on the medium. Of necessity the disk in such a device spins slowly.

In high-performance memories the magnetic medium is the coating on a rigid aluminum disk eight or 14 inches in diameter, and the head is kept from touching the medium by what is called the air-bearing effect. Consider a head that is nearly in contact with the surface

10



WINCHESTER HEAD was introduced by the International Business Machines Corporation in 1973. It is shown upside down; actually the rail-like surfaces of the head confront the disk at a distance of half a micrometer. The flow of air under the outside rails generates an aerodynamic force that supports the head; the trailing end of the center rail holds the electromag-



THIN-FILM HEAD (also shown upside down but not at the same scale) has no coil of wire in its electromagnet. Instead it employs a spiral film of electrical conductor. The core of the electromagnet is Permalloy, a mixture of nickel and iron. (The core in a Winchester head is ferrite: an oxide of iron in combination with other metals.) The electromagnet again is at the


of a 14-inch disk spinning at 3,000 revolutions per minute. The velocity of the head with respect to a data track in the medium on the disk is approximately 100 miles per hour. If the length of the head along the direction of relative motion is two orders of magnitude longer than the separation between the head and the medium, the flow of air between the head and the medium provides support for a head weighing up to several grams.

In 1973 the International Business Machines Corporation introduced the


Model 3340 disk memory. The technology of the system has since been adopted by many manufacturers. It is now known generically as Winchester technology, that being the code name under which the device was developed at IBM. A Winchester disk memory has one or more rigid disks, either eight or 14 inches in diameter. Each disk is coated on both sides with a magnetic medium, so that two surfaces per disk are available for the storage of data. Each Winchester head has three rails, or raised surfaces. The trailing end of the middle

rail holds a magnetic core with wire coiled around for writing and reading the data. The two outer rails govern the flow of air. The force that results is sufficient to support a weight of 10 grams at a height of half a micrometer above the disk. The disks and the head assemblies in such a memory are sealed in a small "clean room": a chamber approximately the size of a hatbox, in which the air is continuously recirculated and filtered to exclude any dust particles larger than 3 micrometer in diameter.


The quantity of data that can be




net that writes and reads the data. At the right the electromagnet is seen in closer view. The width of the beveled part of the center rail corresponds to the width of a track of data.



FRINGE FIELD OF WINCHESTER HEAD is the magnetic field that lies outside a gap in the core of the electromagnet. It is the field that writes the data. The arrows show the orientation of the field; their lengths show the intensity. The curve shows the intensity too: it plots the horizontal field strength at a distance from the head equal to half the width of the gap.



trailing end of a structure designed to generate a supporting aerodynamic force when a disk is spinning under it. A memory with thin-film heads was introduced this year by IBM.



FRINGE FIELD OF THIN-FILM HEAD decreases steeply at each side of the electromagnet's gap. The steepness of the decrease allows the writing (and subsequent reading) of data at a greater packing density on a disk. Specifically, a Winchester head can record about 10,000 reversals of magnetization per inch along a data track. A thin-film head can record 15,000.

ZPRINT SIO.INT.L

SIO.INT.
STATEMENTPAGE 1
ASM 5.8

LOC	OBJ	CODE	M	STMT	SOURCE	STATEMENT	
				1			
				2	DATOA	EQU 0CH	!puerto A de datos del SIO
				3	CTRLA	EQU 0DH	!puerto A de control del SIO
				4	DATOB	EQU 0EH	!puerto B de datos del SIO
				5	CTRLB	EQU 0FH	!puerto B de control del SIO
				6			
				7	PARA	EQU 1BH	!ESCAPE
				8	CABORT	EQU 21H	!es admiracion !
				9	CRET	EQU 0DH	!retorno de carro
				10	LINEF	EQU 0AH	!line feed
				11			
				12			
				13		GLOBAL PRIN	
				14	;	EXTERNAL TECLA	
				15			
				16			
0000	2A00		R	17	VECTI	DEFW INTREC	!apunta a la rutina de interrupcion
				18			
0002	02			19	INTERR	DEFB 2	!REG. 2 --> VECTOR DE INTERR.
0003	00			20		DEFB 0	!vector de interrupcion
				21			
0004	04			22	INIC	DEFB 4	!REG. 4 --> INICIAL
0005	4C			23		DEFB 4CH	!2 stops, clock x 16
0006	03			24		DEFB 3	!REG. 3 --> RECEPCION.
0007	C1			25		DEFB 0C1H	!Rx habilitada, 8 bits
0008	05			26		DEFB 5	!REG. 5 --> TRANSMISION
0009	6A			27		DEFB 6AH	!RTS, Tx habilitada, 8 bits
000A	01			28		DEFB 1	!REG. 1
000B	18			29		DEFB 18H	!habilita interrup. en Rx
				30			
				31			
				32	;	SUBROUTINA coninit	
				33			
				34	;	Inicializa la operacion del SIO en modo asincrono	
				35			
000C	ED5E			36	coninit	IM 2	
000E	211400		R	37		LD HL,SIGUE	
0011	E5			38		PUSH HL	
0012	ED4D			39		RETI	
0014	210000		R	40	SIGUE	LD HL,VECTI	
0017	7C			41		LD A,H	
0018	ED47			42		LD I,A	!carga res. I de interrup.
001A	0E0F			43		LD C,CTRLB	!salida, puerto CTRLB
001C	210200		R	44		LD HL,INTERR	!a partir de INTERR
001F	0602			45		LD B,2	!2 outs
0021	EDB3			46		OTIR	!programa interrupcion

```

0023 0E0B      47      LD      CTRLA
0025 0608      48      LD      B7B
0027 EDB3      49      OTIR      ; Programa el SID
0029 C9         50      RET

```

```

51
52
53 ; SUBROUTINA INTREC

```

```

54
55 ; Recibe un caracter de la terminal
56
002A 32A00 R 57 INTREC LD (SALVAA),A
002D B90C     58      IN      A,(DATOA) ; lee el caracter recibido

```

SIO.INT PAGE 2
STATEMENT ASM 5.8

LOC OBJ CODE M STMT SOURCE STATEMENT

```

002F FE1B      59      CP      PARA ;compara con ESCAPE
0031 2808      60      JR      Z,ALTO
0033 32A00 R 61      LD      (TECLA),A ;salva el caracter recibido
0036 3AA00 R 62      LD      A,(SALVAA)
0039 ED4D      63      RETI
003B E1         64      ALTO POP HL
003C 22A900 R 65      LD      (GUARDA),HL
003F 00         66      NOP ;CALL stres
0040 214E00 R 67      LD      HL,INTESP
0043 220000 R 68      LD      (VECTI),HL ;cambia vector de interrupcion
0046 214C00 R 69      LD      HL,ESPERA
0049 E5         70      PUSH HL
004A ED4D      71      RETI

```

15

```

72
73
74 ; SUBROUTINA ESPERA

```

```

75
76 ; Despues de una ? (detiene acciones) espera otro teclado
77

```

```

004C FB        78      ESPERA EI
004D 76        79      HALT

```

```

80
81
82 ; SUBROUTINA INTESP

```

```

83
84 ; Rut. de interr. que atiende todo teclado despues de un ESCAPE
85

```

```

004E E1        86      INTESP POP HL
004F 212A00 R 87      LD      HL,INTREC
0052 220000 R 88      LD      (VECTI),HL ;pone el vector de interrupcion
0055 B90C     89      IN      A,(DATOA) ;lee caracter recibido
0057 FE21     90      CP      CABORT ;compara con caracter de aborta
0059 2807     91      JR      Z,ABORTA ;si son iguales aborta
005B 2AA900 R 92      LD      HL,(GUARDA)
005E E5        93      PUSH HL ;pone dir. de retorno de la primer interr.

```

005F	00		94	NOP			;CALL idres
0060	ED4D		95	RETI			
0062	219400	R	96	ABORTA LD	HL,PRIN		;aborta es (PRIN en este caso)
0065	E5		97	PUSH	HL		;resresa a aborta
0066	ED4D		98	RETI			
			99				
			100				
			101	; SUBRUTINA	conin		
			102				
			103	; Recibe el ultimo caracter que se haya apretado en el teclado			
			104				
0068	21A800	R	105	conin LD	HL,TECLA		
006B	7E		106	LD	A,(HL)		;deja el ultimo dato oprimido en A
006C	3600		107	LD	(HL),0		;borra TECLA = 0
006E	C9		108	RET			
			109				
			110				
			111	; SUBRUTINA	conout		
			112				
			113	; Transmite un caracter a la terminal			
			114				
006F	32A800	R	115	conout LD	(SALVAA),A		
0072	3E00		116	VUEL2 LD	A,0		

16

LOC	OBJ CODE	M	STMT	SOURCE	STATEMENT	SIG.INT	PAGE 3 ASM 5.8
0074	D30D		117	OUT	(CTRLA),A		
0076	DB0D		118	IN	A,(CTRLA)		;lee REG. de lect. 0
0078	CB57		119	BIT	2,A		;prueba el bit 2 (listo para transmitir)
			120				;1 = Z=0, si buffer vacio
			121				;0 = Z=1, si buff. ocupado (en transm.)
007A	28F6		122	JR	Z,VUEL2		
007C	3AAB00	R	123	LD	A,(SALVAA)		
007F	FE0D		124	CP	CRET		;compara con retorno de carro
0081	200E		125	JR	NZ,SALTA		
0083	D30C		126	OUT	(DATOA),A		;transmite el caracter
0085	3E00		127	VUEL3 LD	A,0		
0087	D30D		128	OUT	(CTRLA),A		
0089	DB0D		129	IN	A,(CTRLA)		;lee REG. de lectura 0
008B	CB57		130	BIT	2,A		;prueba bit de buffer vacio
008D	28F6		131	JR	Z,VUEL3		
008F	3E0A		132	LD	A,LINEF		
0091	D30C		133	SALTA OUT	(DATOA),A		;envia caracter o line-feed
0093	C9		134	RET			
			135				
			136				
			137	; RUTINA	PRINCIPAL		
			138				
			139	; Realiza las funciones de un eco con la terminal			
			140				

0094	CD0C00	R	141	FRIN	CALL	coninit	
0097	FB		142	OTRO	EI		
0098	76		143		HALT		
0099	3E18		144		LD	A,18H	
009B	D30D		145		OUT	(CTRLA),A	;resetea el canal A
009D	CD0C00	R	146		CALL	coninit	
00A0	CD6800	R	147		CALL	conin	
00A3	CD6F00	R	148		CALL	conout	
00A6	18EC		149		JR	PRIN	
			150				
00A8	00		151	TECLA	DEFB	0	
00A9	0000		152	GUARDIA	DEFW	0	
00AB	00		153	SALVAA	DEFB	0	
			154				

%x



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

MATERIAL ADICIONAL.

PROF. LUIS PEÑARRIETA.

NOVIEMBRE, 1985.

Chart 1. Company and Configuration Data

COMPANY NAME AND ADDRESS	PRODUCT NAME	PRICE	HARDWARE REQUIREMENTS	OPERATING SYSTEM	WRITTEN IN	HARD DISK COMPATIBLE	MULTI-USER COMPATIBLE
<i>For the Apple</i> Apple Computer, Inc. 20525 Mariani Ave., Cupertino, CA 95014	Quick File III	\$100	128K Apple III, external drives	Apple III SOS	Pascal	y	n
Applied Software Tech. 14125 Capri Dr., Ste. 4, Los Gatos, CA 95030	Versa Form	\$389/\$495	Apple II (64K), 2 drives	UCSD Pascal	Pascal	y	y
Avant-Garde Creations Box 30160, Eugene, OR 97402	Complete Mailing and Billing System	\$75	Apple II	Apple II	Basic	n	n
High Technology Software Products Box 14665, Oklahoma City, OK 73113	Information & Data Master	\$100/\$150	48K Apple II, 1,2 disk drives	Apple DOS	Applesoft Basic	n	n
Information Unlimited Software 2401 Marinship Way, Sausalito, CA 94965	Datadex	\$150	Apple II (48K) 1 drive	DOS 3.3	Applesoft	y	y
LJK Enterprises, Inc. Box 10827, St. Louis, MO 63129	Data Perfect	\$100	48K Apple	DOS 3.3	Machine	n	y
Pascal Systems, Inc. 830 Menlo Ave., #109, Menlo Park, CA 94025	The Data Machine	\$625	Apple II/III, IBM PC (128K)	UCSD 2.1 and 2.4	UCSD Pascal	y	y
Readers Digest (Microcomputer Division) Pleasantville, NY 10570	List Maker	\$95	48K Apple II/II+, TRS-80 I/III	depends on version	Basic/Assembly	n	n
Sierra On-Line, Inc. 36575 Mudge Ranch Rd., Coarsegold, CA 93614	The General Manager	\$230	48K Apple II	Apple DOS	Assembly/Basic	y	n
Silicon Valley Systems 1625 El Camino Real, #4, Belmont, CA 94002	List Handler	\$90	48K Apple, 1 disk drive	DOS	Assembly	n	n
Software Publishing Corp. 1901 Landings Dr., Mountain View, CA 94043	PFS:File	\$125/\$175	Apple II (48K), Apple III (128K)	Apple's UCSD-p	Pascal	y	n
Software Technology for Computers 430 A Main St., Watertown, MA 02172	I/O-Version II	\$200	Apple II/II+ (48K) 2 drives	DOS 3.3	Assembly	y	n
Stoneware, Inc. 50 Belvedere St., San Rafael, CA 94901	DB Master	\$229	Apple II, 1-4 drives	n/a	Basic	y	n
Westware, Inc. 2455 SW 4th, Ontario, CA 97914	Systems II	\$425	Apple II (48K), 2 drives	DOS 3.3	Applesoft	y	n
<i>For CP/M computers</i> Ashton-Tate 9929 West Jefferson, Culver City, CA 90230	dBASE II	n/a	Z80, 8080, 8085/6/8	CP/M, MSDOS (16-bit)	Assembly	y	n
Chang Laboratories, Inc. 10228 N. Stelling Rd., Cupertino, CA 95014	Data Plan	n/a	CP/M	CP/M	n/a	y	n
Compumax Box 7239, Menlo Park, CA 94025	Microbase	\$149	Z80	CP/M	Basic	y	n
DJR Associates Inc. 303 S. Broadway, Tarrytown, NY 10591	FMS-80	\$500-\$990	48K RAM	CP/M, MP/M, Turbo Dos	Assembly, C	y	y
Friends Software Corp. Box 527, Berkeley, CA 94701	Friends Report Writer	\$295-\$495	56K bytes, 2 drives	CP/M	Assembly	y	n
International Software Enterprise, Inc. 85 W. Algonquin, Arlington Hts, IL 60005	MDBS	\$1500-\$5000	Z80, 8080/5/6/8 PDP-11	CP/M, MP/M, PCDOS, MSDOS	C	y	y
Micro Ap, Inc. 7033 Village Parkway, Dublin, CA 94568	Selector	\$900	52K working space	CP/M, MP/M, (80-86)	CBS0 Machine	y	y

y = yes; feature is included
n = no; feature is not included
n/a = information not available

Chart 1. Company and Configuration Data (continued)

COMPANY NAME AND ADDRESS	PRODUCT NAME	PRICE	HARDWARE REQUIREMENTS	OPERATING SYSTEM	WRITTEN IN	HARD DISK COMPATIBLE	
						HARD DISK COMPATIBLE	MULTI-USER COMPATIBLE
<i>For CP/M computers (continued)</i>							
Micro Applications Group 20201 Sherman Way #205, Canoga Park, CA 91306	MAG/Base	\$295-\$795	48K, Z80, 8080, 8086	CP/M, MP/M	CBasic/CB80	y	y
MicroPro 33 San Pablo, San Rafael, CA 94903	Infostar	n/a	48K, dual floppies	CP/M-80	8080 Assembly	y	n
Micro Data Base Systems Box 248, Lafayette, IN 47902	The Knowledge Manager	\$250	Z80, 8080/5/6, PDP-11	CP/M, PCDOS, TRSDOS	Assembly, C	y	n
MicroRIM, Inc. Box 585, Bellevue, WA 98009	MicroRIM	\$795	Z80, CP/M, 8080/5/6	CP/M	Fortran	y	n
Pearlsoft Box 13850, Salem, OR 97309	Personal Pearl	\$295	Z80, 8080, 8086	CP/M, SGS, MSDOS	Pascal	y	y
Quanteckna Research Corp. 6902 220th S.W., Mountlake Terrace, WA 98043	The Quad	\$495/\$595	Z80, 8080, 8085	CP/M, MP/M	CB-80	y	y
Structured Systems Group 5204 Claremont, Oakland, CA 94618	Analyst	\$250	48K RAM	CP/M	CBasic 2	y	y
<i>For other machines</i>							
American Planning Corp. 4600 Duke St., Alexandria, VA 22304	MIS Builder	\$495-\$5000	North Star Horizon/ Advantage	North Star DOS	APC Basic	y	y
B&B Software Box 2090, Ann Arbor, MI 48106	Corp	\$195	TRS-80 I/II/III	TRSDOS	Basic	y	n
Cado Systems Corp. 2771 Toledo St., Torrance, CA 90510	Wordbase	varies	Cado Computer System	Cado OS	Cado4	y	y
CRS Associates Box 40263, Philadelphia, PA 19106	Waloss II	\$250	64K, 1 drive TRS-80 II/III	TRSDOS	Basic	y	n
Dravac Ltd. 16 Muller Rd., Oakland, NJ 07436	ANDI	\$2500	AM-100, 32K, CRT	AMOS	Assembly	y	y
Insoft, Inc. 10175 SW Barbur Blvd #202B, Portland, OR 97219	Data Design	\$225	IBM (8088), 2 drives	MSDOS	Basic	y	n
Micro Architect, Inc. 96 Dothan St., Arlington, MA 02174	IDM-X	\$399-\$598	TRS-80 II, IBM PC	TRSDOS, PCDOS, CP/M 2.2	Basic	y	n
Phase One Systems, Inc. 7700 Edgewater St., #830, Oakland, CA 94621	Control	\$695	48K	Oasis	Basic/Assembly	y	y
Programming Technology 1417 Bridgeway, Sausalito, CA 94965	The Organization Analyst	\$287	IBM PC (64K+) 2 drives	IBM DOS	Pascal/Macro	y	n
Savvy Marketing, Int'l 100 S. Ellsworth 9th floor, San Mateo, CA 94401	Savvy	\$950	n/a	Savvy	Fortran	y	n
Super Soft, Inc. Box 1628, Champaign, IL 61820	Personal Data Base	\$125	IBM PC (48K)	IBM PC, DOS	Basic	y	n
Tamarack Software Water Street, Darby, MT 59829	The Wiz	\$130	Commodore 8032, 8050	Manufacturer	Basic/Assembly	y	n
Threshold Software, Inc. 1832 Tribute Rd., Ste. E, Sacramento, CA 95815	File/idea	\$250	HP-85, 1 drive	HP-85 (proprietary)	Basic	y	n
Vector Graphic 500 S. Ventura Park Rd., Thousand Oaks, CA 91320	Data Manager	\$495	Vector (64K)	CP/M (Vector only)	Basic	y	n

y = yes; feature is included
n = no; feature is not included
n/a = information not available

Chart 2. An Overview of Database Structure

PRODUCT NAME	MAXIMUM NUMBER OF RECORDS PER FILE	FILES HAVE FIXED OR VARIABLE RECORD SIZES	MAXIMUM NUMBER OF FIELDS PER RECORD	MAXIMUM FIELD SIZE IN CHARACTERS	FORMAT OF STORED FILES (i.e. HOW THEY ARE STORED ON DISK)	CAN NON-DATABASE PROGRAMS ACCESS FILES CREATED BY THE DATABASE PROGRAM?	HOW ARE DATABASE FILES INDEXED?	MAXIMUM NUMBER OF INDEXES	SPECIAL FEATURES AND PROGRAMS
<i>For the Apple</i> Quick File III	30K-110K	variable	15	78	packed binary, ASCII	y*	other	15	
Versa Form	300	variable	50-75	78	non-std. Pascal files	y*	sep. indexes	1	
Complete Mailing Label and Billing System	1,200	variable	17	28	Apple random text	y	sep. indexes	17	name, phone, zip lists, 2-level search, alphabetic directory
Information & Data Master	100	variable	20	99	ASCII	y	sep. indexes	5	
Datadex	n/a	either	50	38	ASCII	y	other	1	user-written programs can be used on data and called from program
Data Perfect	variable	either	32	127	Text files	y*	relation tags	variable	can design specialized screen masks
The Data Machine	32,767	either	40/100	60	packed binary, ASCII	y	sep. indexes	1	DIF-file interface, Pascal Utilities
List Maker	250	either	12	30	ASCII	n	sep. indexes	3	
The General Manager	16M bytes	variable	99	39	packed binary	y	relation tags	1	Interface to most databases
List Handler	3,000	variable	250	250	Nibble format	y*	other	unlimited	label, list and letter printer
PFS:File	1,000-3,200	variable	1,500-3,200	839-1,678	packed binary	y	relation tags	n/a	
I/O-Version II	1,600	either	40	1,440	packed binary	y	relation tags	2	Phonetic search capability
DB Master	<6M bytes	either	200	220	packed binary	y*	sep. indexes	10	utility and stat programs
Systems II	700	variable	40	25	ASCII	y	sep. indexes	1	
<i>For CP/M computers</i> dBASE II	65,535	variable	32	254	ASCII	y*	other	7	
Data Plan	64K	variable	32	99	ASCII	y	sep. indexes	n/a	
Microbase	4,000	variable	50-800	29	packed binary, ASCII	y	sep. indexes	1	backup, reload, mailing label
FMS-80	65,535	either	255	255	packed binary, ASCII, other	y	sep ind., rel. tag	unlimited	report generator, menu creator, "Transform" utility
Friends Report Writer	85,000	either	ltd. by memory	256	packed binary, ASCII	y	other	n/a	reads many other database files, has multi-dimensional cross tabulation
MDBS	unlimited	variable	65,535	65,535	special internal form	y	other	unlimited	manipulation language, retrieval system generates output
Selector	99,999	variable	89	screen width	ASCII	y	sep. indexes	99	auto-pilot

The "raw power" of a database program can be measured by the capacity of the system. The differences in the systems can be seen in the maximum field size, and the format of stored files. The number of indexes available is a measure of how many ways of organizing the data can exist simultaneously. (In other words, a sales file could be indexed or "ordered" by invoice number, date, customer and salesman, if four indexes were simultaneously available.) The ability to access database files with non-database programs allows a user to create custom applications and possibly interface with other packaged software.

Key

y = yes; feature is included

n = no; feature is not included

n/a = information not available

*non-database programs can access these files, but only with the aid of a "file translation" program.

Chart 2. An Overview of Database Structure (continued)

PRODUCT NAME	MAXIMUM NUMBER OF RECORDS PER FILE	FILES HAVE FIXED, OR VARIABLE RECORD SIZES	MAXIMUM NUMBER OF FIELDS PER RECORD	MAXIMUM FIELD SIZE IN CHARACTERS	FORMAT OF STORED FILES (i.e. HOW THEY ARE STORED ON DISK)	CAN NON-DATABASE PROGRAMS ACCESS FILES CREATED BY THE DATABASE PROGRAM?	HOW ARE DATABASE FILES INDEXED?	MAXIMUM NUMBER OF INDEXES	SPECIAL FEATURES AND PROGRAMS
<i>For CP/M computers (continued)</i>									
MAG/Base	2,600	either	999	36	ASCII	yes	rel. tags, sep. indexes	99	screen formatting, file management
Infostar	ltd. by disk size	variable	255	120	ASCII	y	sep. indexes	1	
The Knowledge Manager	65,535	either	255	65,535	packed binary, ASCII, other	y*	sep. index, other	unlimited	integrated spreadsheet, table processing & programming language
MicroRIM	999,999,999	either	127	254	MicroRIM binary	y	other	127	direct access to database
Personal Pearl	no limit	variable	250	screen width	variable length	y*	sep. indexes	unlimited	sort, file maintenance, compress data, rebuild index
The Quad	65,535	variable	30	30	ASCII	y	relation tags	2	payroll, linking, data conversion
Analyst	ltd. by storage	variable	50	1-255	ASCII	y	sep. indexes	n/a	create, modify, print, select
<i>For other machines</i>									
MIS Builder	disk limited	fixed	99	40	ASCII	y	sep. indexes	15	access data files, full system utilities
Corp	n/a	variable	n/a	30	packed binary	no	relation tags	n/a	
Wordbase	4,194,303	fixed	240	255	packed binary	y	sep. indexes	1	any sub-program may be encoded in Basic language and invoked by DBMS
Waloss II	variable	either	25	250	packed binary	y	sep. indexes	1	
ANDI	65,535	fixed	63	9,011	float, binary, ASCII	y	sep. indexes	unlimited	maintenance utilities, program generation sub-systems
Data Design	65,000	variable	40	79	packed binary	y	sep. indexes	26	backup, restore, form letter programs
IDM-X	30,000	variable	60	255	packed binary, ASCII	y	other	1	text formatter, full utilities
Control	65,535	either	170	60	packed binary	y	sep. indexes	1	forms option
The Organization Analyst	unlimited	variable	ltd. by memory	256	Pascal formatted	y	other	1	
Savvy	20,239	n/a	255	255	ASCII	y	sep. indexes	255	Robot programmer
Personal Data Base	unlimited	variable	20	50	packed binary	no	sep. indexes	unlimited	
The Wiz	300,000	variable	64	78	ASCII	y*	other	n/a	
File/idea	2,000	variable	25	95	ASCII	y*	sep. indexes	5	
Data manager	disk limited	variable	99	70	ASCII	y*	sep. indexes	3	

The "raw power" of a database program can be measured by the capacity of the system. The differences in the systems can be seen in the maximum field size, and the format of stored files. The number of indexes available is a measure of how many ways of organizing the data can exist simultaneously. (In other words, a sales file could be indexed or "ordered" by invoice number, date, customer and salesman, if four indexes were simultaneously available.) The ability to access database files with non-database programs allows a user to create custom applications and possibly interface with other packaged software.

Key

y = yes; feature is included

n = no; feature is not included

n/a = information not available

*non-database programs can access these files, but only with the aid of a "file translation" program.

Chart 3. Update on Updates

PRODUCT NAME	ABILITY TO UPDATE MORE THAN ONE FILE SIMULTANEOUSLY	ABILITY TO UPDATE FILES SELECTIVELY	ABILITY TO PERFORM MATH CALCULATION WITH UPDATE	CAPABILITY TO PERFORM LOGICAL COMPARISON IN UPDATE FUNCTION	CAN ONE DATABASE OPERATE (OR UPDATE) ANOTHER?	
					MERGE	APPEND
<i>For the Apple:</i>						
Quick File III	n	y	n	n	n	n
Versa Form	n	y	y	y	n	n
Complete Mailing Label and Billing System	n/a	n/a	n/a	n/a	n	y
Information & Data Master	n/a	n/a	n/a	n/a	n	y
Datadex	n/a	n/a	n/a	n/a	n/a	n/a
Data Perfect	n	y	y	y	y	n
The Data Machine	n	y	y	y	y	y
List Maker	n	y	n	n	y	y
The General Manager	n	y	y	y	y	n
List Handler	n	y	n	n	y	y
PFS:File	n	n	n	y	n	y
IFO-Version II	n	y	y	y	n	n
DB Master	y	n	y	n	y	n
Systems II	n	n	y	n	n	n
<i>For CP/M computers:</i>						
dBASE II	n	y	y	y	y	y
Data Plan	n/a	n/a	n/a	n/a	y	y
Microbase	n	y	n	n	n	n
FMS-80	y	y	y	y	y	y
Friends Report Writer	y	y	y	y	y	n
MDBS	y	y	y	y	n	n
Selector	y	y	y	y	y	y
MAG/Base	y	y	y	n	y	y
Infostar	y	y	y	y	y	y
The Knowledge Manager	y	y	y	y	y	y
MicroRIM	y	y	n	n	y	y
Personal Pearl	n	y	y	y	y	y
The Quad	y	y	y	y	y	y
Analyst	y	y	y	n	n	n
<i>For other machines:</i>						
MIS Builder	y	y	y	y	y	y
Corp	n	y	n	n	n	n
Wordbase	n	y	y	y	y	y
Waloss II	y	y	y	n	y	n
ANDI	y	y	y	n	y	y
Data Design	n	y	y	n	n	n
IDM-X	n	y	y	y	y	y
Control	n	y	n	n	n	n
The Organization Analyst	y	y	n	n	y	y
Savvy	y	y	y	y	y	y
Personal Data Base	n	y	n	n	n	n
The Wiz	n	y	n	n	y	n
File/idea	n	y	y	n	n	n
Data Manager	n	y	y	y	n	y

The ability of a database program to update or modify a database file from another database file is important in many business applications. For example, an accounts receivable transaction file may be updated by sales transactions and cash receipts transactions (two separate files). When creating an application with a database management program, the systems designer should have some flexibility. The several different kinds of "update" capabilities are summarized above. Manufacturers of programs with "n/a" notations had no response to these survey questions about updates.

Key:
 y = yes; feature is included
 n = no; feature is not included
 n/a = information not available

Special Report
Continued from page 66

Chart 4. Program Documentation Survey

PRODUCT NAME	COMPUTER INSTALLATION HELP	SAMPLE PROGRAMS	MANUAL LENGTH (PAGES)
<i>For the Apple:</i>			
Quick File III	n	y	180
Versa Form	y	y	220
Complete Mailing Label and Billing System	n	y	n/a
Information & Data Master	n	n	200
Datadex	n	n	95
Data Perfect	n	n	110
The Data Machine	y	y	185
List Maker	n	y	80
The General Manager	n	y	150
List Handler	n	y	73
PFS:File	n	n	100
IFO-Version II	n	n	200
DB Master	n	n	n/a
Systems II	n	y	25
<i>For CP/M computers:</i>			
dBASE II	n	y	300
Data Plan	y	y	n/a
Microbase	n	y	n/a
FMS-80	y	y	n/a
Friends Report Writer	y	y	120
MDBS	y	y	450
Selector	y	y	352
MAG/Base	y	y	n/a
Infostar	n	y	600
The Knowledge Manager	y	y	300
MicroRIM	y	y	150
Personal Pearl	y	y	76-184
The Quad	y	y	400
Analyst	n	n	n/a
<i>For other machines:</i>			
MIS Builder	n	y	300
Corp	n	y	27
Wordbase	n	y	n/a
Waloss II	y	n	75
ANDI	n	y	400+
Data Design	n	y	n/a
IDM-X	y	n	60
Control	n	y	54
The Organization Analyst	n	y	150
Savvy	y	y	n/a
Personal Data Base	n	y	50
The Wiz	n	y	120
Fileidea	n	y	60
Data Manager	n	n	100

Chart 5. Report Generator Features

"PRINT MASKS"				IS REPORT GENERATOR SUITABLE FOR THE PREPARATION OF		
DOLLARS	WHOLE NUMBERS	NEGATIVE SIGNS	EXPO-NENTIAL	CHECKS	INVOICES & BILLINGS	LISTS
y	y	n	n	y	y	y
n	n	n	n	y	y	y
n	n	n	n	n	n	y
y	y	n	n	n	n	y
y	y	n	n	y	y	y
y	y	y	y	y	y	y
n	n	n	n	n	y	y
y	y	y	y	y	y	y
n	n	n	n	y	y	y
n	n	n	n	n	n	y
y	y	n	n	y	y	y
y	y	n	n	y	y	y
n	n	n	n	n	n	y
y	y	y	n	n	n	y
y	n	y	n	y	y	y
n	y	n	n	n	n	y
y	y	y	n	y	y	y
n	y	n	n	n	n	y
y	y	y	y	y	y	y
y	y	y	n	y	y	y
y	y	y	y	y	y	y
y	y	y	n	y	y	y
y	y	y	y	y	y	y
y	y	y	n	y	y	y
y	y	y	y	y	y	y
y	y	y	n	y	y	y
y	y	y	y	y	y	y
y	y	y	n	y	y	y
y	y	y	n	n	n	n
y	n	y	n	y	y	y
n	n	n	n	n	n	y
y	y	n	n	y	y	y
y	y	y	y	y	y	y
n	y	y	n	n	n	n

Program documentation can make the difference between a successful installation and a frustrated user with a system that delivers only a fraction of its potential. While manual length is not an all-inclusive indicator, it can provide a clue as to a combination of program complexity and level of documentation. (In defense of short manuals, some programs—a minority—are so user-friendly that they don't require extensive documentation.)

Key:
y = yes; feature is included
n = no; feature is not included

Key:
y = yes; feature is included
n = no; feature is not included
n/a = information not available

Chart 6. Inquiry Functions

PRODUCT NAME	A) Read and search						Miscellaneous			
	LAST RECORD	PREVIOUS RECORD	NEXT RECORD	SEARCH FOR RECORD NUMBER	SEARCH WITH FIELD	COMPARE	D) USES WILD CARDS	C) READ AND PROCESS DATA	D) BUILT-IN HELP SCREEN	D) HELP SCREEN USER-DEFINED
<i>For the Apple:</i>										
Quick File III	y	y	y	n	y	y	y	y	y	n
Versa Form	y	y	y	y	y	y	y	n	y	n
Complete Mailing Label and Billing System	n	n	n	y	n	y	n	n	y	n
Information & Data Master	y	y	y	y	y	y	y	n	n	n
Datadex	y	y	y	y	n	n	n	y	n	n
Data Perfect	y	y	y	y	y	n	y	y	n	y
The Data Machine	n	n	y	y	y	n	y	y	y	n
List Maker	y	y	y	y	y	n	n	n	y	n
The General Manager	n	n	y	n	y	y	y	y	y	y
List Handler	n	y	y	y	n	n	y	n	y	n
PFS:File	y	y	y	n	y	y	y	y	n	y
I/O-Version II	y	y	y	y	y	y	y	n	y	n
DB Master	y	n	y	y	y	n	y	n	y	n
Systems II	n	n	n	y	y	y	n	y	n	n
<i>For CP/M computers:</i>										
dBASE II	y	y	y	y	y	y	y	y	n	n
Data Plan	y	y	y	n	y	n	y	y	y	n
Microbase	n	n	y	n	y	y	n	n	y	n
FMS-80	y	y	y	y	y	n	y	y	y	y
Friends Report Writer	n	n	n	n	y	y	n	y	y	y
MDBS	y	y	y	y	y	y	y	y	n	y
Selector	y	y	y	n	y	y	n	y	y	n
MAG/Base	y	y	y	n	y	y	y	n	y	n
Infostar	n	y	y	n	y	y	n	y	y	n
The Knowledge Manager	y	y	y	y	y	y	y	y	n	y
MicroRIM	n	n	n	n	y	y	n	y	y	n
Personal Pearl	y	y	y	y	y	y	y	y	y	y
The Quad	y	y	y	y	y	y	n	y	y	n
Analyst	y	y	y	y	y	y	y	y	n	n
<i>For other machines:</i>										
MIS Builder	n	n	y	y	y	y	n	y	y	n
Corp	n	n	n	n	y	n	y	y	n	n
Wordbase	y	y	y	y	y	y	y	n	y	y
Waloss II	y	y	y	y	y	y	y	n	n	n
ANDI	n	n	y	y	y	n	y	y	y	y
Data Design	y	y	y	y	y	y	y	y	y	n
IDM-X	y	y	y	y	y	y	n	y	y	n
Control	n	n	n	y	y	y	y	y	n	y
The Organization Analyst	n	n	n	y	y	y	y	y	y	n
Savvy	y	y	y	y	y	y	y	y	y	y
Personal Data Base	n	y	y	y	y	n	y	n	y	n
The Wiz	y	n	y	y	y	y	y	y	y	n
File/idea	y	y	y	y	y	n	y	n	y	n
Data Manager	n	n	y	n	y	y	n	y	y	n

- (A) The ways a user can inquire of the database vary between systems. Ideally, a user should have as many ways as possible to "move around" in the database, while searching for information. If a system has only a limited search capability, the user may well become frustrated in an attempt to locate information within the database.
- (B) A wild card, like CP/M's "*", allows a user to search for records when only incomplete information exists. For example, if all persons in a customer file with last names beginning with "S" were desired, the wild card could be used to specify them as follows: "S*".
- (C) The ability of the inquiry function to read and simultaneously process data can be extremely valuable in creating systems that minimize storage space requirements. A code or abbreviated key for a field may be used in place of a full data item and the correct data item interpreted or calculated at inquiry time. A practical use of this type of "read and process" data function occurs when "multilayer" prices are used in an inventory file. Rather than store each price, the system may store only one price, with several discount percentages. Upon inquiry, the system will calculate dollar prices for user viewing.
- (D) Built-in help screens allow the user to use and access the database system without constant reference to the instruction manual. The ability of a user to create his own help screens is an important part of a fully "user-friendly" customized application package.

Key:
 y = yes; feature is included
 n = no; feature is not included

Chart 7. Input Edit Functions

PRODUCT NAME	UNUSUAL INPUT EDIT ATTRIBUTES (TESTS FOR FORM)						CONDITIONAL LOGIC			
	TIME	JULIAN DATE	SOCIAL SECURITY #	TELEPHONE #	WHOLE #	DOLLARS & CENTS	NUMERIC		ALPHA	
							IF/AND/OR	RANGE	IF/AND/OR	RANGE
<i>For the Apple:</i>										
Quick File III	y	n	n	n	y	y	y	y	y	y
Versa Form	n	n	y	y	y	y	n	y	n	y
Complete Mailing Label and Billing System	y	n	y	y	y	y	n	n	n	n
Information & Data Master	y	y	y	y	y	y	n	n	n	y
Datadex	n	n	n	n	n	n	n	n	n	n
Data Perfect	y	y	y	y	y	y	n	n	n	n
The Data Machine	n	n	n	n	n	n	y	y	y	y
List Maker	y	n	n	n	n	n	n	n	n	n
The General Manager	n	n	n	n	n	y	n	n	n	n
List Handler	n	n	n	n	y	y	y	y	y	y
PFS:File	y	n	y	y	y	y	y	y	y	y
I/O-Version II	y	n	y	y	y	y	y	y	y	y
DB Master	n	n	n	y	y	y	n	y	n	n
Systems II	y	n	y	y	y	y	n	y	n	y
<i>For CPM computers:</i>										
dBASE II	y	y	y	y	y	y	y	y	y	y
Data Plan	n	n	y	y	y	n	n	n	n	n
Microbase	y	y	y	y	y	y	y	y	y	y
FMS-80	y	y	y	y	y	y	y	y	y	y
Friends Report Writer	y	n	y	y	y	y	y	y	y	y
MDBS	n	y	n	n	n	n	n	y	n	y
Selector	y	n	y	y	y	y	y	y	y	y
MAG/Base	y	y	y	y	y	y	y	y	y	y
Infostar	y	y	y	y	y	y	y	y	y	y
The Knowledge Manager	y	n	n	n	y	y	y	y	y	y
MicroRIM	y	y	y	y	y	y	y	y	y	y
Personal Pearl	y	y	n	y	y	y	y	y	y	y
The Quad	n	n	n	n	y	y	n	y	n	n
Analyst	y	y	y	y	y	y	y	y	y	y
<i>For other machines:</i>										
MIS Builder	n	n	n	n	n	n	y	y	y	y
Corp	y	y	y	y	y	y	y	y	y	y
Wordbase	n	n	n	n	n	n	y	y	y	y
Waloss II	n	y	n	n	y	n	n	y	n	y
ANDI	n	n	n	n	n	n	n	y	n	n
Data Design	n	y	y	y	y	y	n	y	n	y
IDM-X	n	y	n	n	y	y	n	y	n	y
Control	n	n	n	n	y	y	y	y	y	y
The Organization Analyst	y	y	y	y	y	y	y	y	y	y
Savvy	y	y	n	n	y	y	n	n	n	n
Personal Data Base	y	n	y	y	y	y	n	n	n	n
The Wiz	y	y	y	y	y	y	y	y	y	y
File/idea	y	n	n	y	y	y	n	n	n	n
Data manager	y	n	y	y	y	y	n	y	n	y

Many programs offer special "tests" that check for data format, data range, or data content. A few programs even allow for "conditional logic" of the order "if and/or" for user-specified parameters. These extra "tests" are an integral part of an error-free database program application, and become even more critical in a multi-user complex environment.

Key:
 y = yes; feature is included
 n = no; feature is not included

SELECCION DE UNA MICROCOMPUTADORA

- ¿Se justifica comprarla?

BENEFICIOS QUE PUEDE TRAER.

* Manejo eficiente de información

- reporte semanal o diario
- información actualizada
- facilita toma de decisiones

* Reducción de costos

- Reduce inversiones en inventarios
- Aprovisionamiento óptimo
- Ordenes de compra automáticos
- Evita servicios periódicos de contador

* Aumenta rendimiento 🍷

- Genera facturas rapido
- Estatus de pago de clientes
- Clasificación o historial de clientes
- Análisis detallado de ventas

* Competir mejor en el mercado

- Facilita:

incrementar ¹⁰ productividad

mejorar eficiencia

mejorar atención a clientes

aumentar confiabilidad

mejorar precios de venta

ampliar rangos de crédito

Aspectos importantes en Selección

- Costo total hardware
- Costo total software de sistema
- Costo total software de aplicación
- Costos adicionales o imprevistos
- Costo de instalación
- Mantenimiento
- Detallada clarificación de como el sistema propuesto cumple los requerimientos
- Tiempos de entrega
- Plan de Implementación, debe cubrir
 - Firma del contrato
 - Desarrollo o adaptaciones de los programas de aplicación
 - Instalación
 - Entrenamiento personal
 - Pruebas de calidad
 - Documentación amplia y clara.

CRITERIOS DE SELECCION

2

Guia para la Evaluación de Propuestas

- Demostración de operación
- Analizar comentarios y experiencia de usuarios de equipo idéntico
- Crecimiento futuro del sistema
- Relación mantenimiento vs. horas de trabajo.
- Procedimientos de recuperación en casos de falla.
- Si las fallas son muy frecuentes saber de antemano si es preferible duplicar el equipo o cubrir un nivel de mantenimiento más amplio.
- Eventos de emergencia
- ¿historial de confiabilidad del equipo?
- ¿Instalaciones especiales?
- Mantenimiento del software
- Adaptación de los paquetes de aplicación si son estandar

— Experiencia del vendedor en:

- area de computadoras
- industria particular del cliente

13

— Claridad de la garantía

— Servicio en los lugares de operación

— Opciones de financiamiento del sistema

— ¿Usa lenguaje estandar en software de aplicación?

Gastos aparte del equipo:

- * Honorarios consultor
- * Entrenamiento personal
- * Nuevos procedimientos
- * Captura de datos
- * Conversión y gastos paralelos
- * Refacciones
- * Seguro
- * Gastos legales
- * Adptación instalaciones

CRITERIO DE SELECCION

14

- Responde a las especificaciones
- Operación a niveles adecuados
- Expansión futura
- Confiabilidad del fabricante y vendedor
- Evaluación según la guía de selección

Aplicaciones

15

- Instrumentación y control
- Telecomunicaciones y transmisión de datos
- Medicina
- Sistemas de Información, procesamiento de datos
- Educativos
- Personales y caseras
- Juegos y entretenimientos

Instrumentación y Control

26

- * Aplicaciones Industriales
- * Control de procesos
- * Control de calidad
- * Control numérico en Maquinas herramientas
- * Control directo de máquinas
- * Control y manejo de líneas de producción
- * Robots
- * Pruebas automáticas e inspección
- * Adquisición de datos remotos
- * Control y análisis de experimentos de laboratorio
- * Control de tráfico
- * Control automático de barcos, trenes, aviones
- * Automóviles
- * Instrumentos de medición
- * Terminales inteligentes
- * Periféricos

Aplicaciones Industriales

17

- Generación, transporte y distribución de energía eléctrica
- Industria textil
- Industria del cemento
- Industria del vidrio
- Industria del acero, metal, pelletizadoras
- Minas
- Industria petroquímica
- Oleoductos y gasoductos
- Pulpa y papel
- Industria lantera
- Transporte y distribución de agua
- Control automático de trenes rápidos y subterráneos
- Producción de alimentos

Telecomunicaciones y transmisión de datos

13

- * Telemetria
- * Switcheo de mensajes (telefonos)
- * Controladores de comunicaciones para grandes computadoras
- * Concentradores de líneas de comunicación
- * Redes de computadoras
- * Control de comunicaciones via Satelite y microndas.
- * Control de tráfico de comunicaciones
- * Comunicaciones via fibras ópticas

Aplicaciones Médicas

19

- * Monitoreo de presión y flujo sanguíneo
- * Electrocardiografía
- * Aparatos de soporte para sordo-mudos y ciegos
- * Facilidades a menos-validos, manejo de articulaciones, prótesis
- * Tomografía computarizada
- * Control y disminución de radiaciones
- * Sistemas expertos, diagnósticos automáticos
- * Procesamiento de señales biomédicas
- * Procesamiento de imágenes, radiografías
- * Modelado de sistemas fisiológicos, psicológicos, etc.
- * Instrumentación biomédica

Sistemas de Información

20

- * Manejadores de bases de datos
- * Inventarios
- * Manejo de clientes y/o proveedores
- * Nominas y pagos
- * Adquisiciones
- * Sistemas gerenciales
- * Procesadores de palabra
- * Editores inteligentes
- * Buzones electrónicos
- * Indices, catálogos y directorios
- * Graficadores
- * Formateadores de texto
- * Capturadoras de datos
- * Acceso a bancos de información

- Educcionales

* Instrutores de personal

* Simuladores

* Educacion Infantil

* Enseñanza ayudada por computadora

* Facilidades para la generacion de audiovisuales

* Facilidades para la generacion de cursos

* Evaluacion de alumnos

- En línea

- Fuera de línea

JUEGOS Y ENTRETENIMIENTOS

22

* Juegos de video

- ping-pong
- futbol, etc.

* Juegos de azar

- generador de números aleatorios

Aplicaciones personales y caseras


- * Discador de telefonos automático
- * Recordador de citas y compromisos
- * Control de equipo casero
 - lavadoras de ropa y platos
 - Estufas
 - Hornos de micro-ondas
 - Aspiradoras automáticas
 - Televisores
 - Secadores de ropa
- * Recibidor de llamadas telefónicas
- * Manejar dispositivos a distancia (por telefono)
- * Control de puertas y ventanas contra ladrones
- * Llamador automático a bomberos, dueño, policia, etc.
- * Agenda computarizada

APLICACIÓN: WORD PROCESSING

* PRODUCCIÓN DE DOCUMENTOS DE MEDIANA A ALTA CALIDAD.

* REQUIERE DE: EDITOR (PANTALLA) Y FORMATEADOR DE TEXTOS (FORMATTER II, SCRIBE etc.).

* PASOS DE EJECUCIÓN.



* EDICIÓN DE: PANFLETOS, CARTAS, ARTÍCULOS, TESIS, LIBROS, REPORTES, MACHOTES, ETC.

* CARACTERÍSTICAS PRINCIPALES.

- SELECCIÓN DE TIPO DE DOCUMENTO (DEFAULT).
- CREACIÓN DE UN NUEVO TIPO DE DOCUMENTO
- MODIFICACION A UN TIPO DE DOCUMENTO ESTANDARDO.
- PARRAFEO y SILABEO AUTOMÁTICOS
- CONTROL (AUTOMÁTICO O NO) DEL ESTILO DE LA HOJA.
 - SAUERRIAS
 - MARGENES SUP., INF., IZQ y DER.
- MANEJO DE ENCABEZADOS y PIES DE HOJA (PÁGINA), ASÍ COMO DE LA NUMERACIÓN

-- CONTINUAN LAS CARACTERÍSTICAS --

- MANEJO AUTOMÁTICO DE REGIONES DE TEXTO

- NUMERACIÓN DE PÁRRAFOS

- MARCAS EN LOS

- RESPETO DE ZONAS DE TEXTO

- FORMATEO ESPECIAL DE E. DE TEXTO.

- MANEJO DE NUMERACIONES (CONTADORES)

- DE CAPÍTULO, DE SECCIONES, SUBSECCIONES,
PÁRRAFOS, ETC.

- FIGURAS, TABLAS

- PALABRAS, LETRAS O SIGNOS.

- MANEJO DE ROMPIMIENTOS:

- DE PALABRAS

- DE LÍNEAS

- DE PÁGINAS

- MANEJO DE MARGENES:

- LIBRES

- FIGURAS Y TABLAS (CREACIÓN).

- PIES DE PÁGINAS

"FACILIDADES" PARA CREACIÓN DE TABLAS, FIGURAS Y DIBUJOS.

- MANEJO DE REFERENCIAS:

- CREACIÓN, PÁGINAS, CAPS., SECS., MARCAS
EN LOS TEXTOS.

- BIBLIOGRÁFICAS.

- SELECCIÓN DE TIPOS ("FONTS"):

- NEGRIAS, CURSIVAS, ITALICAS, SOBAYADAS,
GOTICAS, MAYUSCULAS ETC

- SÍMBOLOS MATEMÁTICOS Y DE
ESCRITURA (CORCHETES).

- CREACIÓN DE NUEVOS "FONTS".

SOFTWARE DE APLICACION

- Multiplan tablas (spreadsheet)
63 col. x 255 rengl.
- Paquete administrativo Administración del tiempo
" " de proyectos
" " personal
- Visicalc tablas
- Visifile manejador de archivos
- Visidex Organiza información del personal,
alerta y avisa eventos
- Visiplot Analisis Financiero
- Visifrend/plot Captura, transforma y proyecta
series de tiempo (Ruta Critica)
Grafica resultados.
- Visischedule Planea desarrollo de proyectos,
citas, calendarización
- Visiterm Comunica Apple II con otras comput.
transferencia de archivos

- Desktop/PLAN Modelo de planeación financiera
- Wordstar Procesador de palabra
- Spellstar Corrector de ortografía
- Mail/merge Mezclador de archivos de propósito múltiple
- Databstar Captura, recuperación y actualización de datos, facilita el diseño del formato y pantalla.
- Super sort Sortea y mezcla datos a alta velocidad
Maneja 32 archivos simultáneamente
velocidad 560 records/minuto
- WordMaster Editor de texto
- Calcstar Tablas y modelado financiero
- Infostar Generador de reportes
- Contabilidad Retail Science Inc.
 - Gerencia
 - Cantidades recibidas
 - Cuentas por pagar
 - n por cobrar
- Power text procesador de palabra
- dBASE II Manejador de base de datos

PAQUETES DE APLICACION EN MÉXICO

- Contabilidad
- Nominas
- Inventarios
- Cuentas por cobrar
- Sistema de producción
- Presupuesto y control de obra
- Fraccionamientos y venta departamentos
- Seguros y Aseguradoras
- Farmacias
- Estimaciones y aprovisionamiento de insumos.



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

A N E X O S

NOVIEMBRE, 1985

Table of Contents

1. SISTEMAS DE ADQUISICION DE DATOS	0
1.1. INTRODUCCION	0
1.1.1. CONSIDERACIONES	1
1.2. CONVERSION DIRECTA	3
1.3. PREAMPLIFICACION Y CONVERSION DIRECTA	3
1.4. MUESTREO Y CONVERSION	4
1.5. ACONDICIONAMIENTO DE SEÑALES	5
1.6. TRATAMIENTO DEL RUIDO	5
2. ESPECIFICACION DE CONVERTIDORES	10
2.1. CONVERTIDOR DIGITAL/ANALOGICO	10
2.2. CONVERTIDOR ANALOGICO/DIGITAL	10
2.3. MODOS DE REPRESENTACION DE LAS SALIDAS	11
2.4. CODIGOS BIPOLARES	13
3. CONVERTIDORES DIGITAL-ANALOGICOS	15
3.1. EL VDAC: SALIDA EN VOLTAJE	15
3.2. EL IDAC: SALIDA EN CORRIENTE	18
3.3. EL MDAC: CAD MULTIPLICANTE	19
3.4. ESPECIFICACIONES ELECTRICAS	19
3.4.1. RESOLUCION	19
3.4.2. LINEALIDAD	20
3.4.3. OFFSET	20
3.4.4. EXACTITUD ABSOLUTA	20
3.4.5. EXACTITUD RELATIVA	20
3.4.6. SETTLING TIME	24
4. CONVERTIDORES ANALOGICO-DIGITAL "ADC"	25
4.1. TECNICAS DE CONVERSION	25
4.1.1. COMPARADORES	25
4.1.2. ESCALERA RAMPA Y COMPARACION	25
4.1.3. TRACKING	28
4.1.4. APROXIMACIONES SUCESIVAS	28
4.1.5. INTEGRACION SIMPLE	28
4.1.6. INTEGRACION DOBLE	32
4.1.7. VOLTAJE A FRECUENCIA	33
4.2. ESPECIFICACIONES	34
4.2.1. EXACTITUD	34
4.2.2. ERROR DE CUANTIZACION	34
4.2.3. LINEALIDAD	34
4.2.4. RESOLUCION	34
4.2.5. OFFSET	34
4.2.6. GANANCIA O FACTOR DE ESCALA	35
4.2.7. TIEMPO DE CONVERSION	35
4.2.8. ESTABILIDAD TERMICA	35
4.3. INTERFASEO CON MICROPROCESADORES	35
4.4. APLICACIONES	37
5. ACOPLADORES OPTICOS	38
5.1. INTRODUCCION	38
5.2. CARACTERISTICAS	38
5.2.1. AISLAMIENTO DE ALTO VOLTAJE	38
5.2.2. AISLAMIENTO AL RUIDO	38

5.2.3. TAMAÑO	39
5.2.4. VELOCIDAD DE RESPUESTA	39
5.3. APLICACIONES	39
5.3.1. SEÑALES DE I/O DE POTENCIA	39
5.3.2. CONTROL DE SISTEMAS DE POTENCIA	40
BIBLIOGRAFIA	40

List of Figures

Figure 1-1: Conversión directa. Configuración del Sistema de Adquisición de datos más simple	3
Figure 1-2: Convertidor A/D con preamplificador	3
Figure 1-3: Sistema de adquisición de datos de canal simple con muestreador S/B	4
Figure 1-4: Multiplexeo de bajo nivel	6
Figure 1-5: Esquema básico de conversión en multicanal Multiplexado antes de la transmisión	6
Figure 1-6: Sistema de muestreo multiplexado simultáneamente	6
Figure 2-1: Código Binario Natural	13
Figure 2-2: Binario con offset	13
Figure 2-3: Primeros Complementarios	14
Figure 2-4: Segundos Complementarios	14
Figure 3-1: DAC de Resistencias pesadas	15
Figure 3-2: DAC de red R-2R	15
Figure 3-3: DAC BCD con resistencias pesadas	16
Figure 3-4: DAC BCD con red R-2R	16
Figure 3-5: Esquema simplificado de un IDAC	18
Figure 3-6: Lineal	20
Figure 3-7: DAC no monotónico	20
Figure 3-8: No linealidad de un DAC	20
Figure 3-9: Settling time de un D/AC	24
Figure 4-1: Encodificador de n niveles	25
Figure 4-2: ADC de Escalera Rampa y Comparación	25
Figure 4-3: ADC Tracking	28
Figure 4-4: Comparación de Métodos de Conversión	28
Figure 4-5: ADC de Pendiente Simple	28
Figure 4-6: ADC de Doble Pendiente	32
Figure 4-7: Operación de un ADC de Doble Pendiente	32
Figure 4-8: DAC de 12 bits con Interfase para Microprocesador	35
Figure 4-9: Sistema de Control de una Turbina en Lazo Cerrado	37
Figure 5-1: Aplicación de un Optoacoplador para sensor posición	40
Figure 5-2: Aplicación de un Optoacoplador para manejar PótenCIA	40
Figure 5-3: Acopladores Opticos en Sistemas de Potencia	40
Figure 5-4: Forma de onda, Inversor de seis pasos	40

SISTEMAS DE CONTROL Y ADQUISICION DE DATOS

1. SISTEMAS DE ADQUISICION DE DATOS

1.1. INTRODUCCION

En la mayoría de las aplicaciones de dispositivos electrónicos a procesos industriales, ya sea de control o de simple adquisición de información, es muy importante la confiabilidad que se pueda obtener del equipo. Esta característica es función primordial de la limpieza de la señal que es recogida en los sensores.

Es por tanto deseable que la información sea analizada o procesada lo más cercano a la fuente que la produce. Una señal que es transmitida por una larga trayectoria está sujeta a grandes interferencias, mayor atenuación y más distorsión que si la trayectoria es corta.

En el primer caso se tendrá que proteger primordialmente contra interferencias eléctricas y magnéticas, contaminación de otras señales, pérdidas por transmisión y otros factores degradantes. Para superar esos efectos negativos se requerirán circuitos especiales: acondicionadores de señal, amplificadores, moduladores, así como otros. La adición de cada uno de estos elementos en locaciones múltiples y remotas introducirá otras complicaciones tanto a la instalación como al mantenimiento..

Considerando estos compromisos, es necesario establecer la configuración más adecuada y más confiable. En virtud de la imposibilidad e inconveniencia de que los equipos de procesamiento o despliegue de información estén próximos a los sensores.

Un método para transmitir la información por largas trayectorias y en ambiente hostil (ruidoso) es hacerlo en forma digital.

La determinación de convertir las señales analógicas de los sensores a la forma digital, en que parte del sistema y por qué medio requiere un conocimiento a fondo de las características de los dispositivos disponibles.

En este capítulo trataremos de algunos de ellos, así como de las configuraciones más comunes.

1.1.1. CONSIDERACIONES

Bajo una perspectiva global un sistema de datos puede estar constituido por alguno o algunos de los siguientes componentes: sensores, amplificadores operacionales, amplificadores de instrumentación, amplificadores de aislamiento, módulos de funciones, multiplexers, circuitos de sample-hold, Convertidores analógico-digitales, convertidores digital-analógico, contadores up-down, filtros, comparadores, displays digitales, fuentes de poder.

La idea es procesar en forma digital una señal analógica que va a trabajar en un mundo real, donde la inmunidad al ruido es una función tanto de la resolución como del nivel de la señal, la velocidad es función del nivel de la señal, la exactitud es una función de la tolerancia de los componentes y del nivel de la señal.

Los circuitos digitales presentan alta inmunidad al ruido, individualmente alta velocidad, carecen de drift su costo es muy bajo y lo más importante: las reglas para su uso son pocas y simples.

Después de la conversión, una gran parte de las funciones logrables con circuitos analógicos pueden ser realizadas en forma digital. La excepción es la de preamplificación. Esto no excluye en un momento dado de la necesidad de incluir en el diseño de un sistema algunos elementos analógicos.

Esto ha llevado a resultados muy favorables en velocidad, complejidad y costo; lo que a su vez ha posibilitado el desarrollo de circuitos integrados digitales más complejos que se enfocan a realizar funciones analógicas, pero que están compuestos de circuitos digitales. Un ejemplo de esto lo podemos mencionar como la generación de funciones analógicas por ROMs y el universo de posibilidades lógicas, aritméticas y de control proporcionadas por el microprocesador.

La información analógica es adquirida en forma digital para cualquiera de los siguientes propósitos:

- Almacenamiento.
- Transmisión.
- Procesamiento.
- Despliegue.

La información en esta forma nos permite almacenarla en forma natural o procesada, por cortos, medianos o largos períodos de tiempo, transmitirla entre muy largas distancias o cortas, limpiar mediante operaciones repetidas una señal envuelta en ruido, desplegar de varias maneras entre otras posibilidades.

El resultado es, en términos prácticos, por ejemplo poder controlar con gran exactitud la fórmula de un concreto, la proporción de la mezcla de una pasta alimenticia, la velocidad del metro, el espesor de un papel, la velocidad de un tren de laminación, etc.

Ahora bien, las propiedades del sistema de adquisición de datos dependen tanto de las propiedades de la información analógica en sí como de lo que se va a hacer con ella.

La selección de la configuración (y por ende de los bloques que lo constituyen) para la adquisición de datos depende de varias consideraciones críticas:

- a) Resolución y exactitud.
- b) Número de canales analógicos que se van a monitorear.
- c) Velocidad de muestreo por canal.
- d) Velocidad a la salida.
- e) Requerimientos de condicionamiento de señal.
- f) LA FUNCION COSTO.

Además de la selección de componentes con niveles de comportamiento adecuados, el análisis más cuidadoso es en el sentido de obtener la configuración que represente el costo menor. El costo determina en muchos casos la posibilidad de obtener o aplicar un sistema de adquisición de datos.

Deberá decidirse sobre configuraciones típicas que incluyen:

1. Posibilidades de canal simple:

- a) Conversión directa
- b) Preamplificación y conversión directa
- c) Muestreo y conversión
- d) Preamplificación, muestreo y conversión
- e) Preamplificación, acondicionamiento de señal y cualquiera de las anteriores.

2. Posibilidades de multicanal:

- Multiplexeo de las señales de salida de convertidores de señal simple a un bus.
- Multiplexeo de las señales de muestreadores (salida o entrada).

1.2. CONVERSION DIRECTA




Figure 1-1: Conversi3n directa.
Configuraci3n del Sistema de Adquisici3n de datos m3s simple

La figura 1-1 representa el sistema digitalizador m3s simple: un convertidor A/D realizando conversiones repetitivas a una velocidad determinada internamente.

El convertidor de este tipo m3s conocido es el usado en un voltmetro digital que despliega la informaci3n en un display num3rico. La conversi3n directa, especialmente cerca de la fuente de se1al es m3s 3til si los datos van a ser transmitidos en un medio ambiente ruidoso.

1.3. PREAMPLIFICACION Y CONVERSION DIRECTA
CONVERT COMMAND




Figure 1-2: Convertidor A/D con preamplificador

A fin de aprovechar plenamente la resolución del convertidor es razonable escalar las señales de entrada. Esto es, amplificar o atenuar. La selección del preamplificador dependerá entonces de las características de la señal, considerando para esto anchos de banda, CMR, niveles de impedancia, ganancia requerida, costo, etc.

1.4. MUESTREO Y CONVERSION




Figure 1-3: Sistema de adquisición de datos de canal simple con muestreador S/H

Un convertidor de aproximaciones sucesivas puede hacerse operar con una gran exactitud a altas velocidades, si se adiciona un Sample-Hold en su entrada. El muestreador (S/H) adquiere la información entre las conversiones y justamente antes de que la conversión se realice pone esta información en HOLD donde permanece durante la conversión.

Los S/H usualmente operan con ganancia unitaria, por lo que el escalamiento deberá hacerse antes de que la señal sea aplicada al mismo. La utilidad de los S/H es especialmente evidente si el tiempo de conversión es variable.

Estas configuraciones las podemos definir como básicas y presentaran opciones varias de acuerdo a la necesidad propia.

Es necesario que la información presentada al convertidor o a la configuración que se use, tenga características muy definidas que permitan, entre otras cosas, obtener el máximo aprovechamiento del sistema. Para esto es requerido acondicionar la señal que se alimentara al módulo convertidor.

1.5. ACONDICIONAMIENTO DE SENALES

Uno de estos acondicionamiento puede consistir en preamplificación. Otro ejemplo obvio es el de escalar las ganancias de entrada a fin de acoplar la señal al rango de escala plena del convertidor.

Linealizar la información proporcionada por termopares y puentes puede ser realizado en forma analógica mediante el uso de multiplicadores, o puede ser realizado en forma digital posteriormente a la conversión, ya sea con la aplicación de un microprocesador o con un ROM en el que se ha guardado la función inversa.

Otro tipo de funciones que pueden ser asignadas a componentes analógicos antes de la conversión serían, por mencionar algunas: Medición de la razón de variación de la señal mediante una diferenciación; mediante integración la dosis total a partir de una razón de flujo; cómputo de potencia mediante multiplicadores analógicos, etc. sin dejar de mencionar a los filtros activos.

Muy importante es resaltar el concepto de que: en el diseño de un sistema el procesamiento de datos no por necesidad debe ser totalmente en forma digital, aun teniendo en cuenta el enorme potencial de los microprocesadores. La inclusión de circuitos analógicos debe ser una alternativa muy digna de tenerse en cuenta, a fin de reducir el número de canales de transmisión, complejidad del software, ruido y sobre todo "costo".

1.6. TRATAMIENTO DEL RUIDO

El ruido es el coco en todos los sistemas de procesamiento de información o adquisición de datos.

De forma similar a las enfermedades, el ruido puede ser prevenido, curado, o tolerado dependiendo de la seriedad del problema que presente o de la dificultad y/o costo de su tratamiento. Pero el ruido no puede ser eliminado.

El ruido en los sistemas de adquisición de información se presenta en tres formas básicas: Transmitido, Inherente e inducido.

Transmitido	Esta clase de ruido es producido junto con la señal original.
Inherente	Generado por los propios dispositivos empleados en la adquisición de información (preamplificadores, convertidores etc.).
Inducido	Introducido al sistema desde el exterior a través de

fuentes de poder, circuitos lógicos, canales analógicos, o por acoplamiento magnéticos, electrostáticos o galvánicos.

El ruido puede ser además clasificado en coherente o aleatorio. El ruido aleatorio es generado por los propios componentes tales como resistencias, semiconductores, núcleos de transformadores, etc. mientras que el ruido coherente es generado localmente, ya sea por los procesos tales como modulación/demodulación, o acoplado. Este ruido toma generalmente la forma de "picos" aunque puede tener cualquiera, incluyendo una semialeatoria.

El ruido es caracterizado en términos tanto RMS como PICO A PICO, a un ancho de banda definido.

En ambiente de trabajo desfavorable, donde la mayor fuente de ruido es inducido, deberá tenerse muy en cuenta al seleccionar el sistema de adquisición de información la técnica adecuada a fin de minimizar los efectos del ruido sobre el sistema en sí.

Al ruido eléctrico a menudo lo referimos como potencia polucionada, fantasmas o "HASH".

El ruido inducido es impreso a las líneas de potencia de varias formas, y en función de eso las fuentes de ruido pueden ser clasificadas como: Interferencias de Radiofrecuencia, (RFI), Interferencia electromagnética (EMI) e Interferencia conducida.

Cualquiera que sea la fuente de ruido el efecto neto es un mal funcionamiento del sistema.

Hay que tener en cuenta que el ruido entra al sistema en una gran parte de las ocasiones por la fuente de potencia. Por tanto es necesario que esta parte del sistema tenga características muy especiales, tales como filtros de RF y supresores de picos ("SPIKES").

Considerar variaciones en las configuraciones de un sistema de adquisición de datos, a fin de minimizar el efecto del ruido sobre las señales a tratar y manteniendo muy en cuenta la función costo, es necesario.

Indicaremos también la posibilidad de sistemas de conversión multicanal cuya característica es que elementos de la cadena de adquisición pueden ser compartidos por dos o más entradas.

Una vez que la información analógica ha sido convertida a la forma digital y que ha sido almacenada, transmitida o procesada, los resultados de estas operaciones o tratamientos así como otro tipo de información digital requerirá nuevamente ser puesto en el mundo "real".




Figure 1-4: Multiplexeo de bajo nivel




Figure 1-5: Esquema básico de conversión en multicanal Multiplexado antes de la transmisión




Figure 1-6: Sistema de muestreo multiplexado simultaneamente

Es por tanto necesario convertir esta información a forma analógica. De manera similar a la que se expuso anteriormente, será necesario determinar la configuración más conveniente para diseñar un sistema de distribución de la información que puede entonces hacerse considerando varios factores que afectan al sistema, como son: número de canales, el settling time de cada canal, la razón de cambio de información, la resolución de la salida, la linealidad y exactitud de la salida, la naturaleza de las cargas y LA FUNCION COSTO.

2. ESPECIFICACION DE CONVERTIDORES

Las relaciones entre las especies analógica y digital son usualmente definidas en términos del número de bits necesarios para especificar un rango dado de valores de señal. Por ejemplo, un convertidor Digital/Analógico puede especificar voltajes en el rango de 0 a +10 volts con una resolución de 10×2^{-8} de modo que:

00000000 = 0 Volts
 00000001 = 0.03906 V.
 00000010 = 0.07813 V.
 11111110 = 9.9219 V.
 11111111 = $10(1-2^{-8}) = 9.9961$ V.

Podemos ahora definir que es un convertidor en términos electrónicos.

2.1. CONVERTIDOR DIGITAL/ANALOGICO

Un convertidor Digital/analógico (D/A) es un circuito que, cuando se le presenta un número en forma binaria en su entrada, da un voltaje de salida proporcional al número binario.

2.2. CONVERTIDOR ANALOGICO/DIGITAL

Un convertidor Analógico Digital (A/D) realiza la operación inversa: una entrada analógica da lugar a una salida digital cuyo valor numérico es una representación de la entrada analógica. Las relaciones analogo-digitales usualmente no son uno a uno (esto es 5 volts no es representado por 00000101 sino por una relación escalada tal como:

$$\text{Entrada analógica (escala plena)} = 2^n - 1$$

donde n es el número de bits disponibles para la representación digital.

2.3. MODOS DE REPRESENTACION DE LAS SALIDAS

Dado que la salida de un convertidor analógico-digital será proporcional a la entrada, nos lleva a plantear la pregunta de como será ésta representada. Consideremos que una entrada analógica puede tener las siguientes características: ser monopolar, ser bipolar.

En el primer caso puede usarse el código binario natural directamente.

Así, sólo resta asignar la convención de representación. Esta convención podría ser de tres tipos:

1. Seleccionar la magnitud del MSB (escala media) para que tenga un valor conveniente. Bajo esta consideración un LSB = Escala plena / 2^n . Donde 2^n es el número de niveles y escala plena es considerada el doble de media escala. Por ejemplo:

Seleccionamos para media escala a 5.000 volts, esto significa que un LSB tendrá un valor de $(2 \times 5.000) / 2^n$. Supongamos en este caso $n = 3$ lo que nos da $10.000/8 = 1.25$. Con estos valores tenemos:

000	0.00	V	CERO
001	1.25	V	
010	2.50	V	1/4 FS.
011	3.75	V	
100	5.00	V	MEDIA ESCALA PLENA (1/2 FS.)
101	6.25	V	
110	7.50	V	3/4 FS
111	8.75	V	

La ventaja de este método es que las contribuciones de los bits son valores plenamente determinados, lo que hace que los ajustes sean fáciles.

La desventaja es que no se puede alcanzar el valor de escala plena.

2. Seleccionar al LSB de un valor determinando:

Este método es ineficiente debido a que probablemente habrá combinaciones no usadas que representen valores por arriba de los máximos de entrada o de salida.

Por ejemplo, considerando nuestro LSB = 10.0 mV y si el V out máximo es de 10.00 V tendremos que representar el número 1000 en binario.

0000000000	= 0 V	0
0000000001	= .01 V	1 LSB
0000000010	0.02 V	2 LSB
0000000011	0.03	3 LSB

Pero 1000 en binario = 1111101000. Esto quiere decir que ¹⁰ todas las combinaciones mayores a este número no serán tomadas en cuenta y por lo tanto serán desperdiciadas esas combinaciones.

Por último consideraremos la situación cuando se selecciona la magnitud de MSB de modo tal que produzca una salida plena de un valor deseado en función de un código digital en el que se usen todas las combinaciones. En esta alternativa un $LSB = \frac{\text{Salida plena}}{2^n - 1}$ donde n es el número de pasos.

Supongamos que tenemos los mismos tres bits para este código y por tanto 7 pasos; esto nos daría un LSB de 1.4286 V. (2.8572 y 5.7144 para los otros casos). Este sistema representa la desventaja de que sus valores no son exactos lo que dificulta la calibración

Mencionaremos, para finalizar con el aspecto de códigos monopolares, el código binario codificado en decimal (BCD) el cual es ampliamente conocido y cuya principal desventaja es la ineficiencia inherente en función de las combinaciones no usadas.




Figure 3-3: DAC BCD con resistencias pesadas




Figure 3-4: DAC BCD con red R-2R

3.2. EL IDAC: SALIDA EN CORRIENTE





Figure 3-5: Esquema simplificado de un IDAC

Este tipo de DAC puede ser implementado mediante la generación de corrientes pesadas en binario y sumándolas en un punto común.

LINEALIDAD DE UN DAC



MONOTONICO, PERO NO LINEAL.

Figure 3-8: No linealidad de un DAC

exactitud absoluta.

3.4.6. SETTLING TIME

De modo similar al de los amplificadores se define al settling time como el lapso requerido hasta que todos los transitorios hayan disminuido hasta un valor que esté dentro de cierta cantidad específica con relación al valor final.

El settling time es primordialmente función del tipo de switches, resistencias y amplificadores.




Figure 3-9: Settling time de un D/AC

Todos los circuitos electrónicos sufren de delays entre la entrada y la salida. En circuitos lentos los delays tienden a ser pequeños, pero no pueden ser ignorados cuando se requiere una respuesta rápida, ver Fig. 3-9.




Figure 4-2: ADC de Escalera Rampa y Comparación

4.1.3. TRACKING

A fin de eliminar la desventaja de la formación de una rampa desde cero se provee un medio para que el contador no sea reseteado en cada comparación, sino que se le permita reiniciar a partir del valor previo convertido.

Por supuesto, y dado que el nivel de entrada podría ser menor y no necesariamente mayor que el previo, el contador deberá ser bidireccional y se proporcionará la lógica necesaria para así ordenarlo.

4.1.4. APROXIMACIONES SUCESIVAS

Este método lo podemos explicar haciendo una analogía con una medición en una balanza. Supongamos que tenemos pesas de 1, 2, 4, 8 y 16 gramos. Obviamente el rango máximo de la balanza es de 31 gramos. Ya para efectos de medición y con el peso a medir en uno de los platillos comenzaremos por poner en el otro la pesa de 16 gramos. Si ésta es más pesada que el peso a medir la removemos, sino se queda. En cualquier caso pondremos en seguida la pesa de 8 gramos. Si el conjunto es ahora menor que el peso, se quedan, sino se remueve el último colocado.

Se procede ahora a colocar la de 4 gramos, y el proceso se repite.

En este método podemos ver que solo se requieren "n" comparaciones para realizar una conversión de n bits.

4.1.5. INTEGRACION SIMPLE

En muchas aplicaciones, la velocidad no es el factor principal, pero si lo es la linealidad. Este podría ser el caso de los voltímetros digitales. El método de integración simple, más estrictamente denominado Integración de pendiente simple emplea un integrador analógico, un reloj, un comparador y un contador.

En este esquema tanto el integrador como el contador, que han sido previamente reseteados a cero son disparados simultáneamente por la salida del comparador. El integrador genera una rampa muy precisa mientras que el contador es incrementado un LSB en cada pulso del reloj. Cuando la rampa alcanza el mismo nivel que la señal de entrada, el comparador cambia de estado lo que detiene al contador. El valor en el contador es la representación digital de la entrada analógica.

Este método lo podemos intuir como el de la escalera de rampa si hacemos que los escalones tengan un valor infinitesimal.




Figure 4-3: ADC Tracking




Figure 4-4: Comparación de Métodos de Conversión




Figure 4-7: Operación de un ADC de Doble Pendiente

característica adicional se puede mencionar que, puesto que se está integrando la entrada sobre un gran período, el ruido tiende a ser minimizado.

Por último mencionaremos otra técnica de conversión, la cual aunque muy lenta, ofrece ciertas ventajas en algunas aplicaciones.

4.1.7. VOLTAJE A FRECUENCIA

La esencia involucra usar un tren de pulsos cuya razón de repetición es proporcional al voltaje que va a convertirse. Mediante el conteo de esos pulsos en un intervalo de tiempo preciso y fijo, se realiza una conversión analógica-digital.

La ventaja principal de esta técnica estriba en el hecho que, los pulsos pueden ser convenientemente transmitidos por dos cables y totalizados en un sitio remoto.

Es necesario mencionar que los pulsos son asíncronos.

4.2. ESPECIFICACIONES

4.2.1. EXACTITUD

Existen muchos y muy variados factores que afectan a la exactitud total de un ADC. Varios de ellos son externamente ajustables, por lo que es importante separarlos.

4.2.2. ERROR DE CUANTIZACION

Esta característica es inherente al concepto de digitalización, y nos indica que la resolución teórica del dispositivo nunca va a ser mejor que $\pm 1/2$ LSB. Pero sí puede ser peor. Es especificado como una fracción de LSB o como un porcentaje.

4.2.3. LINEALIDAD

De modo similar que en el DAC esta especificación se refiere a la diferencia que existe en la representación de la línea que da el código de salida contra el voltaje de entrada comparada con una línea recta. Si la linealidad es peor que $\pm 1/2$ LSB los niveles adyacentes pueden permanecer invariables o peor aún, puede perderse la monotonicidad. La pérdida de códigos, es otra forma de no-linealidad. Este efecto es resultante de picos de ruido, entre otras cosas.

4.2.4. RESOLUCION

De forma similar a los DACs la resolución corresponde al número de bits que incorpora un convertidor específico. Un convertidor de n bits asociado con 2^n niveles discretos y generalmente referido como con una resolución de n bits.

El término mayor resolución significa más bits, por tanto más niveles en los cuales la entrada puede ser cuantificada

Alternativamente la resolución es expresada como un porcentaje.

4.2.5. OFFSET

De forma similar que en el caso de los amplificadores, los DACs, etc. esta especificación se refiere a la entrada. Generalmente el offset es externamente ajustable a cero. Algunos dispositivos de baja resolución incluso ni lo mencionan en virtud de su magnitud, comparativamente hablando de un LSB.

El offset es generalmente especificado tanto en milivolts como en un porcentaje de la escala plena o como una fracción de un LSB.

4.2.6. GANANCIA O FACTOR DE ESCALA

Esta característica relaciona el hecho de como el fabricante ha calibrado la unidad a fin de que el código digital sea máximo cuando se proporciona la señal máxima.

Aquí se involucran factores tales como: precisión de la ganancia o atenuación del amplificador de entrada, el valor de la referencia interna, así como la estabilidad de esos factores.

El error en la ganancia inicial es generalmente expresado como un porcentaje de la lectura, ya que así es como se manifiesta realmente.

4.2.7. TIEMPO DE CONVERSION

Esta especificación se refiere al tiempo total que tarda el convertidor en proporcionar el código correspondiente. Generalmente es especificado en nano, micro o milisegundos.

4.2.8. ESTABILIDAD TERMICA

El tiempo de conversión varía en función de la temperatura a causa del clock interno. El porque es obvio.

Por último, y a fin de solo hacer mención de ellos, dada la gran variedad de técnicas y dispositivos existentes, relacionaremos los muestreadores (SAMPLE/HOLDS).

un S/H perfecto es un dispositivo cuya salida mediante un comando de sample va siguiendo fielmente la señal a su entrada y mediante el comando hold almacena esta señal en el instante mismo en que recibe dicho comando.

4.3. INTERFASEO CON MICROPROCESADORES

Un convertidor de 8 bits puede aparecer como relativamente fácil de interfasearse a un microprocesador. Sin embargo es necesario tener en cuenta y con mucho cuidado la ocurrencia de las señales de control. La especificación de cada dispositivo en particular indicará estos factores. Si cabe apuntar que la información proporcionada por el convertidor deberá ser entregada en el tiempo preciso en que el procesador la solicite, y que deberá permanecer presente en el bus requerido todo el tiempo que sea necesario.




Figure 4-8: DAC de 12 bits con Interfase para Microprocesador

Cuando el convertidor es de mayor resolución que 8 bits deberán proveerse medios para que la información sea plenamente adquirida, teniendo en cuenta los factores antes mencionados, ver Fig. 4-8.

Otro factor importante que habrá de mencionarse es la calibración. Las especificaciones de cada dispositivo ofrecen métodos de calibración, especialmente diseñada para el dispositivo en sí.

Una desventaja general que podemos mencionar es la necesidad de una referencia precisa y la dependencia de la salida de un convertidor con respecto a esta referencia.

4.4. APLICACIONES




Figure 4-9: Sistema de Control de una Turbina en Lazo Cerrado

) 5. ACOPLADORES OPTICOS

5.1. INTRODUCCION

Es deseable en muchas aplicaciones la posibilidad de aislar eléctricamente de una manera muy eficiente la información a transmitirse entre circuitos de swicheo (de conmutación) ya sea entre dos computadoras, una computadora y alguna etapa de entrada/salida, etc.

Este aislamiento es a veces proporcionado por relevadores, transformadores de aislamiento, receptores de línea y/o manejadores de línea.

El optoacoplador realiza esta función en condiciones mucho más ventajosas, especialmente en áreas en donde se considera de suma importancia el tamaño o en presencia de alto voltaje y ruido.

Básicamente un optoacoplador consiste de un emisor (generalmente un IRED - diodo emisor infra rojo) y un receptor el cual puede ser tanto un fotodiodo, un fototransistor, un LASCR-SCR activado por luz o un día activado por luz, y un medio de conexión (cristal, gas).

) Cada uno de ellos encuentra una aplicación específica en función de las necesidades inherentes del circuito.

5.2. CARACTERISTICAS

5.2.1. AISLAMIENTO DE ALTO VOLTAJE

El aislamiento de alto voltaje entre la entrada y la salida es resultante de la separación física del emisor y el sensor o receptor. Esta característica es posiblemente la ventaja más sobresaliente del dispositivo. Todos ellos garantizan valores superiores a los 1000 volts, llegando incluso al rango de los 5300 volts.

5.2.2. AISLAMIENTO AL RUIDO

El ruido eléctrico impreso en las señales digitales que recibe el Opto-acoplador es aislado de la salida por el medio de acoplamiento. Dado que la entrada es un diodo, el ruido en modo común es rechazado.




DIAGRAMA DE BLOQUES DE UN CONTROLADOR DE VELOCIDAD PARA UN MOTOR DE INDUCCION TRIFASICO.

Figure 5-3: Acopladores Opticos en Sistemas de Potencia




Figure 5-4: Forma de onda, Inversor de seis pasos

Lindheimer, Michael. Guidelines for Digital to Analog Converter Applications. IEEE Trans. Sep. 1970.

Jeager, Richard C. Tutorial: Analog Data Acquisition Technology. IEEE micro. May. 1982., Aug. 1982.

Hybrid Systems Corp. Data Conversion Handbook. 1974.

Datel Systems Inc. Engineering Product Handbook. 1976.

Microprocessors Systems Handbook. Burton & Dexter 1977.

Bibbero, R.J., Microprocessor Systems, Interfacing and Applications, Wiley Interscience, 1982.


E. Y. Linn et. al. Distributed Microcomputer Data Acquisition. Instrumentation Technology. Jan 1975.

A.P. Brokaw. Problems of Analog Interfase in Microprocessors-Based Systems. International Solid State Circuits Conf. Feb. 1976.

ONXX

Series C5000-XL

Descripción del Producto



Familia de Sistemas Multi-Usuario de 16/32 bits

Toda la línea funciona con el sistema operativo UNIX

La Computadora C5000-XL se basa en la nueva generación del procesador Motorola 68010/20 con una frecuencia de reloj de 10 Mhz y con una capacidad de memoria de hasta 8 Megabytes dentro de la misma caja. Cuenta con manejo de memoria dinámica lo que permite, por ejemplo, ejecutar un solo programa cuyo código objeto utiliza 4 Mbytes de memoria; si se exceden actúan los procesos de interacción con el disco ('swapping') en forma transparente para los usuarios.

La longitud de palabra del canal de datos del modelo basado en el M68010 es de 16 bits y canal de direcciones de 32. Con el procesador M68020, el primer microprocesador de MOTOROLA de 32 bits tanto en el canal de datos como en el de direcciones, bajo una frecuencia de reloj de hasta 12 Mh. se expandirán próximamente las capacidades del equipo C5000-XL ya que su arquitectura fue diseñada originalmente para ambos modelos.

Satisface los Requerimientos de su Empresa

Manejo del sistema operativo UNIX V de multiprogramación.

Lenguajes de programación "C", BASIC, BUSINESS BASIC, COBOL, FORTRAN IV y 77, PASCAL y FOREST.

Eficiente en ambientes que demandan muchos recursos de cómputo.

Toda la biblioteca de aplicaciones (sistema estadístico, paquete administrativo, control de gestión, etc.), utilerías (bases de datos, procesadores de palabras), 'supercalc', generadores de código, etc.), lenguajes de programación y ayudas de programación en general con que contamos para el sistema operativo UNIX está disponible para este equipo.

Este equipo es compatible, a través del uso del paquete TELEUNIX (apoyado por la biblioteca de comunicaciones de UNIX) y de otros medios propios; con cualquiera de las demás series de ONYX y con muchas otras computadoras comerciales a nivel de 'software' y de comunicaciones.

Por lo que respecta al sistema operativo del sistema C5000 XL, se trata de la última versión de Western Electric con todas las mejoras sobre UNIX V y con las expansiones y optimizaciones de Berkeley. Ejecutándose bajo esta nueva arquitectura de ONYX responde en forma sumamente eficiente en ambientes que demandan muchos recursos de cómputo.

Características del Sistema

La filosofía de la arquitectura de este equipo se basa en un canal de alta velocidad desde el cual se manejan los controladores de comunicaciones, áreas de memoria común, memoria 'cache' la interfase SCSI estándar para medios de almacenamiento magnéticos como discos tipo 'winchester', unidades de cinta de cartucho de 1/4", cintas de 9 canales (800/1600 bpi), Interfase a ETHERNET, etc. Esta tecnología ofrece una gran flexibilidad en el crecimiento y una gran compatibilidad a los nuevos dispositivos periféricos que aparecen continuamente en el mercado.

Adicionalmente, el sistema cuenta con facilidades de autodiagnóstico propias y un modo de operación independiente ('standalone') que cuenta con los co-

mandos básicos de manejo de disco y manejo general de UNIX en un PROM ('firmware') para el caso en que no pueda cargarse el sistema operativo desde disco y se requiera efectuar un mantenimiento o recuperar información después de una falla.

La cantidad de recursos de entrada/salida del equipo y la flexibilidad en su aplicación permite un amplio crecimiento a un costo muy bajo comparado con la tecnología tradicional de minicomputadoras y grandes arquitecturas. La capacidad del procesador es suficiente para atender a decenas de estaciones de trabajo de manera eficiente. Como opción se ofrecen frentes de comunicaciones para 8 puertos apoyados por un procesador de 16 bits y 'buffers' de hasta 512

COMPUTADOR

C-64

SIGMA - COMMODORE

CARACTERISTICAS

EL COMPUTADOR C-64 FUE DISEÑADO PENSANDO EN SATISFACER LAS NECESIDADES DE LA FAMILIA EN CUANTO A COMPUTACION SE REFIERE. SIN EMBARGO, SU POTENCIA ES TAL QUE SATISFACE CABI TODAS LAS NECESIDADES DEL PEQUEÑO COMERCIO Y ALGUNAS DE LA GRAN INDUSTRIA.

LAS CARACTERISTICAS MAS IMPORTANTES DE ESTE COMPUTADOR SON:

MICROPROCESADOR	6510A RELOJ 1.02MHZ. % COMPATIBLE CON EL 6502.
ROM.	20K DE ROM QUE INCLUYEN SISTEMA OPERATIVO E INTERPRETA- DOR DE BASIC.
MEMORIA.	64K RAM. 150-200 ns.
DESPLGADO.	25 LINEAS DE TEXTO CON 40 CARACTERES CADA UNA.
COLORES.	16 FONDOS
CARACTERES.	LETRAS MAYUSCULAS Y MINUSCULAS, SIMBOLOS, NU- MEZOS, CARACTERES INVERTIDOS Y TODOS LOS CARACTERES PET.
MODOS DE DESPLIEGUE.	TEXTO Y GRAFICOS DE ALTA RESOLUCION.
RESOLUCION.	320x200 PIXELS

SPRITES

8 INDEPENDIENTES C/U DE 24x21 PIXELS Y HASTA 4 COLORES. EXPANDIBLES HORIZONTAL Y VERTICALMENTE. DETECCION DE CHOQUES ENTRE SPRITES Y DATO PARA CHOQUE DE SPRITE

SONIDO

EL C.I. 6581, INCLUYE UN GENERADOR DE 3 TONOS CON 9 OCTAVAS C/U. Y CON CAPACIDAD DE SONIDO EXTERNO.

TECLADO.

TIPO MAQUINA DE ESCRIBIR CON 66 TECLAS. 2 PARA EL CURSOR, 4 DE FUNCIONES PROGRAMABLES. HASTA UN TOTAL DE 8. INCLUYE UN CONJUNTO DE CARACTERES MAYUSCULAS Y MINUSCULAS MAS UN CONJUNTO DE CARACTERES GRAFICOS.

ENTRADAS/SALIDAS

PUERTO DE USUARIO
 PUERTO SERIE
 PUERTO PARA CARTUCHO.
 2 PUERTOS PARA PALANCA DE CONTROL.
 PUERTO DE VIDEO
 PUERTO PARA MANEJADOR DE CASSETTE.


LENGUAJE

BDXTC 2.0 CON 70 COMANDOS Y CON CAPACIDAD DE EDICION EN PANTALLA.


PERIFERICOS

DISK DRIVE (C-1541)
 CASSETERA (C-1530)
 MONITOR A COLOR (1702)


DIAGRAMA A BLOQUES




CIRCUITO DE RESET



FUENTE DE ALIMENTACION.




I/O AND ROM ADDRESS DECODING AND EXPANSION PORT



CARTRIDGE / EXPANSION (44-PIN FEMALE)

RAM CONTROL LOGIC





**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

ARQUITECTURA DEL PROCESADOR 68000

Ing. Manuel Correa

NOVIEMBRE, 1985

1.3 ARQUITECTURA DEL PROCESADOR 68000

1.3.1 INTRODUCCION.- Este procesador microprogramado tiene una arquitectura interna de 32 bits es decir, todos los Registros son de 32 bits de ancho al igual que el Canal Interno de Datos. En el exterior los Datos e Instrucciones son manejados como palabras de 16 bits y las Direcciones son manejadas en 24 bits a través de un canal separado del de Datos. Los dispositivos de E/S son manejados como parte de la memoria de 16 Mbytes. Además tiene capacidad para soportar siete niveles de interrupciones y varias trampas internas.

1.3.2 MODOS DE OPERACION.- El 68000 tiene dos modos de operación que son el Modo SUPERVISOR y el Modo USUARIO. La diferencia entre estos es que en Modo Supervisor se puede ejecutar el conjunto de instrucciones completo mientras que en el Modo Usuario sólo se pueden ejecutar las instrucciones no privilegiadas.

MODOS SUPERVISOR.- Este es el modo con prioridad dentro del procesador. Para la ejecución de instrucciones, el Modo Supervisor es determinado por el estado del bit S en el Registro de status, si este bit está encendido, el procesador se encuentra en este modo y es capaz de ejecutar todas las instrucciones. Todo el procesamiento de excepciones es ejecutado en Modo Supervisor sin importar el estado del bit S.

MODOS USUARIO.- El procesador se encuentra en este Modo si el bit S en el Registro de status está apagado. En este Estado no se pueden ejecutar instrucciones que tienen un efecto importante sobre el estado del sistema como son las instrucciones STOP y RESET. También para asegurar que un programa de usuario no pueda entrar en modo supervisor de manera no controlada, las instrucciones que modifican el Registro de status completo son privilegiadas.

Una vez que el procesador se encuentra en Modo Usuario y ejecutando instrucciones, sólo el procesamiento de excepciones puede causar un cambio en el estado de privilegio.

1.3.3 ARQUITECTURA INTERNA.- Este procesador está basado en una Unidad de Ejecución Controlada por Microprograma. El área de almacenamiento del Control es minimizada a través del uso de una Estructura de Control de Dos Niveles. En el Nivel Uno las instrucciones de máquina son producidas por secuencias de microinstrucciones en el área de Almacenamiento de Microcontrol. Actualmente, las microinstrucciones son apuntadores para el Área de Almacenamiento de Nanoinstrucciones en el Nivel Dos, esta

Área contiene un conjunto de Palabras de Control de Máquina no duplicadas ordenadas arbitrariamente las cuales controlan a la Unidad de Ejecución (18).




FIG 20 ESTRUCTURA INTERNA

1.3.3 DESCRIPCION DE LOS REGISTROS.- Este Procesador cuenta con 15 Registros de 32 Bits de Propósito General de los cuales ocho son para Datos y siete para Direcciones, además cuenta con un Contador de Programa de 32 Bits, un Registro de status de 16 Bits y dos Apuntadores de Pila de 32 Bits cada uno.

REGISTROS DE DATOS (D0 a D7).- Este grupo está formado por 8 registros de 32 bits que pueden ser usados como acumuladores o como registros para almacenamiento de propósito general, pueden manejar datos de 1, 8, 16 o 32 bits y pueden ser usados como fuente o como destino de cualquier operación sin ninguna distinción.

REGISTROS DE DIRECCION (A0 a A6).- Este grupo está formado por siete Registros de 32 bits, pueden ser usados como apuntadores de memoria o como Registros Índice. Estos Registros sólo soportan datos de 16 o 32 bits y pueden efectuarse operaciones aritméticas y lógicas sobre ellos para el cálculo de una dirección.

Cuando uno de los Registros de Dirección es usado como operando fuente, se puede utilizar sólo la parte menos

significativa del Registro (operaciones en palabras) o el Registro completo (operaciones en palabras largas). Si estos Registros son usados como operando destino el Registro completo es afectado sin importar el tamaño del operando. Si el operando es una palabra, todos los operandos son extendidos en signo a 32 bits antes de efectuar la operación.




FIG 21 REGISTROS DE PROPOSITO GENERAL

CONTADOR DE PROGRAMA (PC).-Este es un registro de 32 bits el cual es usado para direccionar instrucciones en memoria, aunque este registro es de 32 bits al igual que los Registros de Direcciones, actualmente sólo se usan 24 bits para el direccionamiento de memoria (16 Mbytes).




FIG 22 CONTADOR DE PROGRAMA

REGISTRO DE STATUS (SR).- Este es un Registro de 16 bits el cual está dividido en 2 bytes, el byte de sistema y el byte de usuario, contiene las Banderas de status del Procesador además de la Máscara de Prioridad de Interrupciones y los Bits de Control.

Las banderas que contiene son las siguientes:

ACARREO.- (bit 0)

SOBREFLUJO.- (bit 1)

CERO.- (bit 2)

NEGATIVO.- (bit 3)

EXTENSION.- (bit 4) Esta bandera funciona como un bit de acarreo para operaciones en precisión múltiple, es afectada por las operaciones de suma, resta, negación, corrimiento y rotación durante las cuales recibe el estado del bit de acarreo.

MASCARA DE INTERRUPCION.- (bits 8, 9 y 10) Estos bits contienen una máscara la cual determina el nivel de solicitud de interrupción que será atendido por el procesador. Esta máscara puede ser utilizada para establecer uno de ocho niveles de interrupción y causa que todas las interrupciones con un nivel igual o menor sean ignoradas por el procesador. La operación de esta máscara se describe con mayor detalle en la sección sobre manejo de interrupciones.




FIG 23 REGISTRO DE BANDERAS Y CONTROL

ESTADO SUPERVISOR (S).- (bit 13) Esta bandera indica que el procesador está operando en Modo Supervisor si está puesta en uno o que se encuentra en Modo Usuario si está puesta en cero.

MOD0 DE TRAZO (T).- (bit 15) Esta bandera controla la circuitería interna para ayudar en la depuración de programas. Cuando esta bandera está encendida, el procesador ejecuta instrucciones paso a paso, asimismo causa que después de la ejecución de cada instrucción el Procesador pase a Modo Supervisor y mediante un vector de trampa apunte a una rutina de depuración que deberá ser escrita por el usuario.

PILAS DEL SISTEMA (STACKS).-El Registro de Direcciones A7 es el Apuntador de Pila de Sistema (SP). El Apuntador de Pila del Sistema puede ser el Apuntador de Pila de Modo Supervisor (SSP) o el Apuntador de Pila de Modo Usuario (USP), dependiendo del estado del Bit S en el Registro de Estado. Si el Bit S indica Modo Supervisor, el SSP es el Apuntador de Pila del Sistema activo y el USP no puede ser referido. Si el Bit S indica Modo Usuario, entonces el USP será el Apuntador de Pila de Sistema activo y el SSP no podrá ser referido. Cada Pila de Sistema se llena desde localidades de memoria altas hacia las bajas.

1.3.4 ORGANIZACION DE MEMORIA.- La memoria del 68000 está organizada, al igual que los Registros en Bytes, palabras y palabras largas. Cada byte tiene una dirección que es un número de 24 bits lo cual proporciona una capacidad máxima de direccionamiento de 16 Mbytes. Nótese que las direcciones de bytes pueden tener cualquier valor y las direcciones de palabra y palabra larga deberán ser siempre valores pares.

En el caso de las palabras y de las palabras largas, el byte más significativo de la palabra siempre estará contenido en una dirección par y el byte menos significativo en una dirección impar. Las instrucciones y las cadenas de datos siempre serán direccionadas en localidades pares.



FIG 24A ORGANIZACION DE MEMORIA




FIG 24B ORGANIZACION DE MEMORIA (PALABRA LARGA)

El direccionamiento de localidades de memoria se efectúa a través de 23 líneas de direcciones y dos líneas llamadas Habilidadación de Dato Alto (UDS) y Habilidadación de Dato Bajo (LDS) las cuales son usadas junto con la línea de Lectura/Escritura* (R/W*) para seleccionar el Byte Alto, el Byte Bajo o la Palabra completa para lectura o escritura según la siguiente tabla:

UDS*	LDS*	R/W*	D8-D15	D0-D7
1	1	---	DATO INVALIDO	DATO INVALIDO
0	0	1	DATO 8-15	DATO 0-7
1	0	1	DATO INVALIDO	DATO 0-7
0	1	1	DATO 8-15	DATO INVALIDO
0	0	0	DATO 8-15	DATO 0-7
1	0	0	DATO INVALIDO	DATO DE 0-7
0	1	0	DATO 8-15	DATO INVALIDO

TABLA DE SELECCION DE BYTES

Una Dirección válida de Memoria es indicada a través de la línea Habilidadación de Dirección (AS*).

El espacio de direccionamiento de memoria puede ser extendido si se decodifican con ayuda de lógica externa las líneas de Código de Función (FC0, FC1 y FC2) del Procesador con esto se pueden tener cuatro segmentos de 16 Mbytes separados para Código de Modo Supervisor, Datos de Modo Supervisor, Código de Modo Usuario, y Datos de Modo Usuario teniendo así un total de 64 Mbytes de memoria. Los códigos de función proporcionados por el Procesador son los indicados en la siguiente tabla:

FC2	FC1	FC0	TIPO DE CICLO
0	0	0	RESERVADO
0	0	1	DATOS DE USUARIO
0	1	0	PROGRAMA DE USUARIO
0	1	1	RESERVADO
1	0	0	RESERVADO
1	0	1	DATOS DE SUPERVISOR
1	1	0	PROGRAMA DE SUPERVISOR
1	1	1	RECONOCIMIENTO DE INTERRUPCION

TABLA CODIGOS DE FUNCION

1.3.5 MODOS DE PROCESAMIENTO DEL 68000.-El procesador siempre estará en uno de tres modos de procesamiento: NORMAL, DE EXCEPCION o DETENIDO.

ESTADO NORMAL.- Este estado está asociado con la ejecución de instrucciones, las referencias a memoria son para buscar instrucciones y datos o para almacenar resultados. Un caso especial es el estado de Paro al cual entra el procesador cuando se ejecuta la instrucción STOP. En este estado no se hace ninguna referencia a memoria.

ESTADO DE PROCESAMIENTO DE EXCEPCIONES.- Este estado está relacionado con las Interrupciones, Instrucciones de Trampa, Trazado y otras condiciones excepcionales. Las excepciones pueden ser generadas internamente por una instrucción o por una condición no usual durante la ejecución de una instrucción o de manera externa causadas por una interrupción, un error de Canal o por una restauración.

VECTORES DE EXCEPCION.- Los vectores de excepción son localidades de memoria en las cuales el procesador busca la dirección de la rutina que maneja esa excepción. Todos los vectores de excepción son de dos palabras de largo, exceptuando al vector de Restauración el cual es de cuatro palabras. Todos los vectores de excepción están localizados en el espacio de datos de Modo Supervisor con excepción del Vector de Restauración el cual se encuentra en el espacio de programa de Modo Supervisor.

El número de vector de 8 bits es multiplicado por cuatro para obtener la dirección de un vector de excepción. Los números de vector son generados interna o externamente dependiendo de la causa de la excepción. En el caso de las interrupciones, durante el ciclo de reconocimiento, un periférico proporciona un número de vector de 8 bits en las líneas de datos del procesador D8- D7. El formato del vector de excepción se muestra en la figura 25.




FIG 25 FORMATO DEL VECTOR DE EXCEPCION

DIRECCION DE MEMORIA		NUMERO DE VECTOR
1023	192 VECTORES DE INTERRUPCION PARA EL USUARIO	255
256	SIN ASIGNAR (RESERVADO)	64
192		63
	16 VECTORES PARA LA INSTRUCCION TRAP	48
		47
128		32
124	AUTOVECTOR 7	31
	AUTOVECTOR 6	30
	AUTOVECTOR 5	29
	AUTOVECTOR 4	28
	AUTOVECTOR 3	27
	AUTOVECTOR 2	26
100	AUTOVECTOR 1	25
	INTERRUPCION ESPUREA	24
96		23
94	SIN ASIGNAR (RESERVADO)	
48		12
	INSTRUCCION NO IMPLEMENTADA IIII	11
	INSTRUCCION NO IMPLEMENTADA IOIO	10
	MODO DE TRAZO	9
	VIOLACION DE PRIVILEGIO	8
	INSTRUCCION TRAPV	7
	INSTRUCCION CHECK	6
	DIVISION ENTRE CERO	5
16	INSTRUCCION ILEGAL	4
12	ERROR DE DIRECCION	3
8	ERROR DE CANAL	2
0	RESTAURACION	0

FIG 26 -VECTORES DE EXCEPCION

El mapa de vectores de excepción se muestra en la figura anterior. El mapa de memoria tiene un largo de 512 palabras. Empezamos en la dirección 0 y continuamos hasta la 1023. Esto nos proporciona 255 vectores únicos algunos de los cuales están reservados para trampas y otras funciones del sistema. De los 255, hay 192 reservados para los vectores de interrupción del usuario.

TIPOS DE EXCEPCIONES.- Como se dijo anteriormente, las excepciones pueden ser generadas por causas internas o externas.

Las excepciones generadas externamente son las solicitudes de Interrupción, Error de Canal y Restauración. Las Interrupciones son solicitudes de atención de dispositivos periféricos para que el procesador realice un procedimiento mientras que el Error de Canal y la entrada de Restauración son usadas para control de accesos e inicialización del procesador.

Las excepciones generadas internamente provienen de instrucciones, de errores de direccionamiento y del Modo de Trazo. HAY INSTRUCCIONES QUE PUEDEN GENERAR TRAMPAS COMO PARTE DE SU EJECUCION. Además, las instrucciones ilegales, la búsqueda de palabras en direcciones impares y los intentos de ejecución de instrucciones privilegiadas en Modo Normal causan también excepciones. El Modo de Trazo está definido como una Interrupción Interna de muy alta prioridad generada después de la ejecución de cada instrucción.

La prioridad de Interrupciones y Trampas en orden descendente es la siguiente:

PRIORIDAD	INTERRUPCION
1	RESTAURACION EXTERNA
2	ERROR DE CANAL
3	ERROR DE DIRECCION
4	EJECUCION PASO A PASO
5	INTERRUPCIONES EXTERNAS
6	INSTRUCCION ILEGAL
7	INSTRUCCION PRIVILEGIADA
8	INSTRUCCION TRAP
9	INSTRUCCION TRAPV
10	INSTRUCCION CHK
11	ERROR DE DIVISION

TABLA DE PRIORIDADES DE INTERRUPCION

SECUENCIA DEL PROCESAMIENTO DE EXCEPCIONES.- El procesamiento de excepciones ocurre en cuatro pasos: en el primer paso, se hace una copia interna del Registro de status, después el bit S es prendido colocando al procesador en Modo Supervisor, asimismo el Bit T es puesto en cero con lo cual se habilita a la rutina de atención para ejecutar sin trazos. Para las excepciones de Restauración e Interrupción también se actualiza la Máscara de Interrupciones.

En el segundo paso, se determina el número de vector para esa excepción. Para las interrupciones, el número de vector es obtenido mediante una búsqueda de instrucción del procesador, clasificada como un reconocimiento de interrupción. PARA TODAS LAS DEMAS EXCEPCIONES, LA LOGICA INTERNA PROPORCIONA EL NUMERO DE VECTOR. Este número de vector es usado para generar la dirección del vector de excepción.

En el tercer paso, se salva el status actual del procesador, excepto en el caso de una Excepción de Restauración. El valor actual del Contador de Programa junto con la copia del Registro de status son almacenados en la Pila de Modo Supervisor. Generalmente, el valor del Contador de Programa que se almacena es el apuntador a la siguiente instrucción del programa aunque en el caso de un Error de Canal y de un Error de Dirección el valor es impredecible. Además, para el caso de estas dos excepciones se guarda también información adicional sobre el contexto del procesador.

En el cuarto paso, el cual es el mismo para todas las excepciones, se busca el nuevo valor del Contador de Programa apuntado por el Vector de Excepción y el procesador reanuda la ejecución de instrucciones.

En los siguientes párrafos se hace una descripción más detallada del procesamiento de cada tipo de excepción:

EXCEPCION DE RESTAURACION.- Esta excepción tiene el más alto nivel de prioridad. El procesamiento de la señal RESET está diseñado para la inicialización del sistema y para la recuperación de fallas catastróficas como por ejemplo un error de programación. El procesador es forzado al modo supervisor y la bandera de trazado (T) es apagada, la máscara de interrupción es puesta en nivel 7. El número de vector es generado internamente y apunta al vector de excepción de restauración localizado en la localización del espacio de programa de Modo Supervisor. La dirección localizada en las dos primeras palabras del vector de excepción es cargada como el Apuntador de Pila inicial para Modo Supervisor y la dirección contenida en las dos últimas

...idades del vector de excepción es cargada como el apuntador de Programa inicial. Finalmente, la ejecución del programa se inicia en la dirección cargada en el Contador de programa. La instrucción RESET no causa que el Vector de excepción sea cargado aunque si enciende la línea RESET para restaurar dispositivos externos.

EXCEPCION DE INTERRUPCION.- Se proporcionan siete niveles de interrupción en el 68000. Los dispositivos pueden ser encadenados externamente dentro de cada uno de los niveles de prioridad permitiendo que un número ilimitado de dispositivos periféricos interrumpa al procesador. Las prioridades están numeradas de 1 a 7 siendo el nivel 7 el de mayor prioridad. Como se mencionó anteriormente, el Registro de status contiene la Máscara de Prioridad de Interrupción. El procesador inhibirá todas las interrupciones que tengan nivel igual o menor al colocado en esta Máscara.

Una solicitud de interrupción es hecha al procesador a través de la codificación del nivel de Interrupción en las líneas de Solicitud de Interrupción (IPLO*, IPL1* e IPL2*). El nivel cero indica que no hay solicitud. Las solicitudes de interrupción que llegan al procesador no causan la ejecución inmediata de una excepción pero si son almacenadas como pendientes. Las interrupciones pendientes son detectadas durante la ejecución de las instrucciones y si su nivel es mayor o igual que la prioridad del procesador en ese momento, la ejecución normal de instrucciones continúa y la acción de la interrupción es pospuesta.

Si la prioridad de la Interrupción solicitada es mayor que la indicada en la máscara de prioridad, entonces se registra la secuencia de proceso de excepción como fue registrada anteriormente, es decir, primero se hace una copia del Registro de status, segundo, el procesador obtiene el apuntador en la parte baja del Canal, tercero, el Contador de programa es salvado junto con la copia del Registro de status en la Pila de Modo Supervisor y cuarto, se inicia la ejecución de la rutina. El nivel de interrupción siete es un nivel especial, éste nivel de interrupción no puede ser inhibido por la Máscara de Prioridad de Interrupción con lo que se proporciona la capacidad de interrupción no cancelable. Una interrupción es generada cada vez que el nivel de interrupción cambia de un nivel inferior a nivel superior.

EXCEPCION DE INTERRUPCION NO INICIALIZADA.- Un dispositivo que interrumpe afirma la línea VPA* y proporciona un vector de interrupción durante el ciclo de reconocimiento de interrupción. Si su Registro de Vector de interrupción no ha sido inicializado, entonces responderá el número de vector 15 el cuál es el número de vector no

inicializado. Con esto se tiene un medio uniforme de recuperación de errores de programación.

EXCEPCION DE INTERRUPCION ESPUREA (SPURIOUS).- Si durante un ciclo de reconocimiento de interrupción el dispositivo periférico no responde afirmando las líneas DTACK* o VPA* la línea de Error de Canal deberá ser afirmada para terminar el ciclo de adquisición del vector. El procesador separa el proceso de este error cargando el Vector de Interrupción Espurea (Spurious) en lugar del Vector de Error de Canal y la rutina de excepción es ejecutada normalmente.

TRAMPAS DE INSTRUCCION.- LAS TRAMPAS SON EXCEPCIONES CAUSADAS POR INSTRUCCIONES. Surgen ya sea durante el reconocimiento de condiciones anormales por parte del procesador durante la ejecución de instrucciones o por el uso de instrucciones que normalmente generan trampas.

Algunas instrucciones son usadas específicamente para generar trampas. La instrucción TRAP causa siempre una excepción, y es útil para la implementación de llamadas de sistema para programas de usuario. Las instrucciones TRAPV y CHK causan trampas si el programa del usuario detecta un error durante la ejecución, el cual puede ser un sobrepaso aritmético o un apuntador fuera de rango. También un intento de división entre cero causa una excepción.

EXCEPCIONES DE INSTRUCCIONES ILEGALES Y NO IMPLEMENTADAS.- Una instrucción ilegal es aquella que tiene un patrón de bits que no corresponde al patrón de bits de ninguna instrucción legal. Si durante la ejecución de un programa se encuentra una instrucción de este tipo se genera una excepción.

Los patrones de instrucción con los bits 15 al 12 iguales a 1010 o 1111 son distinguidos como instrucciones no implementadas y hay vectores de excepción para estos patrones para permitir la emulación de la instrucción por programa.

EXCEPCIONES DE VIOLACION AL PRIVILEGIO.- Cualquier intento de ejecutar una instrucción privilegiada en Modo de Usuario causará la generación de una excepción.

EXCEPCION DE MODO DE TRAZO.- Para ayudar en el desarrollo de programas, el 68000 incluye la característica de permitir la ejecución de instrucciones paso a paso. Después de la ejecución de cada instrucción una excepción es forzada, permitiendo que un programa depurador monitoree la ejecución del programa bajo prueba.

Esta característica hace uso de la Bandera de Trazo (T) en el Registro de status, si la bandera está encendida el Modo de Trazo está habilitado y una excepción de trazo será generada después de la ejecución de cada instrucción. Si la instrucción es ilegal o privilegiada, o hay una interrupción, un Error en el Canal o de Dirección, la Excepción de Trazo no es generada.

EXCEPCION DE ERROR EN EL CANAL DE DATOS.- Las excepciones de Error en el Canal de Datos ocurren cuando la lógica externa solicita que un Error de Canal sea procesado por una excepción. El ciclo ejecutándose es abortado. Si el procesador estaba ejecutando instrucciones o procesando una excepción el proceso es terminado e inmediatamente comienza la ejecución de la excepción de Error en el Canal.

La ejecución de una excepción de Error en el Canal sigue los pasos normales y además se salva información adicional sobre el status del Procesador en la Pila de Modo Supervisor. El procesador salva también una copia de la primera palabra de la instrucción que era procesada, y la dirección que fue accesada durante el ciclo abortado. También se salva información específica acerca del acceso como por ejemplo si era una lectura o una escritura, si el procesador estaba ejecutando una instrucción o no, y además la clasificación mostrada en las líneas de código de función al ocurrir el Error en el Canal.

SI OCURRE UN ERROR EN EL CANAL DURANTE LA EJECUCION DE LA RUTINA DE EXCEPCION DE ERROR DE CANAL, ERROR DE DIRECCION O UNA RESTAURACION EL PROCESADOR SE DETIENE. Esto simplifica la detección de fallas catastróficas en el sistema ya que el procesador se retira en lugar de destruir el contenido de la memoria. Sólo la señal RESET puede sacar al procesador del Estado de Detención (HALT).

EXCEPCION DE ERROR DE DIRECCION.-El Error de Dirección ocurre cuando el procesador intenta acceder una palabra, una palabra larga o una instrucción en una dirección impar. El efecto es como si se generara un Error de Canal interno, de manera que el ciclo de Canal es abortado y el procesador detiene la ejecución de lo que está haciendo y comienza inmediatamente la ejecución de la Excepción de Error de Dirección. Después de que la ejecución de la excepción comienza, la secuencia es la misma que para el Error en el Canal incluyendo la información almacenada en la Pila de Modo Supervisor. IGUALMENTE, SI OCURRE UN ERROR DE DIRECCION DURANTE EL PROCESO DE LA EXCEPCION PARA UN ERROR DE CANAL, DE DIRECCIONES O UNA RESTAURACION EL PROCESADOR ES DETENIDO.

1.3.6 MANEJO DE LOS CANALES.-El Procesador cuenta con 3 líneas que permiten que otros dispositivos inteligentes dentro del sistema hagan uso de los Canales del procesador, estas líneas son: Solicitud de Canales (BR*), Otorgamiento de Canales (BG*) y Reconocimiento de Otorgamiento de Canales (BGACK*). Cualquier dispositivo que requiera hacer uso de los canales deberá afirmar la línea de Solicitud de Canales (ER*) y esperar a que el Procesador responda con la línea Otorgamiento de Canales (BG*), entonces el dispositivo deberá afirmar la línea Reconocimiento de Otorgamiento de los Canales.




FIG 27 MANEJO DE CANALES



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

CONJUNTO DE INSTRUCCIONES DEL PROCESADOR 68000

Ing. Manuel Correa

NOVIEMBRE, 1985

2.3 CONJUNTO DE INSTRUCCIONES DEL PROCESADOR 68000

2.3.1 MODOS DE DIRECCIONAMIENTO.- La mayoría de las instrucciones del procesador especifican el modo de direccionamiento de los operandos usando el Campo de Dirección Efectiva (bits 0 al 5) en la palabra de operación. Este campo en la palabra de operación está subdividido en dos campos de 3 bits: el Campo de Modo y el Campo de Registro. El valor en el Campo de Modo selecciona los diferentes modos de direccionamiento y el valor en el Campo de Registro selecciona el número de registro a ser empleado en el cálculo de la dirección.

Es posible que el cálculo de la dirección efectiva requiera información adicional para especificar al operando completamente. Esta información adicional, llamada Extensión de la Dirección Efectiva, está contenida en la(s) siguiente(s) palabras de la instrucción y son consideradas como parte de ésta. Los modos de Direccionamiento Efectivo están agrupados en tres categorías: Registro Directo, Direccionamiento de Memoria y Especiales.

MODOS DE REGISTRO DIRECTO.- Estos modos de direccionamiento efectivo especifican que el operando está en uno de los 16 Registros de Propósito General:

REGISTRO DE DATOS DIRECTO.- El operando está contenido en el Registro de Datos especificado por el Campo de Registro.

OPERANDO EN
REGISTRO DE DATOS

FIG 48 DIRECCIONAMIENTO DE REGISTRO
DE DATOS DIRECTO

REGISTRO DE DIRECCIONES DIRECTO.- El operando está contenido en el Registro de Direcciones especificado por el Campo de Registro.

OPERANDO EN
REGISTRO DE DIRECCIONES

FIG 49 DIRECCIONAMIENTO DE REGISTRO
DE DIRECCIONES DIRECTO

MODOS DE DIRECCIONAMIENTO DE MEMORIA.- Estos modos de direccionamiento efectivo especifican que el operando está en memoria y proporcionan la dirección específica de éste.

DIRECCIONAMIENTO INDIRECTO EN REGISTRO DE DIRECCIONES.- En este modo, la dirección del operando está contenida en el Registro de Direcciones especificado por el Campo de Registro en la instrucción. La referencia es clasificada como una referencia de datos con excepción de las instrucciones de salto y llamada de subrutina.




FIG 50 DIRECCIONAMIENTO INDIRECTO

DIRECCIONAMIENTO INDIRECTO EN REGISTRO DE DIRECCIONES CON POSTINCREMENTO.- La dirección del operando está contenida en el Registro de Direcciones especificado por el Campo de Registro en la instrucción. Después de que la dirección del operando es usada ésta es incrementada por uno, dos o cuatro dependiendo de si el operando es un byte, una palabra o una palabra larga. Si el Registro de Dirección es el Apuntador de Pila y el operando es un byte, entonces la dirección es incrementada por dos en lugar de por uno para mantener el límite de la Pila en una dirección par. La Referencia es clasificada como una referencia de datos.



FIG 51 DIRECCIONAMIENTO INDIRECTO CON POSTINCREMENTO

DIRECCIONAMIENTO INDIRECTO EN REGISTRO DE DIRECCIONES CON PREDECREMENTO.- La dirección del operando está contenida en el Registro de Direcciones especificado por el Campo de Registro en la instrucción. Antes de que la dirección sea usada, ésta será decrementada por uno, dos o cuatro dependiendo de si el operando es un byte, una palabra o una palabra larga. Si el Registro de Direcciones es el Apuntador

de Pila y el operando es un byte, entonces la dirección es decrementada por dos para mantener el límite de la Pila en una dirección par. La referencia es clasificada como una referencia de datos.



FIG 52 DIRECCIONAMIENTO INDIRECTO CON PREDECREMENTO

DIRECCIONAMIENTO INDIRECTO EN REGISTRO DE DIRECCIONES CON DESPLAZAMIENTO. Este modo de direccionamiento requiere de una palabra de extensión. La dirección del operando es la suma de la dirección contenida en un Registro de Dirección y el número de 16 bits extendido en signo contenido en la palabra de extensión que especifica el desplazamiento. La referencia es clasificada como una referencia de datos con excepción de las instrucciones de llamada de subrutina.




FIG 53 DIRECCIONAMIENTO INDIRECTO CON DESPLAZAMIENTO

DIRECCIONAMIENTO INDIRECTO EN REGISTRO DE DIRECCIONES CON INDICE. Este modo de direccionamiento requiere de una palabra de extensión. La dirección del operando es la suma de tres direcciones: el contenido del Registro de Direcciones especificado en el Campo de Registro, el número entero de 8 bits extendido en signo contenido en los 8 bits menos significativos de la palabra de extensión los cuales especifican el Desplazamiento y el contenido del Registro Índice que puede ser cualquier Registro de Direcciones o de Datos. La referencia es clasificada como una referencia de datos con excepción de las instrucciones de salto y llamada de subrutina.




FIG 54 DIRECCIONAMIENTO INDIRECTO CON INDICE

MODOS DE DIRECCIONAMIENTO ESPECIALES. Estos modos de direccionamiento usan el Campo de Registro en la instrucción para especificar el modo de direccionamiento especial en lugar de un número de Registro.

DIRECCIONAMIENTO ABSOLUTO CORTO. Este modo de direccionamiento requiere de una palabra de extensión. La dirección del operando es la palabra de extensión. La dirección de 16 bits es extendida en signo antes de ser usada. La referencia es clasificada como una referencia de datos con excepción de las instrucciones de salto y llamada de subrutina.



FIG 55 DIRECCIONAMIENTO ABSOLUTO CORTO

DIRECCIONAMIENTO ABSOLUTO LARGO. Este modo de direccionamiento requiere de dos palabras de extensión. La dirección del operando es obtenida mediante la concatenación de las palabras de extensión. La parte alta de la dirección es la primera palabra de extensión y la parte baja es la segunda palabra de extensión. La referencia es clasificada como de datos con excepción de las instrucciones de salto y llamada de subrutina.




FIG 56 DIRECCIONAMIENTO ABSOLUTO LARGO

DIRECCIONAMIENTO RELATIVO AL CONTADOR DE PROGRAMA CON DESPLAZAMIENTO.- Este modo de direccionamiento requiere una palabra de extensión. La dirección es la suma de la dirección en el Contador de Programa y el número entero de 16 bits extendido en signo contenido en la palabra de extensión el cual especifica el desplazamiento. El valor del Contador de Programa es la dirección de la palabra de extensión. La referencia es clasificada como referencia a programa.




FIG 57 DIRECCIONAMIENTO RELATIVO AL CONTADOR DE PROGRAMA CON DESPLAZAMIENTO

DIRECCIONAMIENTO RELATIVO AL CONTADOR DE PROGRAMA CON INDICE.- Este modo de direccionamiento requiere una palabra de extensión. La dirección es la suma de la dirección en el Contador de Programa, el número de 8 bits extendido en signo contenido en la palabra de extensión, que especifica el desplazamiento y el contenido de un Registro Índice que puede ser un Registro de Datos o de Direcciones. El valor en el Contador de Programa es la dirección de la palabra de extensión. La referencia es clasificada como una referencia de programa.




FIG 58 DIRECCIONAMIENTO RELATIVO AL CONTADOR DE PROGRAMA CON INDICE

DIRECCIONAMIENTO INMEDIATO.- Este modo de direccionamiento requiere de una o dos palabras de extensión dependiendo del tamaño de la operación.

Operación de Byte.- El operando es la parte baja de la palabra de extensión.

Operación de Palabra.- El operando es la palabra de extensión.

Operación de Palabra Larga.- El operando está formado por dos palabras de extensión, los 16 bits más significativos son la primera palabra de extensión y los 16 bits menos significativos son la segunda palabra de extensión.

OPERANDO EN LA INSTRUCCION

FIG 59 DIRECCIONAMIENTO INMEDIATO

DIRECCIONAMIENTO CON CODIGOS DE CONDICION O CON REGISTRO DE STATUS.- Un grupo de instrucciones pueden referirse al Registro de Status a través del Campo de Dirección Efectiva. Todas estas instrucciones son privilegiadas. Estas operaciones son: ANDI al CCR ("y" al Registro de Código de Condición CCR), ANDI al SR ("y" al Registro de Status SR), EORI al CCR ("O" Exclusivo al CCR), EORI al SR ("O" Exclusivo al SR), ORI al CCR ("O" al CCR) y ORI al SR ("O" al SR).

DIRECCIONAMIENTO IMPLICITO.- Algunas instrucciones hacen una referencia implícita al Contador de Programa (PC), al Apuntador de Pila (SP), al Apuntador de Pila de Modo Supervisor (SSP), al Apuntador de Pila de Modo Usuario (USP) o al Registro de Status (SR).

2.3.2 TIPOS DE DATOS SOPORTADOS.- El 68000 soporta los siguientes tipos de datos:

BITS
 ENTEROS DE 8, 16 Y 32 BITS
 DATOS DECIMALES CODIFICADOS EN BINARIO
 DIRECCIONES DE 16 Y 32 BITS

Los bytes son direccionables directamente. En el caso de palabras y palabras largas, el byte de mayor orden estará localizado en una dirección par y el de menor orden en una

dirección. Par la cual será la siguiente localidad en orden creciente de la dirección de la palabra. Las instrucciones, palabras y datos con bytes múltiples son direccionados siempre en localidades pares. Si un dato de palabra larga está localizado en la dirección "n" (n-par), entonces la segunda palabra del dato estará localizada en la dirección n+2.

En general, el modo de direccionamiento es independiente del tipo de datos. También, en los casos en que sea válido (enteros, operandos lógicos y direcciones) el tamaño del operando puede ser especificado independientemente de la operación. El resultado puede ser almacenado ya sea en un Registro o en una Localidad de Memoria. Este tipo de operaciones de "Registro a Memoria" reduce el número de operaciones de almacenamiento en registros requeridas para mantener los resultados.

La mayoría de las operaciones pueden ser especificadas para trabajar de memoria a registro, de registro a registro, de registro a memoria, inmediato a registro o inmediato a memoria.

2.3.3 CONJUNTO DE INSTRUCCIONES DEL 68000.- El conjunto de instrucciones del procesador está formado por 56 instrucciones básicas, estas instrucciones, combinadas con los diferentes modos de direccionamiento y tipos de datos forman un conjunto de más de mil instrucciones. El formato de instrucción se muestra en la figura 61. El conjunto de instrucciones puede ser dividido en ocho grupos funcionales que son:




FIG 60 FORMATO DE INSTRUCCION

1.-INSTRUCCIONES DE MOVIMIENTO DE DATOS.-Estas instrucciones realizan la transferencia de datos entre localidades de memoria, dispositivos de E/S y registros de propósito general en cualquier combinación.

La instrucción fundamental de este grupo es la instrucción MOV (mueve datos) que es usada para efectuar cualquiera de las transferencias mencionadas anteriormente, puede operar en bytes, palabras y palabras largas, con la característica especial de que puede operar entre 2 localidades de memoria directamente. Esta instrucción es usada para manejar pilas en el procesador (incluyendo las Pilas de Modo Supervisor y Modo Usuario), para realizar esto se emplea el Modo de Direccionamiento de Registro Indirecto con Predecremento. Existe también la Instrucción MOVQ (mueve rápido) la cual permite que una constante pequeña de 8 bits sea especificada dentro de la palabra de código de operación.

Hay otra instrucción de movimiento de datos la cual es MOVMM (mueve múltiple) y que permite que varios Registros sean introducidos en la Pila con una sola instrucción, permite también que varios Registros sean cargados desde la Pila. Esta instrucción es bastante útil en el manejo de subrutinas ya que permite salvar el contenido de varios Registros de Propósito general antes de ejecutar la subrutina, también permite que se puedan tener subrutinas reentrantes (que se pueden llamar a sí mismas).

Para la comunicación con periféricos síncronos de la familia anterior 6800 existe la instrucción MOVEP, ésta transfiere datos entre un periférico de 8 bits y registros del 68000 en "paquetes" de 2 o 4 bytes. Los periféricos deberán estar conectados a la parte alta o baja del canal y, dependiendo de esto, la instrucción MOVEP colocará direcciones pares (parte alta del Canal) o direcciones impares (parte baja del Canal) para comunicarse con los periféricos.

Este grupo comprende también las instrucciones SWAP y EXG las cuales intercambian ya sea las mitades de un Registro o localidad de memoria (SWAP) o el contenido de dos Registros de Datos o Direcciones (EXG).

2.-INSTRUCCIONES ARITMETICAS EN NUMEROS ENTEROS.- El 68000 puede sumar, restar, multiplicar, dividir y comparar dos operandos binarios. Puede también borrar, probar, extender en signo y negar (complementar a 2) un operando sencillo.

INSTRUCCIONES DE SUMA.-Hay 5 instrucciones que permiten sumar números binarios. La primera de ellas, ADD (suma binaria) suma dos operandos que pueden ser bytes, palabras o

palabras largas. Debido a que los operandos son asumidos como datos, uno de ellos debe estar en un Registro de Datos y el otro puede estar en una localidad de memoria, en un Registro de Dirección (excepto para bytes) o en otro Registro de Datos. Los códigos de Status son afectados de acuerdo al resultado de la operación excepto en el caso de que el destino de ésta sea un Registro de Direcciones. Otras instrucciones de suma son: las instrucciones ADDX (suma extendida) la cual permite efectuar sumas con precisión múltiple y además permite que ambos operandos residan en memoria; las instrucciones ADDI (suma inmediata) y ADDQ (suma rápida) son usadas para sumar constantes al operando direccionado. En el caso de ADDI la constante puede ser un byte, una palabra o una palabra larga, por lo que la instrucción ocupa de dos a cinco localidades de memoria, esta instrucción no puede ser usada sobre Registros de Direcciones. En la instrucción ADDQ la constante sólo puede tener un valor entre 1 y 8 pero la instrucción ocupa sólo de una a tres localidades de memoria, además esta instrucción puede operar sobre Registros de Direcciones. También existe la instrucción ADDA que suma dos Registros de Direcciones sin afectar las banderas de Status.

INSTRUCCIONES DE SUBSTRACCION.-El 68000 tiene un equivalente en substracción para cada una de las operaciones de suma las que funcionan de la misma manera que éstas.

INSTRUCCIONES DE NEGACION.- Dos instrucciones permiten complementar a 2 un byte, una palabra o una palabra larga en memoria o en un Registro de Datos. Estas instrucciones NEG (niega) y NEGX (niega extendido) obtienen el complemento a 2 del operando substrayéndolo de cero.

INSTRUCCIONES DE MULTIPLICACION Y DIVISION.- El 68000 tiene 2 instrucciones para multiplicación MULS (multiplicación signada) y MULU (multiplicación no signada). Estas instrucciones multiplican dos operandos palabra y regresan el producto de 32 bits en un Registro de Datos.




FIG 61A MULTIPLICACION




FIG 61B DIVISION

El 68000 cuenta también con dos instrucciones de división DIVS (división signada) y DIVU (división no signada), éstas dividen un operando de 32 bits entre uno de 16 bits regresando el cociente y el residuo de 16 bits en la parte baja y alta de un Registro de Datos respectivamente. En el caso de que se intente una división entre cero el procesador generará una trampa.

INSTRUCCIONES DE COMPARACION.- Hay cuatro instrucciones básicas de comparación las cuales operan de la misma manera que las operaciones de substracción con la diferencia de que

las demás operaciones de Pila, la dirección es guardada en la Pila poniendo primero la parte alta de la dirección de retorno y luego la parte baja.

INSTRUCCIONES DE RETORNO.— La instrucción RTS (retorno de subrutina) extrae la dirección de retorno de la Pila y la carga en el Contador de Programa. Hay otra instrucción de retorno de subrutina RIR (retorno de subrutina y restaura códigos de condición) la cual además de extraer la dirección de retorno extrae también de la Pila la palabra de Códigos de Condición del Procesador que deberá ser salvada en la Pila antes de la llamada de subrutina para poder usar la instrucción RSA.

INSTRUCCIONES LINK Y UNLINK.— Estas dos instrucciones sirven para asignar y desasignar áreas de datos en la Pila de Sistema para subrutinas anidadas, listas ligadas y otros procedimientos. Después de una llamada a un procedimiento, la instrucción LINK coloca un apuntador de Registro de Direcciones al área de Datos y mueve el Apuntador de Pila hacia abajo en la memoria. Después de completar la ejecución de la subrutina, la instrucción UNLNK invierte esta secuencia, restaurando el Apuntador de Pila y los Registros de Direcciones a su estado inicial.

B.—INSTRUCCIONES DE CONTROL DE SISTEMA.— Hay tres tipos de instrucciones de Control de Sistema:

INSTRUCCIONES PRIVILEGIADAS.— Estas instrucciones son aquellas que sólo pueden ser ejecutadas en modo supervisor. Cualquier intento de ejecutar estas instrucciones en modo de usuario causará que ocurra una excepción.

Las instrucciones privilegiadas son las siguientes: RESET (restaura dispositivos externos) es usada para restaurar dispositivos externos a través de la línea RESET del procesador; RTE (retorno de excepción) causa que el valor del Contador de Programa y del Registro de Status que fueron almacenados en la Pila de Sistema antes de la ejecución de la excepción sean recargados en los Registros respectivos; STOP (alto) causa que el procesador se detenga, las únicas maneras de hacer que salga de este estado son una interrupción con prioridad mayor a la indicada en la Máscara de Prioridad de Interrupción o una restauración (RESET) externa; ORI al SR ("O" con el Registro de Status) realiza una operación "O" entre un dato inmediato y el Registro de Status; MOVE USP (mueve el Apuntador de Pila de Modo Usuario) esta instrucción mueve el contenido del Apuntador de Pila de Modo Usuario desde y hacia un Registro de Direcciones; ANDI al SR ("Y" con el Registro de Status) esta instrucción efectúa una operación "Y" entre un dato inmediato y el Registro de Status; EORI al SR ("O" exclusivo

con el Registro de Status) esta instrucción efectúa una operación "O" exclusiva entre un dato inmediato y el Registro de Status; MDV EA al SR (mueve al Registro de Status) esta instrucción carga un Operando fuente en el Registro de Status.

INSTRUCCIONES DE GENERACION DE TRAMPAS.— Hay tres instrucciones que generan Trampas controladas por programa en el procesador: TRAP (Trampa) la que inicia una operación de trampa incondicional y proporciona un número de vector (de 0 a 15) en el operando, con esto, TRAP puede ser usada para generar 16 diferentes interrupciones de programa; la segunda instrucción es TRAPV (trampa en sobrepaso) que chequea la bandera de sobrepaso en el Registro de Status y si está encendida entonces brinca a una localidad de memoria especificada por el vector de trampa en sobrepaso; la tercera instrucción que causa la ocurrencia de una trampa es CHK (checa Registro contra límites), ésta opera condicionalmente, chequea el contenido de un Registro de Datos y salta a una localidad específica de memoria apuntada por un vector si el contenido del Registro es menor que cero o si su contenido es mayor que un operando direccionado, el cual es el "límite superior".



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

EL MICROCOMPUTADOR EN UN CHIP

Ing. Manuel Correa

NOVIEMBRE, 1985

Z8: EL MICROCOMPUTADOR EN UN CHIP.

EL MICROCOMPUTADOR Z8 INTRODUJO UN NUEVO NIVEL DE SOFISTICACION EN ARQUITECTURAS EN UN SOLO CHIP. COMPARADO A ANTERIORES MICROCOMPUTADORAS EN UN SOLO CHIP, EL Z8 OFRECE EJECUCION MAS RAPIDA; USO MAS EFICIENTE DE LA MEMORIA; INTERRUPCIONES MAS SOFISTICADAS; ENTRADA/SALIDA; Y CAPACIDAD DE MANEJO DE BITS; Y EXPANSION MAS SENCILLA DEL SISTEMA. ①

BAJO CONTROL DE PROGRAMA, EL Z8 PUEDE SER ESTRUCTURADO SEGUN LAS NECESIDADES DEL USUARIO. PUEDE SER CONFIGURADO UNA MICROCOMPUTADORA AUTOSUFICIENTE CON 2K BYTES DE MEMORIA ROM, UN PROCESADOR TRADICIONAL QUE MANEJA HASTA 124K BYTES DE MEMORIA EXTERNA, O UN ELEMENTO DE PROCESAMIENTO EN PARALELO EN UN SISTEMA CON OTROS PROCESADORES Y CONTROLADORES PERIFERICOS. EN TODAS LAS CONFIGURACIONES, UN GRAN NUMERO DE PINS QUEDAN DISPONIBLES PARA ENTRADA/SALIDA.

APLICACIONES DE CONTROL EN TIEMPO REAL, PARA LAS QUE EL Z8 ESTA DISEÑADO PARTICULARMENTE, REQUIEREN EJECUCION RAPIDA DE INSTRUCCIONES Y RAPIDA RESPUESTA A LAS INTERRUPCIONES. OPERANDO CON RELOJ DE 8 MHZ, (INTERNO 4 MHZ), EL Z8 EJECUTA LA MAYORIA DE LAS INSTRUCCIONES EN 1.5 A 2.5 MICROSEG. (6 A 10 CICLOS DE MAQUINA). NO SOLO LA RESPUESTA A LA INTERRUPCION ES RAPIDA, SINO QUE ADEMAS CUENTA CON 6 NIVELES DE INTERRUPCIONES CON VECTOR QUE SON MASCARABLES Y PRIORITIZADAS.

CUENTA CON UN CONJUNTO DE INSTRUCCIONES DE 47 TIPOS COMBINADOS CON UN ESQUEMA EFICIENTE DE DIRECCIONAMIENTO DE REGISTROS INTERNOS QUE NO SOLO ACELERA LA EJECUCION DE LOS PROGRAMAS, SINO QUE TAMBIEN ES EFICIENTE EN LA UTILIZACION DEL ESPACIO DE ROM. ESTO ES DE SUMA IMPORTANCIA EN ESTE TIPO DE MICROCOMPUTADORAS DEBIDO AL ESPACIO LIMITADO DE MEMORIA QUE SE TIENE.

PARA DESCARGAR AL PROCESADOR DE LOS PROBLEMAS DE TIEMPO REAL TALES COMO COMUNICACION SERIAL DE DATOS Y CONTEO DE EVENTOS O DE TIEMPO, OFRECE UN UART Y DOS CONTADORES DE EVENTO/TIEMPO CO UN GRAN NUMERO DE MODOS SELECCIONABLES POR EL USUARIO. EL SOPORTE PARA EL UART ES MINIMO PUES UTILIZA UNO DE LOS CONTADORES INTERNOS PARA GENERAR LA VELOCIDAD DE TRANSMISION DE LOS DATOS EN SERIE.

LA ORGANIZACION DE LOS REGISTROS INTERNOS, SE CENTRA ALREDEDOR DE UN GRUPO DE 144 REGISTROS DE ACCESO ALEATORIO COMPUESTO DE 124 REGISTROS DE PROPOSITO GENERAL, 16 REGISTROS DE CONTROL Y 4 REGISTROS DE ENTRADA Y SALIDA. CUALQUIER REGISTRO DE PROPOSITO GENERAL PUEDE SER USADO COMO UN ACUMULADOR, APUNTADOR DE DIRECCION, REGISTRO INDICE O PARTE DEL STACK INTERNO. EL GRUPO DE REGISTROS ESTA DIVIDIDO EN 9 GRUPOS DE 16 REGISTROS DE TRABAJO. UN AFUNTADOR DE REGISTROS USA INSTRUCCIONES RAPIDAS DE FORMATO CORTO PARA UN ACCESO RAPIDO A CUALQUIERA DE LOS NUEVE GRUPOS, RESULTANDO ESTO EN UN CAMBIO RAPIDO Y FACIL DE TAREAS.

EN ADICION A ESTAS CARACTERISTICAS, EL Z8 OFRECE UN MECANISMO DE FALLA DE POTENCIA QUE PROTEGE EL GRUPO DE REGISTROS DURANTE FALLAS DE ENERGIA Y UN OSCILADOR INCLUIDO QUE PUEDE ACEPTAR VARIOS TIPOS DE BASE DE TIEMPO.


LAS INSTRUCCIONES DEL Z8 PUEDEN OPERAR SOBRE DIVERSOS TIPOS DE DATOS INCLUYENDO BITS INDIVIDUALES, DIGITOS BCD DE 4 BITS, BYTES (8BITS), O PALABRAS DE 16 BITS. LOS BITS PUEDEN SER PRENDIDOS, APAGADOS O SIMPLEMENTE PROBADOS PARA SABER SU ESTADO. LOS DIGITOS BCD DE 4 BITS, SON USADOS EN OPERACIONES ARITMETICAS. LOS BYTES SON USADOS PARA CARACTERES O VALORES ENTEROS PEQUEÑOS. LAS PALABRAS SON USADAS PARA VALORES ENTEROS MAS GRANDES Y DIRECCIONES.

EL Z8 BAJO CONTROL DEL PROGRAMA PUEDE TOMAR MUCHAS CONFIGURACIONES DIFERENTES DE MEMORIA Y ENTRADA/SALIDA. LOS DOS EXTREMOS DE ESTO SON: EL Z8 USADO COMO UN DISPOSITIVO DE USO INTENSIVO DE ENTRADA/SALIDA; Y EL Z8 COMO UN DISPOSITIVO DE USO INTENSIVO DE MEMORIA. ESTO ES GRACIAS A QUE EN SU DISEÑO SE MULTIPLEXO EL BUS DE DATOS Y DIRECCIONES CON LAS LINEAS DE ENTRADA/SALIDA. DE ESTA MANERA SE PUEDE DIRECCIONAR MEMORIA EXTERNA DISPONIENDO AUN DE MUCHAS LINEAS DE ENTRADA/SALIDA.

EL Z8 TIENE 32 LINEAS DEDICADAS A ENTRADA/SALIDA. ESTAS LINEAS ESTAN GRUPADAS EN CUATRO PUERTOS DE OCHO LINEAS CADA UNO Y CONFIGURABLES COMO ENTRADA, SALIDA O BIDIRECCIONALES. BAJO CONTROL DE PROGRAMA, LOS PUERTOS PUEDEN PROVEER SEÑALES DE CONTROL, SEÑALES DE STATUS, SALIDAS DE DIRECCION, Y ENTRADA/SALIDA SERIE CON O SIN PROTOCOLO.


PARA PROVEER APLICACIONES CON USO INTENSIVO DE ENTRADA/SALIDA Y MEMORIA, ALGUNOS ESPACIOS DE DIRECCIONES HAN SIDO SEPARADOS Y OTROS UNIDOS PARA CREAR TRES ESPACIOS DE DIRECCIONAMIENTO BASICOS. MEMORIA DE PROGRAMA (INTERNA Y EXTERNA), MEMORIA DE DATOS (EXTERNA), Y EL GRUPO DE REGISTROS (INTERNO). COMO SE MENCIONA ANTERIORMENTE, EL ESPACIO DE PUERTOS DE ENTRADA/SALIDA Y LOS REGISTROS DE CONTROL DEL CPU ESTAN MAPEADOS JUNTOS EN EL GRUPO DE REGISTROS INTERNOS.

EL DIAGRAMA A BLOQUES DE UN MICROCOMPUTADOR Z8 ES EL SIGUIENTE: (3)




ESPACIOS DE DIRECCIONAMIENTO.

LA SIGUIENTE FIGURA ILUSTR A EL ARREGLO DE LOS VARIOS ESPACIOS DE MEMORIA DISPONIBLES. EL Z8 PUEDE DIRECCIONAR 64K DE MEMORIA DE LA MEMORIA DE PROGRAMA Y 62K DE LA MEMORIA DE DATOS. (4)



MEMORIA DE PROGRAMA.

EL CONTADOR DE PROGRAMA PUEDE DIRECCIONAR HASTA 65536 BYTES DE MEMORIA DE PROGRAMA. ESTA ULTIMA, PUEDE SER LOCALIZADA EN DOS AREAS: UNA INTERNA Y LA OTRA EXTERNA. LOS PRIMEROS 2048 O 4096 BYTES SEGUN EL MODELO CONSISTEN DE MEMORIA ROM (PROGRAMADA DE FABRICA O EPROM SEGUN EL MODELO TAMBIEN). EN DIRECCIONES MAYORES A LAS INDICADAS, EL Z8 EJECUTA BUSQUEDAS EXTERNAS DE INSTRUCCIONES, SUPONIENDO QUE ESTA CONFIGURADO PARA ELLO.




LOS PRIMEROS 256 BYTES DE MEMORIA EXTERNA DE PROGRAMA SON DIRECCIONADOS CONFIGURANDO EL PUERTO 1 COMO UN PUERTO MULTIPLEXADO DE DIRECCIONES Y DATOS (ADO-AD7) QUE PROVEE LOS BITS DE DIRECCION A0-A7 Y LOS BITS DE DATOS D0-D7. EL PUERTO 0 ES CONFIGURADO PARA PROVEER CUATRO U OCHO BITS ADICIONALES DE DIRECCIONES (A8-A12 O A8-A15) PARA APLICACIONES QUE REQUIEREN UN ESPACIO DE MEMORIA DE 64K.

LOS PRIMEROS 12 BYTES DE MEMORIA DE PROGRAMA ESTAN RESERVADOS PARA LOS VECTORES DE INTERRUPCION. DIRECCIONES 0-11 CONTIENEN VECTORES DE 16 BITS QUE CORRESPONDEN A LAS SEIS INTERRUPCIONES DISPONIBLES. CUANDO UNA INTERRUPCION OCURRE, EL CONTROL DEL PROGRAMA ES PASADO A UNA RUTINA DE SERVICIO A LA QUE APUNTA LA DIRECCION QUE ESTA ALMACENADA EN LA LOCALIDAD DEL VECTOR DE ESA INTERRUPCION EN PARTICULAR. UN RESET FUERZA AL CONTADOR DEL PROGRAMA A LA LOCALIDAD 12, LA PRIMER LOCALIDAD DISPONIBLE PARA EL PROGRAMA DEL USUARIO.

MEMORIA DE DATOS.

UN SISTEMA Z8 PUEDE ACCESAR 62K BYTES DE MEMORIA EXTERNA DE DATOS, COMENZANDO EN LA LOCALIDAD 2048 O 4096. AL IGUAL QUE LA MEMORIA EXTERNA DE PROGRAMA, LAS DIRECCIONES PARA MEMORIA EXTERNA DE DATOS SON PROVISTAS POR EL PUERTO 1 PARA DIRECCIONES DE 8 BITS, O POR PUERTOS 0 Y 1 PARA DIRECCIONES DE 12 Y 16 BITS.

LA MEMORIA EXTERNA DE DATOS PUEDE ESTAR INCLUIDA O SEPARADA DE LA MEMORIA EXTERNA DE PROGRAMA. CUANDO LA MEMORIA DE DATOS ES SEPARADA DE LA MEMORIA DE PROGRAMA, LA SALIDA DE SELECCION DE MEMORIA DE DATOS DEBE SER USADA PARA DIFERENCIAR O SELECCIONAR ENTRE LAS DOS MEMORIAS.



MEMORIA EXTERNA.

ANTES QUE SE PUEDA HACER REFERENCIA A MEMORIA EXTERNA POR CUALQUIER INSTRUCCION, EL USUARIO DEBE CONFIGURAR PUERTOS 0 Y 1 APROPIADAMENTE. A CAUSA DE QUE EL Z8 UTILIZA UNA ESTRUCTURA DE "PIPELINE", DESPUES DE QUE SE HAN PROGRAMADO LOS PUERTOS 0 Y 1 PARA OPERACION DE MEMORIA EXTERNA, DEBEN DE EJECUTARSE DOS INSTRUCCIONES EN MEMORIA INTERNA. DOS INSTRUCCIONES DE UN SOLO BYTE COMO "NOP" PUEDEN SER USADAS PARA HACER ESTO.

LOS DOS ESPACIOS DE MEMORIA EXTERNA PUEDEN SER USADO COMO UNO SOLO DE 62K BYTES O COMO DOS DE 62K BYTES CADA UNO. SI LOS ESPACIOS DE MEMORIA ESTAN SEPARADOS, LA MEMORIA DE PROGRAMA Y LA MEMORIA DE DATOS SON SELECCIONADAS LOGICAMENTE POR LA SALIDA "DATA MEMORY SELECT" (DM). ESTA SE HALLA DISPONIBLE EN EL PUERTO 3, LINEA 4 (P34) PROGRAMANDO APROPIADAMENTE EL REGISTRO DE MODO DEL PUERTO 3.

UNA CARACTERISTICA MUY SUTIL DEL Z8 PUEDE SER UTILIZADA PARA MINIMIZAR EL NUMERO DE LINEAS DE ENTRADA/SALIDA ASIGNADAS AL PAPEL DE SALIDAS DE DIRECCION PARA APLICACIONES CON MEMORIA DE TAMAÑO MEDIO. ESTA CARACTERISTICA PERMITE AL USUARIO DIRECCIONAR HASTA 10K DE MEMORIA CON SOLO 12 LINEAS (MAS LAS LINEAS DE CONTROL DM, DS Y R/W).

ORDINARIAMENTE, 12 LINEAS DE DIRECCION MAS DM DIRECCIONARIAN SOLO 4K EN LOS ESPACIOS DE PROGRAMA Y DE DATOS. EN REALIDAD UN ESPACIO DE 6K PERO LOS PRIMEROS 2K NO SON DIRECCIONABLES EXTERNAMENTE. SIN EMBARGO, LA SEÑAL DS O R/W PUEDEN PROVEER EL BIT No. 13. DE ESTA FORMA SI LA APLICACION REQUIERE ENTRE 4K A 6K DE MEMORIA DE PROGRAMA, (O 2K HASTA 4K DE MEMORIA DE DATOS) SOLO EL PUERTO 1 Y LA PRIMERA MITAD(NIBBLE) DEL PUERTO 0 NECESITAN LA ASIGNACION DE DIRECCIONES. SI ESTA FACILIDAD NO ES USADA, LA SEGUNDA PARTE DEL PUERTO 0 DEBERA SER USADA TAMBIEN PARA SALIDA DE DIRECCIONES.

LA SIGUIENTE TABLA ILUSTRAS COMO UN ESPACIO DE DIRECCIONES DE 4K A 6K PUEDE SER USADO SIN NECESIDAD DEL 13o BIT. LAS DIRECCIONES A0-A11 SON SUFICIENTES PARA SELECCIONAR LOS PRIMEROS 2K, EN EL CUAL A11 ES SIEMPRE CERO Y DS Y R/W ESTAN INACTIVAS. A0-A11 SON REQUERIDAS PARA DIRECCIONAR EL ESPACIO DE 2K A 4K, Y NOTESE QUE AHORA DS Y R/W ESTAN ACTIVAS. PARA 4K A 6K, A11 ES NUEVAMENTE 0; SIN EMBARGO, COMO DS Y R/W ESTAN ACTIVAS AUN, EL CASO PARA 4K A 6K PUEDE SER DISTINGUIDO DEL CASO DE 2K PORQUE ESTAN SEÑALES ESTAN INACTIVAS.

DIRECCION DE MEMORIA DE PROGRAMA.	DIRECCION DE MEMORIA DE DATOS.	DIRECCION EN PUERTOS 0 Y 1	A11	DS Y R/W
0-2047	--	0-2047	0	INACTIVA
2048-4095	2048-4095	2048-4095	1	ACTIVA
4096-6147	4096-6147	0-2047	0	ACTIVA

EL CASO DE 6K A 8K NO PUEDE SER DISTINGUIDO DEL DE 4K A 6K PORQUE EN AMBOS CASOS, DS Y R/W ESTAN ACTIVAS Y A11 ES 1. POR LO TANTO, LA MITAD SUPERIOR DEL PUERTO 0 DEBE SER USADA PARA DIRECCIONAR MEMORIA DE PROGRAMA O DE DATOS MAYORES A 6K.

EL GRUPO DE REGISTROS.

8


EL GRUPO DE 144 REGISTROS, INCLUYE CUATRO REGISTROS DE PUERTOS DE ENTRADA/SALIDA (R0-R3), 124 REGISTROS DE PROPOSITO GENERAL (R4-R127) Y 16 REGISTROS DE CONTROL Y STATUS (R240-R255). LOS 144 REGISTROS TIENEN ASIGNADAS LAS LOCALIDADES COMO SE PRESENTA A CONTINUACION.

LOS PUERTOS DE ENTRADA/SALIDA Y LOS REGISTROS DE CONTROL ESTAN INCLUIDOS DENTRO DEL GRUPO DE REGISTROS PARA PERMITIR A CUALQUIER INSTRUCCION DEL Z8 PROCESAR E/S O INFORMACION DE CONTROL, ELIMINANDO DE ESTA MANERA INSTRUCCIONES ESPECIALES DE CONTROL O DE E/S. EN GENERAL, TODOS LOS REGISTROS DE PROPOSITO GENERAL PUEDEN SER REUSADOS COMO ACUMULADORES, APUNTADORES DE DIRECCIONES O REGISTROS INDICE.

LAS INSTRUCCIONES DEL Z8, ACCESAN REGISTROS DIRECTA O INDIRECTAMENTE CON UN CAMPO DE DIRECCIONES DE 8 BITS. EL Z8 TAMBIEN PERMITE DIRECCIONAMIENTO DE REGISTROS CON 4 BITS USANDO UN APUNTADOR DE REGISTROS, EL CUAL AHORRA MEMORIA DE PROGRAMA, REDUCE EL TIEMPO DE EJECUCION Y FACILITA LA CONMUTACION DE TAREAS. ES DECIR QUE NO SE TIENE QUE HACER EL ALMACENAJE DE REGISTROS Y SU RESTAURACION, EL CONTADOR DE PROGRAMA, BANDERAS Y OTRA INFORMACION PERTINENTE CUANDO OCURRE UNA INTERRUPCION.

EN EL MODO DE DIRECCIONAMIENTO CON 4 BITS, EL GRUPO DE REGISTROS SE HALLA DIVIDIDO EN 9 GRUPOS DE REGISTROS DE TRABAJO, CADA UNO OCUPANDO 16 LOCALIDADES CONTIGUAS. UN APUNTADOR DE REGISTROS (UNO DE LOS REGISTROS DE CONTROL, DIRECCIONA LA LOCALIDAD INICIAL DEL GRUPO DE REGISTROS ACTIVO. CUALQUIER INSTRUCCION QUE PUEDE ALTERAR EL CONTENIDO DE CUALQUIER OTRO REGISTRO COMUN PUEDE SER UTILIZADA PARA EL APUNTADOR DE REGISTROS DE TRABAJO. UN REGISTRO ESPECIFICO DENTRO DEL GRUPO ACTIVO SE ESPECIFICA POR UN DESIGNADOR DE 4 BITS QUE DA LA INSTRUCCION.

THE 4-BIT REGISTER POINTER PROVIDES THE UPPER NIBBLE OF THE REGISTER FILE ADDRESS



LOS STACKS.

EL GRUPO DE REGISTROS INTERNO O LA MEMORIA EXTERNA DE DATOS PUEDE SER USADA PARA STACK. LA SELECCION SE HACE AL PROGRAMAR UN BIT EN EL REGISTRO DE MODO R248. UN APUNTADOR DE STACK DE 16 BITS (R245 Y R255) ES USADO PARA EL STACK EXTERNO, EL CUAL PUEDE RESIDIR EN CUALQUIER PARTE DE LA MEMORIA DE DATOS ENTRE 2048(4096) Y 65535. UN APUNTADOR DE STACK DE 8 BITS (R255) ES USADO PARA EL STACK INTERNO EL CUAL RESIDE DENTRO DE LOS 124 REGISTROS DE PROPOSITO GENERAL.

EL CONTADOR DE PROGRAMA DURANTE UNA INSTRUCCION CALL O EL CONTADOR DE PROGRAMA Y LAS BANDERAS DURANTE UNA INTERRUPCION SON SALVADOS AUTOMATICAMENTE EN EL STACK. LAS INSTRUCCIONES PUSH Y POP PUEDEN SALVAR Y RESTAURAR CUALQUIER REGISTRO DEL GRUPO DE REGISTROS, CON LA EXCEPCION DE REGISTROS DE SOLO ESCRITURA. LAS INSTRUCCIONES RET E IRET RESTAURAN EL VALOR SALVADO DEL CONTADOR DE PROGRAMA Y DE LAS BANDERAS Y EL CONTADOR DE PROGRAMA RESPECTIVAMENTE.

DESCRIPCION DE LAS SEVALES.

P00-P07, P10-P17, P20-P27, P30-P37. LINEAS DE PUERTOS DE E/S. ESTAS 32 LINEAS ESTAN DIVIDIDAS EN CUATRO PUERTOS E/S DE 8 BITS QUE PUEDEN CONFIGURADOS EN UNA GRAN VARIEDAD DE FORMAS BAJO CONTROL DE PROGRAMA. ADEMAS DE SUS FUNCIONES DE E/S, LOS PUERTOS 1 Y 2 PUEDEN SER USADOS PARA INTERFACE A MEMORIA EXTERNA O PONERSE EN TERCER ESTADO BAJO CONTROL DE PROGRAMA. EL PUERTO 2 PUEDE SER CONFIGURADO COMO SALIDA DE "OPEN-DRAIN". LAS LINEAS INDIVIDUALES DE UN PUERTO SE DENOTAN POR EL SEGUNDO DIGITO DEL NUMERO. POR EJEMPLO, P30 DENOTA EL BIT MENOS SIGNIFICATIVO DEL PUERTO 3.

AS. ADDRESS STROBE. ESTA SALIDA PRODUCE UN PULSO UNA VEZ POR CADA BUSQUEDA DE INSTRUCCION EXTERNA O INTERNA Y TRANSFERENCIA DE MEMORIA DE DATOS EXTERNA. LAS DIRECCIONES PARA PROGRAMAS EXTERNOS O TRANSFERENCIA DE DATOS SON VALIDAS CON EL FRENTE DE ONDA NEGATIVO DE CADA CICLO DE MAQUINA. BAJO CONTROL DE PROGRAMA, AS PUEDE SER PUESTA EN ESTADO DE ALTA IMPEDANCIA JUNTO CON PUERTOS 0 Y 1, DATA STROBE Y READ/WRITE.

DS. DATA STROBE. ESTA SEVAL SE ACTIVA EN CADA TRANSFERENCIA DE MEMORIA EXTERNA. DURANTE UN CICLO DE ESCRITURA, EL Z8 COLOCA DATOS VALIDOS EN EL PUERTO 1 MIENTRAS DS ES ACTIVA. DURANTE UN CICLO DE LECTURA, EL DATO ENTRA POR EL PUERTO 1 MIENTRAS DS ES ACTIVA. BAJO CONTROL DE PROGRAMA, DS PUEDE SER PUESTA EN ESTADO DE ALTA IMPEDANCIA JUNTO CON EL PUERTO 0, PUERTO 1 AS Y R/W.


CUANDO EL Z8 NO ESTA CONFIGURADO PARA MEMORIA EXTERNA, DS ACTUA COMO UNA SEVAL DE SINCRONIA Y ES FORZADA BAJA DURANTE EL PERIODO DE RELOJ PRECEDIENDO LA BUSQUEDA DE INSTRUCCION.

R/W. READ/WRITE. SEÑAL BAJA CUANDO EL Z8 ESTA ESCRIBIENDO A MEMORIA EXTERNA DE PROGRAMA O MEMORIA DE DATOS. R/W PERMANECE EN UN ESTADO ALTO POR TODOS LOS DEMAS CICLOS DEL Z8. BAJO CONTROL DEL PROGRAMA PUEDE SER PUESTA EN ESTADO DE ALTA IMPEDANCIA.

XTAL1/XTAL2. CRISTAL1 Y CRISTAL2. ENTRADA Y SALIDA DE LA BASE DE TIEMPO. ESTAS TERMINALES SE CONECTAN A UN CRISTAL DE 8 MHZ MAXIMO O A UN RELOJ DE UNA SOLA FASE EXTERNO.

EL RELOJ DEL Z8 DEBE SER GENERADO EXTERNAMENTE Y ALIMENTADO VIA XTAL1 CUANDO LA OPCION DE FALLA DE POTENCIA ES USADA. XTAL2 ES CONECTADA A LA POTENCIA DE EMERGENCIA QUE ENERGIZA EL GRUPO DE REGISTROS Y LA LOGICA DE RESET CUANDO VCC NO ESTA PRESENTE.


RESET. ESTA SEÑAL INICIALIZA AL Z8. CUANDO RESET ES LEVANTADO DE NIVEL, EL Z8 COMIENZA LA EJECUCION DEL PROGRAMA COMENZANDO EN LA LOCALIDAD 000CH. RESET ACTUA COMO UNA PROTECCION AL GRUPO DE REGISTROS DURANTE SECUENCIAS DE PERDIDA DE ENERGIA Y ENCENDIDO.



REGISTROS DE CONTROL.


ESTA SECCION DESCRIBE EN DETALLE LA PROGRAMACION DE LOS REGISTROS DE CONTROL DEL Z8 QUE COMO YA SE MENCIONO, SIRVEN PARA CONFIGURAR EL FUNCIONAMIENTO DEL MISMO.

R240. REGISTRO DE E/S SERIE (SIO).



ESTE REGISTRO ES USADO COMO EL REGISTRO DE DATOS DE E/S CUANDO R247--D6 ES 1 PARA CONFIGURAR P30 Y P37 COMO LINEAS DE ENTRADA/SALIDA. SI LA PARIDAD NO ES SELECCIONADA, LOS 8 BITS DE R240 TRANSMITEN DATOS. SI ESTA SELECCIONADA, D7 CONTIENE EL BIT DE PARIDAD IMPAR DURANTE LA TRANSMISION Y EL BIT DE ERROR DE PARIDAD DURANTE LA RECEPCION. LA PARIDAD ES SELECCIONADA ENCENDIENDO EL BIT D7 DE R247. CUANDO R240 ES LEIDO, EL CARACTER EN EL BUFFER DE RECEPCION ES LEIDO Y CUANDO R240 ES ESCRITO, UN CARACTER ES CARGADO EN EL TRANSMISOR.

R241. REGISTRO DE MODO DE LOS CONTADORES.



ESTE REGISTRO SELECCIONA LOS MODOS DE TRABAJO DE LOS CONTADORES DE EVENTOS Y TIEMPO T₀ Y T₁.

CARGA T₀ (D0). EL CONTENIDO DE LOS REGISTROS DE CARGA DE T₀ Y DEL PRESCALADOR T₀, SON TRANSFERIDOS AL CONTADOR T₀ Y AL PRESCALADOR UN PERIODO DE RELOJ DESPUES QUE ESTE BIT ES ENCENDIDO. ESTA SOLA OPERACION NO INICIALIZA AL CONTADOR. D0 ES AUTOMATICAMENTE APAGADO SIGUIENDO LA CARGA O DESPUES DE UN RESET MAESTRO.

HABILITA CUENTA DE T₀ (D1). D1 HABILITA O DESABILITA LA CUENTA DE T₀. CUANDO ES UN UNO, LOS VALORES EN T₀ Y SU PRESCALADOR INICIAN LA OPERACION DE CUENTA A CERO (REGRESIVA) USANDO EL OSCILADOR INTERNO. CUANDO ES CERO, LA OPERACION DE CUENTA REGRESIVA SE DETIENE. ESTE BIT ES APAGADO DESPUES DEL RESET. SE PERMITE ENCENDER A LA VEZ EL BIT DE CARGA DE T₀ Y EL BIT DE HABILITACION D1.

CARGA T1 (D2). MISMA FUNCION QUE D0 PERO PARA T1.

HABILITA CUENTA DE T1 (D3). MISMA FUNCION QUE D1 PERO PARA T0.

MODOS PARA ENTRADAS EXTERNAS PARA CONTADOR T1 (D4, D5). D4 Y D5 ESTAN CODIFICADOS PARA DEFINIR CUATRO MODOS DE LA ENTRADA EXTERNA PARA T1 (Tin). P34 PRIMERO DEBE SER DEFINIDO COMO UNA ENTRADA EXTERNA.

MODOS DE SALIDA PARA LOS CONTADORES (D6, D7). ESTOS DOS BITS ESTAN CODIFICADOS PARA DEFINIR CUATRO MODOS DE SALIDA PARA LA SEVAL Tout. EL PUERTO P3 (P36) ESTA IMPLICITAMENTE DEFINIDA PARA OPERAR COMO Tout CUANDO R241, D6 O D7 ESTAN ENCENDIDOS. CUANDO SE USA CON T0 O T1, Tout CAMBIA DE ESTADO CUANDO EL CONTADOR LLEGA A CUENTA CERO. CUANDO D6 Y D7 ESTAN APAGADOS AMBOS (LA FUNCION DE NO USADO), P36 SE DEFINE POR DEFAUL COMO UN BIT DE SALIDA DE DATOS Y ES CONTROLADO POR R247, D5.

D7	D6	FUNCION DE Tout
0	0	NO USADA
0	1	SALIDA DE T0
1	0	SALIDA DE T1
1	1	RELOJ DEL SISTEMA (FREC. RELOJ / 2)


D5 D4 Tin USADO COMO COMENTARIOS

0 0	ENTRADA EXTERNA DE RELOJ.	Tin ES USADO COMO RELOJ EXTERNO PARA T1. EN ESTE MODO, EL RELOJ EXTERNO SOBREPASA EL CONTADOR QUE DIVIDE ENTRE CUATRO Y MANEJA DIRECTAMENTE AL PRESCALADOR.
0 1	ENTRADA DE HABILITACION.	T1 ES MANEJADO POR EL RELOJ INTERNO (FREC. DEL XTAL/8 Y ES HABILITADA POR ESTA ENTRADA. SI LA INTERRUPCION ESTA HABILITADA, ESTA ES GENERADA CUANDO LA ENTRADA VA DE ALTO A BAJO.
1 0	ENTRADA DE DISPARO 1 VEZ.	T1 ES CARGADO Y MANEJADO CON EL RELOJ INTERNO DESPUES DE QUE UNA TRANSICION ALTO-BAJO OCURRE TRANSICIONES SUBSECUENTES NO AFECTAN LA OPERACION DE T1 INCLUSIVE AL ALCANZAR EL FIN DE LA CUENTA.
1 1	ENTRADA DE DISPARO CONTINUA.	T1 ES CARGADO Y MANEJADO CON EL RELOJ INTERNO DESPUES DE UNA TRANSICION ALTO-BAJO EN Tin. PULSOS ADICIONALES REINICIAN LA OPERACION DESDE EL PRINCIPIO DE LA CUENTA.

R242. REGISTRO CONTADOR (T1).


14

ESTA DIRECCION ESTA ASIGNADA A DOS REGISTROS, ALMACENA EL VALOR INICIAL T1; CUANDO ES LEIDO, CONTIENE EL VALOR EN EL QUE SE HALLA LA CUENTA DE T1. R242 PUEDE SER CARGADO CON VALORES QUE VAN DESDE 1 A 256. ESTE VALOR ES TRANSFERIDO A T1 ENCENDIENDO EL BIT DE CARGA DE T1 (R241, D2) Y ES DECREMENTADO DESPUES DE ESTO. UNA PETICION DE INTERRUPCION ES GENERADA CUANDO EL FIN DE LA CUENTA ES ALCANZADO.



R243. REGISTRO DE CARGA AL PRESCALADOR DE T1.

ESTE REGISTRO CONTIENE EL VALOR INICIAL DEL PRESCALADOR DE T1, Y DEFINE LA FUENTE DEL RELOJ Y EL MODO DE CONTEO.



SELECCION DE MODO (D0). CUANDO ESTE BIT ESTA ENCENDIDO, T1 OPERA EN EL MODO DE CONTEO DE UNA SOLA PASADA, EN EL COAL EL VALOR EN T1 ES DECREMENTADO HASTA O UNA VEZ POR CADA COMANDO DE CARGA A T1 (R241, D2). UNA PETICION DE INTERRUPCION SE GENERA CUANDO EL CONTADOR ALCANZA EL FIN DE CUENTA.


CUANDO ESTE BIT ESTA ENCENDIDO, T1 OPERA EN MODO CONTINUO DE CONTEO. AL RECIBIR EL COMANDO DE CARGA, LOS VALORES INICIALES DE T1 SON CARGADOS Y DECREMENTADOS HASTA EL FIN DE CUENTA. LOS VALORES INICIALES SON CARGADOS NUEVAMENTE MIENTRAS EL BIT DE HABILITACION DE CUENTA (R241, D3) ESTA ENCENDIDO. NUEVOS VALORES PUEDEN SER CARGADOS EN EL REGISTRO DE CARGA SIN AFECTAR LA OPERACION DE CONTEO. CUANDO EL FIN DE CUENTA ES ALCANZADO, LOS NUEVOS VALORES INICIALES SON CARGADOS EN EL CONTADOR PARA SUBSECUENTES CICLOS DE CUENTA.

SELECCION DE RELOJ DE T1 (D1). CUANDO D1 ES 1 LOGICO, T_{in} ALIMENTA EL RELOJ DE T1. CUANDO ES CERO EL RELOJ INTERNO (RELOJ DEL SISTEMA DIVIDIDO POR 4) ALIMENTA EL RELOJ DE T1. CUANDO T_{in} ES USADO PARA EL RELOJ, LOS MODOS APROPIADOS DEBEN SER DECODIFICADOS EN EL REGISTRO TMR (R241).

VALOR PARA EL PRESCALADOR DE T1 (D2-D7), EL RESTO DE LOS BITS EN R243 CONTIENEN UN VALOR BINARIO QUE DETERMINA EL MODULO DEL PRESCALADOR. D2 ES EL BIT MENOS SIGNIFICATIVO. EL VALOR DEBE SER CARGADO PARA PRESCALAR POR N.


REGISTRO CONTADOR T0 (R244).

ESTE REGISTRO PROVEE LA MISMA FUNCION PARA T0 COMO R242 LO HACE PARA T1.




REGISTRO PRESCALADOR DE T0 (R245).

ESTE REGISTRO TIENE LA MISMA FUNCION QUE EL PRESCALADOR DE T1 EXCEPTO QUE D1 NO ES USADO.




R246 MODO DEL PUERTO 2 (P2M).

EL REGISTRO DE MODOS PARA EL PUERTO 2, PROGRAMA CADA BIT DE ESTE PUERTO COMO UNA LINEA DE ENTRADA O DE SALIDA. CUANDO UN BIT DE R246 ESTA ENCENDIDO, LA LINEA CORRESPONDIENTE SE DEFINE COMO ENTRADA, Y VICEVERSA. DESPUES DE UN RESET MAESTRO, R246 CONTIENE FFH POR LO QUE TODAS LAS LINEAS QUEDAN DEFINIDAS COMO ENTRADAS. EL MODO DE TRABAJO DEL PUERTO 2 TAMBIEN ES DEFINIDO POR R247, D0.



R247. MODD PARA EL PUERTO 3 (P3M).

EL REGISTRO DE MODD PARA EL PUERTO 3 ESPECIFICA QUE LINEAS DEL PUERTO 3 SON USADAS PARA E/S PARALELO, E/S SERIE, PETICION DE INTERRUPCION, E/S DE CONTADOR DE TIEMPO O SALIDAS DE STATUS O DE PROTOCOLO.



PUERTO 2 COMO "PULLUPS" (D0). EL APAGAR ESTE BIT PROVEE SALIDAS DE OPEN-DRAIN PARA EL PUERTO 2 INHIBIENDO LOS PULLUPS ACTIVOS. SALIDAS CON OPEN-DRAIN PERMITE A LAS SALIDAS DEL PUERTO 2 EL FORMAR COMPUERTAS OR ALAMBRADAS CON OTRAS SEÑALES.

D1 (NO USADO).

D2 (MODD PARA P32 Y P35). ESTE BIT ESPECIFICA SI P32 Y P35 SON USADOS PARA E/S DEL PUERTO 3 O COMO LINEAS DE PROTOCOLO DEL PUERTO 0.

D2	FUNCTION
0	P32=Input P35=Output
1	P32=DAV0/RDY0 P35=RDY0/DAV0

D3, D4 (MODD DE P33 Y P34). ESTOS BITS ESPECIFICAN SI P33 Y P34 SON USADOS PARA OPERACIONES DE E/S O PARA SOPORTE DEL PUERTO 1.

D4 and D3	FUNCTION
0 0	P33 = Input P34 = Output
0 1	P33 = Input P34 = DM
1 0	
1 1	P33 = DAV1/RDY1 P34 = RDY1/DAV1

D5 (MODO DE P31 Y P36). EL BIT DETERMINA SI LAS LINEAS DEL PUERTO 3 P31 Y P36 SE CONFIGURAN COMO E/S (D5=0), O COMO CONTROLES DE PROTOCOLO (D5=1) USADOS PARA APOYAR LA OPERACION DEL PUERTO 2. CUANDO SE PROGRAMAN COMO E/S, P31 Y P36 REFLEJAN EL CONTENIDO DE LOS BITS 1 Y 6 DEL REGISTRO 3; SIN EMBARGO, OTRAS FUENTES DE DATOS PUEDEN SER SELECCIONADAS COMO SIGUE:

SI EL BIT D1 DEL REGISTRO PRESCALADOR DE T1 R243 ES 1 P31 SERA LA ENTRADA PARA TIMER Tin Y SE COMPORTARA DE ACUERDO CON LA TABLA DE VERDAD QUE DESCRIBE EL REGISTRO TMR (D4 Y D5). R243, BIT D1 DEBE ESTAR APAGADO PARA QUE P31 ACTUE COMO UNA LINEA DE ENTRADA PARA R3.

LA SALIDA P36 SE CONVIERTE EN Tout (PARA T0 O PARA T1) O SCLK DEPENDIENDO DE LOS VALORES DEL REGISTRO R241 TMR BITS (D6 Y D7). PARA QUE P36 ACTUE COMO SALIDA DE DATOS PARA R3, LOS BITS D6 Y D7 DE R241 DEBEN SER CEROS.

SI P31 Y P36 SON SELECCIONADOS COMO CONTROL DE PROTOCOLO, R241 (D4-D7) Y R245 (D1) NO DEBEN TENER EFECTO.


D5	FUNCTION	
0	P31=Input (Tin)	P36=Output (Tout)
1	P31=DAV2/RDY2	P36=RDY2/DAV2

D6 MODO PARA P30 Y P37. ESTE BIT DETERMINA SI LAS LINEAS P30 Y P37 SON USADAS PARA E/S DE P3 O COMO E/S DE LA INTERFACE SERIE.

D6	FUNCTION	
0	P30=Input	P37=Output
1	P30=Serial In	P37=Serial Out

D7 PARIDAD. SI LA E/S SERIE SE SELECCIONA POR D6, AL ENCENDER D7 SE PROVEE PARIDAD IMPAR PARA DATOS TRANSMITIDOS Y CHEQUEO DE PARIDAD IMPAR PARA DATOS RECIBIDOS.

ESTE REGISTRO CONFIGURA LOS PUERTOS 0 Y 1, SELECCIONA STACK INTERNO O EXTERNO Y TIEMPOS PARA ACCESO A MEMORIA NORMAL O EXTENDIDO.



(D0, D1) MODO PARA EL PUERTO 0. ESTOS DOS BITS SE CODIFICAN PARA PROGRAMAR EL MODO DE LAS LINEAS P00-P03. DESPUES DE UN RESET, LA MITAD BAJA DEL PUERTO 0 SE CONFIGURA COMO ENTRADA. NOTAR QUE CUANDO D7 DE R248 ES 1, P00-P03 SON A8-A11 SIN IMPORTAR LA CONFIGURACION DE D0-D1.

D7	D1	D0	CONFIGURACION PARA P00-P03
0	0	0	4 BITS DE SALIDA
0	0	1	4 BITS DE ENTRADA
0	1	X	4 BITS DE DIRECCION (A8-A11)
1	X	X	4 BITS DE DIRECCION (A8-A11)

D2-LOCALIZACION PARA EL STACK. CUANDO ESTE BIT ES 1, EL STACK SE LOCALIZA INTERNAMENTE EN EL GRUPO DE REGISTROS DEL Z8, Y ES APUNTADO POR R255. CUANDO ES 0; EL STACK SE LOCALIZA EXTERNAMENTE (MEMORIA), Y ES APUNTADO POR R254 Y R255. CUANDO ES USADO EN FORMA INTERNA, R254 PUEDE SER USADO COMO REGISTRO DE DATOS, SIN EMBARGO, DEBE TENERSE CUIDADO PARA MANEJAR EL OVERFLOW/UNDERFLOW DE R255.

D3-D4 MODO DEL PUERTO 1. ESTOS BITS SON DECODIFICADOS PARA DEFINIR EL MODO DE LAS LINEAS DEL PUERTO 1 P10-P17. SIGUIENDO A UN RESET, EL PUERTO 1 SE CONFIGURA COMO UN PUERTO DE ENTRADA DE 8 BITS.

D4	D3	CONFIGURACION DE P10-P17
0	0	8 BITS DE SALIDA
0	1	8 BITS DE ENTRADA
1	0	DIRECCIONES/DATOS MULTIPLEXADOS (AD0-AD7)
1	1	ESTADO DE ALTA IMPEDANCIA

EL ESTADO DE ALTA IMPEDANCIA Y LOS MODOS DE DIRECCIONAMIENTO SELECCIONADOS POR R248 SON INTERDEPENDIENTES COMO SE PRESENTA EN LA SIGUIENTE TABLA.

D7	D4	D3	D1	LINEAS DE 3ER ESTADO
0	1	1	0	PUERTO 1, AS, DS, R/W
0	1	1	1	PUERTO 1, AS, DS, R/W Y P00-P03.
1	1	1	X	PUERTO 1, AS, DS, R/W Y P00-P07.


D5-TIEMPO EXTENDIDO A MEMORIA. ESTE BIT EXTIENDE EL CICLO A MEMORIA POR UN CICLO DE RELOJ CUANDO ESTA ENCENDIDO, PERMITIENDO EL USO DE MEMORIA LENTA CON EL Z8. CUANDO ES 0, LOS TIEMPO SON NORMALES..

(D6,D7)- MODO DEL PUERTO 0. ESTOS BITS CONTROLAN EL MODO DE TRABAJO DEL PUERTO 0 EN LAS LINEAS P04-P07. DESPUES DE UN RESET, LA MITAD SUPERIOR DEL PUERTO 0 SE CONFIGURA EN MODO ENTRADA. CUANDO D7 ES 1, P03-P07 SON AS-A11 SIN IMPORTAR LA CONFIGURACION DE D0-D1.

D7	D6	CONFIGURACION DE P04-P07
0	0	4 BITS DE SALIDA
0	1	4 BITS DE ENTRADA
1	X	4 BITS DE DIRECCION (A12-A15)

R249 REGISTRO DE PRIORIDAD DE INTERRUPCIONES IPR. SOLO ESCRITURA.

ESTE REGISTRO CONTIENE LAS PRIORIDADES DE LOS SEIS NIVELES DE INTERRUPCIONES POR VECTOR. LAS INTERRUPCIONES PUEDEN COLOCARSE EN 48 DIFERENTES ORDENES PARA RESOLVER PETICIONES SIMULTANEAS DE INTERRUPCION. LOS SEIS NIVELES DE INTERRUPCION IRQ0-IRQ5 ESTAN DIVIDIDOS EN TRES GRUPOS LLAMADOS A, B Y C, CADA UNO CONTENIENDO DOS PETICIONES DE INTERRUPCION. EL GRUPO A CONTIENE IRQ3 (SI/P30) Y IRQ5 (T1), EL GRUPO B CONTIENE IRQ0 (P32) Y IRQ2 (P31), EL GRUPO C A IRQ1 (P33) Y IRQ4 (S0/T0).




LOS BITS D1, D2 Y D5 DEFINEN LA PRIORIDAD DE LOS MIEMBROS INDIVIDUALES DENTRO DE LOS GRUPOS.

GRUPO	BIT	PRIORIDAD	
		MAS ALTA----->	MAS BAJA
C	D1=0	IR01	IR04
	D1=1	IR04	IR01
B	D2=0	IR02	IR00
	D2=1	IR00	IR02
A	D5=0	IR05	IR03
	D5=1	IR03	IR05

LAS PRIORIDADES PUEDEN SER FIJADAS DENTRO DE LOS GRUPOS A, B, Y C TAMBIEN. LOS BITS D0, D3 Y D4 DE R249 ESTAN CODIFICADOS PARA DEFINIR SEIS ORDENES DE PRIORIDAD PARA LOS GRUPOS A, B Y C.


PATRON DE BITS			PRIORIDAD DE GRUPO
D4	D3	D0	
0	0	0	NO USADA
0	0	1	C A B
0	1	0	A B C
0	1	1	A C B
1	0	0	B C A
1	0	1	C B A
1	1	0	B A C
1	1	1	NO USADA

LOS BITS D2-D7 CONTIENEN LAS BANDERAS DE STATUS COMO SE PRESENTA ABAJO. D0 Y D1 SON DEFINIDAS POR EL USUARIO.





R253 APUNTADOR DE REGISTROS (RP).

LOS 4 BITS SUPERIORES DE ESTE REGISTRO FORMA UN APUNTADOR DE REGISTRO QUE APUNTA AL ORIGEN DEL GRUPO ACTIVO DE REGISTROS DE TRABAJO. LOS CUATRO BITS MENOS SIGNIFICATIVOS QUE ESPECIFICAN EL REGISTRO INDIVIDUAL DENTRO DEL GRUPO DE TRABAJO SON ESPECIFICADOS POR LA INSTRUCCION EN SI. EN ESTE REGISTRO, LOS CUATRO BITS MENOS SIGNIFICATIVOS (D0-D3) SON CERO CUANDO SON LEIDOS Y NO IMPORTAN CUANDO SON ESCRITOS.



R254, R255 APUNTADOR DE STACK (SPL, SPH).

EL APUNTADOR DE STACK SE COMPONE DE ESTOS DOS REGISTROS: SPL (R255) CONTIENE EL BYTE DE MAS BAJO ORDEN: SPH (R254) CONTIENE EL BYTE MAS ALTO. COMO SE MENCIONO PREVIAMENTE, EL BIT D2 DE R248 ESPECIFICA SI EL STACK ESTA LOCALIZADO EN EL GRUPO INTERNO DE REGISTROS O EN LA MEMORIA EXTERNA. SI EL STACK ES INTERNO, R255 NO ES USADO COMO APUNTADOR Y ESTA DISPONIBLE COMO REGISTRO DE DATOS.





**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

PRACTICA

ROLANDO CARRERA

NOV. 1985

Haga un programa para manejar empleados.

1.- Use archivos de acceso directo.

2.- El programa permitirá hacer tres operaciones contra el archivo de empleados, las cuales serán:

- a) Alta de un empleado entrando por el número de empleado.
- b) Baja de un empleado entrando por el número de empleado.
- c) Modificación del nombre del empleado o su edad, haciendo el acceso por el número de empleado.

3.- El archivo solo podrá contener la información de 100 empleados como máximo.

4.- Los registros del archivo deberán marcarse como vacíos poniendo un chr(255) en el primer byte de cada registro.

5.- Sólo se almacenarán los campos del nombre y la edad en cada registro.

6.- Para dar de baja un empleado, solo se necesita marcar el registro como vacío.

7.- El número del empleado será igual al número del registro del archivo que se encuentre desocupado al momento de dar de alta al nuevo empleado.

8.- A continuación se definen las secciones del programa y que acciones le corresponde a cada una de ellas:

* Iniciar el archivo con 100 registros vacíos.

* La rutina de alta hará lo siguiente:

- Pedir nombre y edad del empleado.
- Buscar si ya existe ese empleado y terminar si así es.
- Buscar un registro vacío.
- Insertar al empleado en ese registro.
- Indicar con que número fue dado de alta el empleado.

* La rutina de baja hará lo siguiente:

- Pedir el número del empleado.
- Desplegar ese registro en la pantalla y preguntar si es ese el empleado que se quiere dar de baja.
- Si lo es, marcar el registro como vacío.

* La rutina de cambios hará lo siguiente:

- Pedir el número del empleado.
- Desplegar ese registro en la pantalla y preguntar si es ese el empleado que se quiere modificar.
- Si lo es, preguntar que campo se quiere cambiar,
1) El nombre. 2) La edad.
- Escribir el cambio al archivo.

* La última rutina servirá únicamente para mandar imprimir todos los registros no vacíos del archivo anteponiéndoles el número de registro en la impresión.

```

inv.asc
10 OPEN "o",#1,"inventar"
20 INPUT "da fecha dd/mm/aa";F$
25 PRINT #1,F$
30 INPUT "# de parte";N
40 IF N = 0 THEN END
50 INPUT "cantidad de articulos";C
60 INPUT "movimiento entrada/salida (e/s)";M$
70 PRINT #1,N,"",C,"",M$
80 PRINT;GOTO 30
90 END

```

B>
 SALIDA DEL PROGRAMAV

```

B>TYPE INVENTAR
11/11/85
 34      ,      25
 67      ,      28
 89      ,      12

```

B>

B>
 B> EJEMPLO DE APPEND AL MISMO ARCHIVO

```

B>TYPE INV2.ASC
10 OPEN "INVENTAR" FOR APPEND AS #1
20 INPUT "da fecha dd/mm/aa";F$
25 PRINT #1,F$
30 INPUT "# de parte";N
40 IF N = 0 THEN END
50 INPUT "cantidad de articulos";C
60 INPUT "movimiento entrada/salida (e/s)";M$
70 PRINT #1,N,"",C,"",M$
80 PRINT;GOTO 30
90 END

```

```

B>
B>TYPE INVENTAR
11/11/85
 34      ,      25
 67      ,      28
 89      ,      12
11/11/85
 24      ,      78
 1       ,      98
 25      ,      32

```

B>

MI
 MI
 08

00:01:02
 02:03:05

34
 29

```

    REM este programa lee un archivo de acceso aleatorio.
20 OPEN "r",#1,"directorío",42
30 REM abre el archivo directorío en modo "r"andom y cada registro tiene 42
40 FIELD #1, 32 AS NOM$, 3 AS LADA$, 7 AS TEL$
50 REM se asigna espacio para el buffer de e/s al archivo de acceso aleatorio
60 INPUT "dame el código de la persona";CODIGO%
70 GET #1,CODIGO%
80 PRINT NOM$
90 PRINT "lada: ";LADA$
100 PRINT "telefono: ";TEL$
110 GOTO 60

```

```

10 REM este programa crea un archivo de acceso aleatorio.
20 OPEN "r",#1,"directorío",42
30 REM abre el archivo directorío en modo "r"andom y cada registro tiene 42
40 FIELD #1, 32 AS NOM$, 3 AS LADA$, 7 AS TEL$
50 REM se asigna espacio para el buffer de e/s al archivo de acceso aleatorio
60 INPUT "dame el código de la persona";CODIGO%
70 INPUT "nombre";N$
80 INPUT "lada";L$
90 INPUT "telefono";T$
100 LSET NOM$=N$
110 LSET LADA$=L$
120 LSET TEL$=T$
130 PUT #1,CODIGO%
140 GOTO 60

```

```

60 INPUT "dame el código de la persona";CODIGO%
70 INPUT "nombre";N$
80 INPUT "lada";L$
90 INPUT "telefono";T$
100 LPRINT USING "##.##";CODIGO%
110 LPRINT USING "\ \";L$,N$
120 LPRINT USING "###^^^^";CODIGO%
130 LPRINT "estos son los valores completos de las variables"
140 LPRINT CODIGO%
150 LPRINT L$,N$
160 LPRINT CODIGO%

```

2143.00

376 jorge

4E+01

estos son los valores completos de las variables

143

376 jorge saínz

143



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

BIBLIOGRAFIA.

NOVIEMBRE, 1985

BIBLIOGRAFIA

John Uffenbeck
 "MICROCOMPUTERS AND MICROPROCESSORS"
 The 8080, 8085, and Z-80
 Programming, Interfacing, and Troubleshooting.

J. C. Cluley.
 "INTERFACING TO MICROPROCESSORS"
 160 pp. illus.

P. F. Lister
 "SINGLE-CHIP MICROCOMPUTERS"
 231 pp. 127 Illus. and Tables.

Nikitas A. Alexandridis
 "MICROPROCESSOR SYSTEM DESIGN CONCEPTS"
 622 pages, extensively illustrated

J. D. Lenk
 "HANDBOOK OF MICROCOMPUTER BASED INSTRUMENTATION
 AND CONTROL"
 307 pp. 277 Illus.

Robert E. Wilhelm, Jr.
 "PROGRAMMABLE CONTROLLER HANDBOOK"

William J. Einnes, Editor
 "McGraw-Hill PERSONAL COMPUTER
 PROGRAMMING ENCYCLOPEDIA"
 Languages and Operating Systems.

H. Luetzow
 "INTERFACING TEST CIRCUITS WITH
 SINGLE-BOARD COMPUTERS"
 250 pp., 330 Illus.

L. V. Dao
 "MASTERING THE 8088 MICROPROCESSOR"
 330 pp. 132 Illus.

J. R. Johnson and S. Kassel
 "THE MULTIBUS DESIGN GUIDEBOOK"
 Structures, Architectures, and Applications
 424 pp. Illus.

T. J. Byers
 "MICROPROCESSOR SUPPORT CHIPS"
 Theory, Design, and Applications.
 228 pp., 170 Illus.

H. H. Euchsbaum and G. Weissenberg.
 "MICROPROCESSOR AND MICROCOMPUTER DATA DIGEST"
 336 pp., 83 block diagrams, 106 pin configurations.

G. Kane, D. Harkings and L. A. Leventhal
 "68000 ASSEMBLY LANGUAGE PROGRAMMING"
 600 pp., Illus.

D.F. Stout.
 "MICROPROCESSOR APPLICATIONS HANDBOOK"
 472 pp., 284 Illus.

J. J. Carr
 "8-BIT AND 16-BIT MICROPROCESSOR COOKBOOK"
 295 pp.

J. C. Nichols, E.A. Nichols, and K. R. Musson
 "Z-80 MICROPROCESSOR ADVANCED INTERFACING WITH
 APPLICATIONS IN DATA COMMUNICATIONS"
 347 pp., Illus., Softbound.

S. Ciarcia
 "CIARCIA'S CIRCUIT CELLAR, Vol. IV"
 222 pp. Illus., Softbound.

S. Ciarcia
 "BUILD YOUR OWN Z80 COMPUTER"
 Design Guidelines and Application Notes.
 330 pp., Illus. Softbound.

J. C. Cluley
 "INTERFACING TO MICROPROCESSORS"
 160 pp., Illus.

H. Taub
 "DIGITAL CIRCUITS AND MICROPROCESSORS"
 608 pp., heavily Illus.

J. Nick and J. Brick
 "BIT-SLICE MICROPROCESSOR DESIGN"
 320 pp., 230 Illus.

P. Goldsbrough, T. Lund, and J. Rayner
 "ANALOG ELECTRONICS FOR MICROCOMPUTER SYSTEMS"
 438 pp., Illus.

S. Evanczuk
 "MICROPROCESSOR SYSTEMS"
 Software and Hardware Architecture
 392 pp., Illus.

J. P. Hayes
 "DIGITAL SYSTEM DESIGN AND MICROPROCESSORS"
 786 pp., 559 Illus.

E. Poe and J. Goodwin.
 "THE S-100 AND OTHER MICRO BUSES"
 2nd Ed., 206 pp., Extensively Illus.

John A. Allecca and Allen Stuart
 "ELECTRONIC INSTRUMENTATION"
 646 pages, heavily illustrated.

S. Leibson
 "THE HANDBOOK OF MICROCOMPUTER INTERFACING"
 251 pp., 215 illus.

A. P. Malvino
 "DIGITAL COMPUTER ELECTRONICS"
 An Introduction to Microcomputers
 2nd Ed., 337 pp., illus.

D. F. Stout
 "MICROPROCESSOR APPLICATIONS HANDBOOK"
 472 pp., 234 illus.

LIU, Yu-Cheng and Glenn A. Gibson.
 "MICROCOMPUTER SYSTEMS: THE 8086/8088 FAMILY",
 New Jersey : Prentice-Hall, 1984. 550 p.

SEIDMAN, Arthur H. and Ivan Flores
 "THE HANDBOOK OF COMPUTERS AND COMPUTING APPLICATIONS"
 London ; Edward Arnold, 1983. 328 p.

TIDERGHIAN, J.
 "NEW COMPUTER ARCHITECTURES"
 London : Academic Press, 1984. 289 p.

ARTWICK, Bruce A.
 "MICROCOMPUTER INTERFACING"
 New Jersey : Prentice-Hall, 1980. 341 p.

CAMILL, S.J.
 "DIGITAL AND MICROPROCESSOR ENGINEERING"
 New York : John Wiley & Sons, 1982. 513 p.

NICHOLS, J.C., E.A. Nichols y P.R. Rong
 "MICROPROCESADOR Z-80 : PROGRAMACION E INTERFACES"
 Mexico : Publicaciones Harcombe, 1984. 521 p.

NICHOLS, J.C., E.A. Nichols y P.R. Rong
 "PROGRAMACION DEL MICROPROCESADOR Z-80"
 Barcelona : Harcombe Boixareu Editores, 1984. 308 p.

TAUB, Herbert.
 "CIRCUITOS DIGITALES Y MICROPROCESADORES"
 Mexico : McGraw Hill, 1982. 549 p.

J. Greenfield
 "PRACTICAL DIGITAL DESIGN USING ICs"
 2nd. Ed., 717 pp., Illus.

W. H. Ruhnbaum and R. Mauro
 "MICROPROCESSOR-BASED ELECTRONIC GAMES"
 293 pp., Illus.

D. F. Stout
 "MICROPROCESSOR APPLICATIONS HANDBOOK"
 472 pp., 234 Illus.

G. Rabbat
 "HARDWARE AND SOFTWARE CONCEPTS IN VLSI"
 559 pp., Illus.

J.J. Carr
 "CMOS/TTL"
 A User's Guide with Projects.
 368 pp., Illus.

J. Carr
 "DESIGNING MICROPROCESSOR-BASED INSTRUMENTATION"
 323 pp., Illus.

H. Andrews
 "PROGRAMMING MICROPROCESSOR INTERFACES FOR
 CONTROL AND INSTRUMENTATION"
 361 pp., Illus.

H. Taub
 "DIGITAL CIRCUITS AND MICROPROCESSORS"
 608 pp., heavily illus.

A. Osborne and G. Kane
 "OSBORNE 4 AND 8-BIT MICROPROCESSOR HANDBOOK
 and OSBORNE 16 BITS MICROPROCESSOR HANDBOOK"
 1.94 total pages, Illus.

J. C. Cluley
 "INTERFACING TO MICROPROCESSORS - and -
 MICROCOMPUTER AND MICROPROCESSOR INTERFACING"
 426 total pp., 173 total illus.

B. C. Kuo
 "AUTOMATIC CONTROL SYSTEMS"
 714 pp., Illus.


D. V. Hall
 "MICROPROCESSORS AND DIGITAL SYSTEMS"
 2nd. Ed., 480 pp., Illus.

W. Sikonowiz
 "GUIDE TO THE IBM PERSONAL COMPUTER"
 352 pp., Illus.



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS





SHUGART PRODUCT SELECTION GUIDE




NOVIEMBRE, 1985

SHUGART

Product Selection Guide



Optitem 1000



Rigid Disk Drive

2

Intelligent Disk Drive

Optical Disk Drive

706/712 (5.25-inch) Half-Height

Performance

Capacity (Unformatted)

Per Drive 6.66/13.33 Mbytes
Per Disk 6.66 Mbytes
Per Surface 3.33 Mbytes

Capacity (Formatted)

Per Drive 5.24/10.49 Mbytes
Per Disk 5.2 Mbytes
Per Surface 2.6 Mbytes
Per Track 8.2 kbytes
Per Sector 256 bytes
Sector/Track 32+1

Transfer Rate (single sector)
Transfer Rate (multiple sectors)

5.0 Mbits/sec
5.0 Mbits/sec

Access Time

Track-to-Track 16.2 msec
Average 85 msec
Maximum 175 msec
Motor Start/Stop
Latency (average) 8.33 msec

Functional

Rotational Speed 3,600 rpm
Recording Density (inside track) 9,036 bpi
Flux Density 9,036 lci
Track Density 360 tpi
Cylinders 320
Tracks 640/1,280
R/W Heads 2/4
Disks 1/2
Encoding Method MFM

Physical

Environmental Limits
Ambient Temperature 50° to 115°F (10° to 46.1°C)
Relative Humidity 8 to 80%
Maximum Wet Bulb 78°F non-condensing (25.6°C)

AC Voltage Requirements
(with power supply)

DC Voltage Requirements

+12 V DC \pm 5% @ .75 A typical
+10% 3.7 A max starting

+5 V DC \pm 5%, 1.6 A typical
1.4 A maximum

Mechanical Dimensions
(exclusive of faceplate)

Height 1.63 in. (41.4 mm)
Width 5.75 in. (146.1 mm)
Depth 8.0 in. (209.2 mm)
Weight 3.3 lbs (1.5 kg)

Heat Dissipation

63.0 BTU/hr (18.4 Watts typical)

Reliability

MIBF 20,000 POH under typical usage

PM Not required

MTRR 30 minutes
Component Life 5 years

Error Rates

Soft Read 1 per 10¹⁰ bits read
Hard Read 1 per 10¹² bits read
Sector Errors 1 per 10⁶ seeks
Non-Recoverable Errors
Non-Detected Errors

706S/712S Intelligent (SCSI/SASI)

6.66/13.33 Mbytes
3.33 Mbytes
3.33 Mbytes

5.24/10.49 Mbytes
5.2 Mbytes
2.6 Mbytes
8.2 kbytes
256 bytes
32+1

8.0 Mbits/sec
5.0 Mbits/sec

16.2 msec
85 msec

8.33 msec

Interface Features

SASI/SCSI

- SCSI Command Set
- 21 or 32 Bit Addressing
- Error Detection/Correction
- Defect Mapping on Sector Basis
- Minimum Interleave Factor 1 (contiguous sectors)
- FIFO Buffer/1.0 kbytes
- Implied Seeks
- Disconnect/Reconnect
- Arbitration

50° to 115°F (10° to 46.1°C)
8 to 80%
78°F (25.6°C) non-condensing

+5 V DC \pm 5% @ 3.0 A typical
+12 V DC \pm 5% @ 1.2 A typical
(\pm 10% = 3.7 A max starting)

2.86 in. (72.6 mm)
5.75 in. (146.1 mm)
8.0 in. (203.2 mm)
3.8 lbs. (1.72 kg)

88.8 BTU/hr typical (26 Watts)

18,000 POH under typical usage

Not required

30 minutes
5 years

1 per 10¹⁰ bits read (w/o ECC)
1 per 10¹² bits read (w/o ECC)
1 per 10⁶ seeks (w/o ECC)

Optimem 1000 Intelligent (SCSI/SASI)

—
—
—

1 Gbyte
Removeable
1 Gbyte
25 kbytes
1,024 bytes
25

8.0 Mbits/sec
3.8 Mbits/sec

2 msec
130 msec
230 msec
15 sec
27 msec

1,122 rpm
14,500 bpi
—
14,500 tpi
40,000
40,000

Optimem 1001 or
1002 Cartridge

50° to 109°F (10° to 43°C)
10 to 90%
80°F (26.7°C)

90 - 132 V AC @ 1.8 A
180 to 260 V AC @ 0.9 A

+15 V DC \pm 5% @ 4 A peak
-15 V DC \pm 5% @ 4 A peak
+5 V DC \pm 5% @ 14 A peak
(N.A. with optional power supply)

6.81 in. (173.0 mm)
17.6 in. (447.0 mm)
24.0 in. (609.6 mm)
50 lbs (22.7 kg)

785 BTU/hr typical
(incl. power supply)

5,000 POH under typical usage

Not required

30 minutes
5 years

—
—
—
1 per 10¹² bits read
1 per 10¹⁸ bits read

3.5-Inch Microfloppy Disk Drive

5.25-Inch Minifloppy™ Disk Drives

2a

Performance

Capacity (Unformatted)

Per Disk
Per Surface
Per Track

250/500 kbytes
250/500 kbytes
3.1/6.2 kbytes

350 Single/ Double Density

0.5/1.0 Mbyte
250/500 kbytes
3.1/6.2 kbytes

400L Single/ Double Density

125/250 kbytes
125/250 kbytes
—

455 Single/ Double Density Half-Height

250/500 kbytes
125/250 kbytes
3.1/6.2 kbytes

Capacity (Formatted)

Per Disk
Per Surface
Per Track
Per Sector
Sector/Track

204.8/409.6 kbytes
204.8/409.6 kbytes
2.56/5.12 kbytes
256/512 bytes
10

409.6/819.2 kbytes
204.8/409.6 kbytes
2.56/5.12 kbytes
256/512 bytes
10

102.4/204.8 kbytes
102.4/204.8 kbytes
2.56/5.12 kbytes
256/512 bytes
10

204.8/409.6 kbytes
102.4/204.8 kbytes
2.6/5.1 kbytes
256/512 bytes
10

Transfer Rate

125/250 kbits/sec

125/250 kbits/sec

125/250 kbits/sec

125/250 kbits/sec

Access Time

Track-to-Track

Average

Settling Time

Head Load Time

Average Latency

Motor Start Time

6 msec
158 msec
15 msec
—
100 msec
500 msec

6 msec
158 msec
15 msec
—
100 msec
500 msec

20 msec
260 msec
15 msec
50 msec
100 msec
500 msec

6 msec
93 msec
15 msec
—
100 msec
300 msec typical

Functional

Rotational Speed

Recording Density (inside track)

Flux Density

Track Density

Cylinders

Tracks

R/W Heads

Disks

Encoding Method

300 rpm
4,094/8,187 bpi
8,187 fci
135 tpi
—
80
1
—
FM/MFM

300 rpm
4,359/8,717 bpi
8,717 fci
135 tpi
—
160
1
—
FM/MFM

300 rpm
2,768/5,536 bpi
5,536 fci
48 tpi
—
40
1
—
FM/MFM

300 rpm
2,938/5,876 bpi
5,876 fci
48 tpi
—
80
2
—
FM/MFM

Physical

Environmental Limits

Ambient Temperature

Relative Humidity

Maximum Wet Bulb

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

AC Power Requirements

DC Voltage Requirements

+12 V DC ± 5%
0.4 A operating

+12 V DC ± 5%
0.4 A operating

+12 V DC ± 5%
0.9 A typical

+12 V DC ± 10%
0.75 A typical

+5 V DC ± 5%
0.6 A operating

+5 V DC ± 5%
0.6 A operating

+5 V DC ± 5%
0.5 A typical

+5 V DC ± 5%
0.7 A typical

Mechanical Dimensions (exclusive of faceplate)

Height

Width

Depth

Weight

1.62 in. (41.2 mm)
3.96 in. (100.97 mm)
6.00 in. (152.4 mm)
1.3 lbs (.59 kg)

1.62 in. (41.2 mm)
3.96 in. (100.97 mm)
6.00 in. (152.4 mm)
1.3 lbs (.59 kg)

3.25 in. (82.6 mm)
5.75 in. (146.1 mm)
8.00 in. (203.2 mm)
3.2 lbs (1.45 kg)

1.63 in. (41.5 mm)
5.75 in. (146.1 mm)
8.00 in. (202 mm)
3.3 lbs (1.5 kg)

Heat Dissipation

27 BTU/hr
7.9 Watts operating

27 BTU/hr
7.9 Watts operating

40.0 BTU/hr
11.5 Watts typical

42.7 BTU/hr
12.5 Watts typical

13.5 BTU/hr
3.95 Watts standby

13.5 BTU/hr
3.95 Watts standby

25.0 BTU/hr
7.3 Watts standby

12.3 BTU/hr
3.6 Watts standby

Reliability

MTBF

10,000 POH under
typical usage

10,000 POH under
typical usage

8,000 POH under
typical usage

10,000 POH under
typical usage

Not required

Not required

Not required

Not required

MTTR

Component Life

30 minutes
5 years

30 minutes
5 years

30 minutes
5 years

30 minutes
5 years

Error Rates

Soft Read

Hard Read

Seek Errors

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

NOTE: Specifications subject to change without notice.

8-Inch Floppy Disk Drives 3

465 Single/ Double Density Half-Height

0.5/1.0 Mbytes
250/500 kbytes
3 1/6.2 kbytes

409 6/8/19 2 kbytes
204 8/409 6 kbytes
2 6/5 1 kbytes
256/512 bytes
10

125/250 kbits/sec

3 msec
94 msec
15 msec
—
100 msec
300 msec typical

300 rpm
2 961/5,922 bpi
5 922 fci
96 ipi

—
160
2

FM/MFM

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

+ 12 V DC ± 10%
0.75 A typical

+ 5 V DC ± 5%
0.7 A typical

1 63 in. (41.5 mm)
5 75 in. (146.1 mm)
8 00 in. (202 mm)
3 3 lbs (1.5 kg)

42.7 BTU/hr
12.5 Watts typical

12.3 BTU/hr
3.6 Watts standby

10,000 POH under
typical usage

Not required

30 minutes
5 years

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

475 Single/ Double Density Half-Height

800/1600 kbytes
400/800 kbytes

500/1000 kbytes
250/500 kbytes
3.3/6.7 kbytes
128/256 bytes
32

250/500 kbits/sec

3 msec
91 msec
15 msec
—
83 msec
500 msec

360 rpm
4,823/9,646 bpi
9,646 fci
96 ipi

—
160
2

FM/MFM

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

+ 12 V DC ± 10%
0.75 A typical

+ 5 V DC ± 5%
0.7 A typical

1 63 in. (41.5 mm)
5 75 in. (146.1 mm)
8 00 in. (202 mm)
3 3 lbs (1.5 kg)

42.7 BTU/hr
12.5 Watts typical

12.3 BTU/hr
3.6 Watts standby

10,000 POH under
typical usage

Not required

30 minutes
5 years

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

801 Single/ Double Density

400/800 kbytes
400/800 kbytes

(128 bytes/sector)
250/500 kbytes
250/500 kbytes
3.3/6.6 kbytes
128/256 bytes
32/16/8

250/500 kbits/sec

8 msec
210 msec
8 msec
35 msec
83 msec
2 sec

360 rpm
3,268/6,536 bpi
6,536 fci
48 ipi

—
77
1

FM/MFM

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

+ 24 V DC ± 5%
1.3 A typical

+ 5 V DC ± 5%
0.8 A typical

4.62 in. (117.3 mm)
8.55 in. (217.2 mm)
14.25 in. (362 mm)
13 lbs (5.9 kg)

261.6 BTU/hr
76.5 Watts typical (115 V AC)

301.2 BTU/hr
88.1 Watts typical (230 V AC)

8,000 POH under
typical usage

12 months

30 minutes
5 years

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

851 Single/ Double Density

800/1,600 kbytes
400/800 kbytes

(128 bytes/sector)
500/1,000 kbytes
250/500 kbytes
3.3/6.7 kbytes
128/256 bytes
32

250/500 kbits/sec

3 msec
91 msec
15 msec
50 msec
83 msec
2 sec

360 rpm
3,408/6,816 bpi
6,816 fci
48 ipi

—
154
2

FM/MFM

50° to 115°F (10° to 46.1°C)
20 to 80%
85°F non-condensing (29.4°C)

+ 24 V DC ± 10%
0.85 A typical

+ 5 V DC ± 5%
1.0 A typical

4.62 in. (117.3 mm)
8.55 in. (217.2 mm)
14.25 in. (362 mm)
13 lbs (5.9 kg)

224.6 BTU/hr
65.7 Watts typical (115 V AC)

283.5 BTU/hr
83.5 Watts typical (230 V AC)

8,000 POH under
typical usage

12 months

30 minutes
5 years

1 per 10⁹ bits read
1 per 10¹² bits read
1 per 10⁶ seeks

Media Guide

4

3.5-Inch Cartridge	135 TPI Single-Sided	135 TPI Double-Sided
Soft Sector Single/Double Density	Shugart 130 P/N 52123	Shugart 135 P/N TBA
Alignment Diskette	Shugart 138 P/N 52248	TBA
Cleaning Diskette	TBA	TBA

5.25-Inch Diskettes	48 TPI Single-Sided	48 TPI Double-Sided	96 TPI Single-Sided	96 TPI Double-Sided
Soft Sector Single Density	Shugart 104 P/N 54117	Shugart 154 P/N 54169	Shugart 114 P/N 54315	Shugart 164 P/N 54318
Hard Sector 16 Sectors Single Density	Shugart 105 P/N 54119	Shugart 155 P/N 54170	Shugart 115 P/N 54316	Shugart 165 P/N 54319
Hard Sector 10 Sectors Single Density	Shugart 107 P/N 54149	Shugart 157 P/N 54171	Shugart 117 P/N 54317	Shugart 167 P/N 54320
Soft Sector Double Density	Shugart 104 P/N 54117	Shugart 154 P/N 54169	Shugart 114 P/N 54315	Shugart 164 P/N 54318
Hard Sector 16 Sectors Double Density	Shugart 105 P/N 54119	Shugart 155 P/N 54170	Shugart 115 P/N 54316	Shugart 165 P/N 54319
Hard Sector 10 Sectors Double Density	Shugart 107 P/N 54149	Shugart 157 P/N 54171	Shugart 117 P/N 54317	Shugart 167 P/N 54320
Alignment Diskettes	Shugart 124 P/N 54211	Shugart 128 P/N 54573	Shugart 144 P/N 54315	Shugart 148 P/N 54382
Cleaning Diskettes	Shugart 112 P/N 54613	Shugart 112 P/N 54613	Shugart 112 P/N 54613	Shugart 112 P/N 54613

8-Inch Diskettes	48 TPI Single-Sided	48 TPI Double-Sided
Soft Sector Single Density	Shugart 100 P/N 50417	Shugart 150 P/N 50872
Hard Sector Single Density	Shugart 101 P/N 50418	Shugart 151 P/N 50873
Soft Sector Double Density	Shugart 102 P/N 50646	Shugart 150 P/N 50872
Hard Sector Double Density	Shugart 103 P/N 50708	Shugart 151 P/N 50873
Alignment Diskettes	Shugart 120 P/N 50782	Shugart 122 P/N 51189
Cleaning Diskettes	Shugart 111 P/N 54612	Shugart 111 P/N 54612

Controllers Guide

Interface Controller	Winchester Drives	Floppy Drives	SASI/SCSI Command Set compatible to...
	5.25"	3.5" 5.25"	
	ST506/ST412	Shugart 400	

5.25-Inch Rigid Disk Controllers


1610-1	●		Shugart 1400
1610-2*	●		ANSI X3T9-2 SCSI
1610-3	●		S1410 Subset
1610-4	●		ANSI X3T9-2 SCSI

5.25-Inch Rigid and Floppy Disk Controllers


1620-1	●	●	Shugart 1400
1620-2	●	●	ANSI X3T9-2 SCSI
1620-3	●	●	S1410 Subset

*With Disconnect/Reconnect

SCSI/SASI Configuration Example (Single Host/Multi-Controllers)



SCSI/SASI Configuration Example (Multi Host/Multi-Controllers)




Host Adapters

6

Host Interface Adapters		Host Bus Structures				
Model No.	PSI No.	S-100 IEEE 696	LSI-11 Q-Bus	IBM PC	Apple II	Intel Multibus
Shugart 1510	770194	●				
Shugart 1511	770195		●			
Shugart 1551	770449			●		
Shugart 1575	770198				●	
Shugart 1586	770199					●

Functional Diagram of System Components with the SCSI/SASI Interface





**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

ENSAMBLADOR

ROLANDO CARRERA

NOV. 1985

ESTE PROGRAMA ENCUENTRA EL MAYOR VALOR DE UN ARREGLO DE NUMEROS.*

A CONTINUACION SE EXPLICA EL SIGNIFICADO DE LAS VARIABLES

LNG = LONGITUD DEL ARREGLO

ARCL = DIRECCION INICIAL DEL ARREGLO

MAXI = DIRECCION DONDE QUEDARA EL VALOR MAXIMO

NO estoy usando la directiva o pseudoperacion EQU
con la que estoy definiendo el tamaño del arreglo a 10 bytes
ya que OAH = 10 decimal.

LNG: EQU OAH

ARCL: DEFS LNG

MAXI DEFS 1

YA QUE TENEMOS DEFINIDAS NUESTRAS VARIABLES Y CONSTANTES
COMENZAMOS A ESCRIBIR EL PROGRAMA BUSCA EL MAXIMO

primero HL tendrá la dirección inicial del arreglo

en B se tendrá el número de elementos a comparar
para controlar el loop con la instrucción DINZ.

el resultado parcial se almacenara en el registro A

GLOBAL MAXARG

MAXARG: LD HL,ARCL ; DIRECCION DEL ARREGLO
LD B,LNG ; TAMANO DEL ARREGLO
SUB A ; MAXIMO = 0
ESMAX: CP (HL) ; ES EL ELEMENTO ARCL(HL) > MAXI(A)
JR NC,STOMAX ; VE SI NO HUBO CARRY DE LA COMPARACION
LD A,(HL) ; ACTUALIZA EL MAXIMO MAXI = ARCL(HL)
STOMAX INC HL ; SIGUIENTE ELEMENTO DEL ARREGLO
DINZ ESMAX ; VE SI TODAVIA HAY DATOS

SI YA TERMINO LA BÚSQUEDA GUARDA EL MAXIMO EN MAXI

LD HL,MAXI
LD (HL),A ; GUARDA EL MAXIMO

RALT
END

Quindío, septiembre 25, 1983
SALIDA.S

(2)

¡ ROLANDO CARRERA SUB16 1.0

¡ VAMOS A DEFINIR UN MACRO QUE REALICE LA RESTA DE DOS
¡ NUMEROS DE 16 BITS QUE SE ENCUENTRAN EN LOS REGISTROS
¡ HL Y DE HL = HL - DE
¡ NOTESE QUE NO SE DESEA QUE INTERVENGA EL CARRY, POR
¡ LO QUE ES NECESARIO APAGARLO ANTES DE HACER LA RESTA.
¡

SUB16 MACRO
AND A ¡ APAGA EL CARRY
SRC HL,DE ¡ HAZ LA RESTA
ENDM

¡ PROGRAMA PRINCIPAL
GLOBAL SUBSTR

SUBSTR SUB16
END

domingo, septiembre 25, 1983
SALIDA.S

(3)

;
; ESTA SUBROUTINA OBTIENE LA LONGITUD DE UNA CADENA DE
; CARACTERES EN ASCII LA CUAL NO PUEDE SER MAYOR DE
; 255 CARACTERES

;
; EL ALGORITMO SE DETIENE CUANDO SE TERMINA EL TAMAÑO DEL BUFFER
; O CUANDO SE ENCUENTRA UN CR (OD Hexa)

;
; ENTRADA:

;
; HL = DIRECCION INICIAL DE LA CADENA
; B = NUMERO MAXIMO DE CARACTERES QUE PUEDE TENER LA CADENA (255)

;
; SALIDA:

;
; A = TAMAÑO DE LA CADENA

;
; NOTA: se destruye el contenido de los registros HL, A, B y C

;
EJEMPLO LD SP,6000H ; DIRECCION DEL STACK PARA ESTE PROGRAMA
LD HL,CADENA ; DIRECCION INICIAL DE LA CADENA
LD B,TAMAX ; DA EL TAMAÑO MAXIMO DEL BUFFER
PUSH PC ; SALVA LOS REGISTROS QUE DESTRUYE LA
PUSH AF ; RUTINA AL SER LLAMADA
PUSH HL
CALL LONG
CP 0
LD (TAMAÑO),A
POP HL
POP AF
POP PC
JR Z,FALTOCR
HALT

FALTOCR HALT ; AQUI PUEDE IR LA RUTINA QUE DESPLIEGA
; EL ERROR DE QUE LA CADENA NO TRAJA UN CR
; AL FINAL.

;
; DEFINICION DE LA SUBROUTINA

;
LONG LD C,R ; LONG MAXIMA QUE PUEDE TENER LA CADENA
LD A,CR ; CARACTER ASCII DE CARRIAGE RETURN
CHKR CP (HL) ; ES EL CARACTER (HL) = CR
JR Z,ESCR ; SI => TERMINO LA CADENA
INC HL ; NO => VA A PREGUNTAR POR EL SIGUIENTE CARACTER
DJNZ CHKR ; COMPARE TAMAX CARACTERES? SI TERMINA, NO REGRESA
LD A,0 ; ERROR => A=0
RET
ESCR LD A,C ; CALCULA EL TAMAÑO POR LA FORMULA
SUB B ; TAMAÑO = TAMAX - NUM DE CAR QUE FALTO RECORRER
RET

;
; DEFINICION DE CONSTANTES

;
CR EQU 0DH ; VALOR HEXADECIMAL DEL CARACTER ASCII
; DE RETORNO DE CARRO
TAMAX EQU 200 ; EL TAMAÑO MAXIMO PARA ESTE EJEMPLO ES 200

;
; DEFINICION DE VARIABLES

domingo, septiembre 25, 1967
SALIDA.S

ROLANDO CARRERA BUSCA 1.0
ESTA RUTINA BUSCA UNA CADENA EN UN TEXTO

(4)

ENTRADA

BC = LONGITUD MAXIMA DE CARACTERES QUE DEBE BUSCAR (0-64K)
DE = DIRECCION INICIAL DE LA CADENA PATRON A BUSCAR
A = LONGITUD DE LA CADENA PATRON (1-255)
HL = DIRECCION INICIAL DEL TEXTO DONDE SE VA A HACER LA BUSQUEDA

SALIDA

SI A = 0 => ENCONTRE LA CADENA
HL = DIRECCION INICIAL DEL TEXTO DONDE ESTA LA CADENA
SI A = FF => NO ENCONTRE LA CADENA

```
BUSCAD CP 0- ; SI LONG PATRON > 0 CONTINUA
JR 7,NOEST1
BUSCA EX AF,AF' REGISTROS PRIMOS
LD A,(DE) ; BUSCA EL PRIMER CARACTER
CPIR
JR 17,NOESTA ; SI NO LO ENCONTRE TERMINA
;
DEC HL
EX AF,AF' REGISTROS NORMALES
PUSH HL ; GUARDA LAS DIRECCIONES INICIALES
PUSH DE ; DE LAS CADENAS Y LA LNC MAX A BUSCAR
PUSH BC
PUSH AF
LD R,A ; CONTADOR CON LA LONGITUD A CHECAR
LD A,(DE) ; TRAE CARACTER DEL PATRON
CP (HL) ; VE SI ES IGUAL AL DEL TEXTO
JR 17,DIF ; SI SON DIF, CHECA SI YA SE TERMINO EL TEXTO
INC HL
INC DE
DJN7 COMP
POP AF
POP BC
POP DE
POP HL
LD A,0 ; TERMINA INDICANDO QUE SE ENCONTRO LA CADENA
RET
;
DIF POP AF
POP BC
POP DE
POP HL
INC HL
JR BUSCA
NOESTA EX AF,AF' REGISTROS NORMALES
NOEST1 LD A,OFFH ; MARCA QUE LA BUSQUEDA FALLO
RET
```


Quinto de Mayo 25- 1983
SALIDA.E

ROLANDO CARRERA

MAYUSCULA 1.0

(5)

! ESTE MACRO CONVIERTE LA LETRA QUE VIENE EN CUALQUIER REGISTRO
! A SU MAYUSCULA DEJANDOLO EN EL MISMO REGISTRO.
!
! TAMBIEN PREVE LA CONDICION DE QUE EL USUARIO TRATE DE PASAR
! LA LETRA QUE REGISTRO A EVITANDO ENSAMBLAR LAS INSTRUCCIONES
! DE CARGAR A A QUE RESULTAN SUPERFLUAS.

```
MAYUS  MACRO  REG
COND  .NOT.('REG'='A')
PUSH  AF          ! SALVA LOS REGISTROS A Y F
LD    1,REG       ! CARGA EL REGISTRO REG EN EL A
ENDC

CP    '7'47      ! VE SI EL CARACTER YA ES MAYUSCULA
JP    7,M111YK
AND   7FH        ! CONVIERTELO A MAYUSCULA
```

```
M111YK COND .NOT.('REG'='A')
LD    1,REG,A
POP   AF
ENDC
```

ENDM

```
! PROGRAMA PRINCIPAL
LD    1,'Z'
MAYUS A
!
LD    3,'E'
MAYUS B
!
LD    0,'u'
MAYUS C
```

domingo, septiembre 25, 1963
SALINAS

ROLANDO CARRERA

COMPARA 1.0

SE DEFINE UN MACRO PARA HACER LA COMPARACION DE
DOS BLOQUES DE MEMORIA

(6)

```
COMPARA MACRO  #BLO1,#BLO2,#BYTES
COND          .NOT.( '#BYTES'=' ' ) ; ESTAN LOS 3 PARAMETROS??
              ; ENTONCES ENSAMBLA.
              ; SALVA LOS REGISTROS EN EL STACK
PUSH HL
PUSH DE
PUSH RC
PUSH AF
LD HL,#BLO1   ;CARGA LOS REGISTROS CON LOS PARAMETROS
LD DE,#BLO2
LD C,#BYTES
CALL COMPR
POP AF
POP RC
POP DE
POP HL

COND PRIEXP ; ENSAMBLA SOLO SI ES LA PRIMERA VEZ QUE SE
           ; LLAMA A ESTE MACRO.
JR FC#YM
COMPR LD A,(DE) ; TRAE UN CARACTER
      CP (HL)   ; SON IGUALES
      RET NZ    ; TERMINA SI SON DIFERENTES
      INC HL
      INC DE
      DJNZ COMPR ; TERMINO DE COMPARAR??
      RET

PRIEXP DEFL 0
        ENDC ; ES LA PRIMERA EXPANCIION DE MACRO???
        ENDC ; '#BYTES'=' '
FC#YM ENDM
```

; TERMINO LA DEFINICION DEL MACRO Y EMPIEZA EL PROGRAMA DE EJEMPLO

```
GLOBAL EJEMPLO
PRIEXP DEFL 1 ; BANDERA PARA MANEJAR LA EXPANCIION CONDICIONAL
EJEMPLO COMPARA 5000H 4000H 0AH
        COMPARA 5000H 4000H 0AH
        HALT
        END
```



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

FUNCIONES QUE DEBE REALIZAR UN
SISTEMA OPERATIVO


ROLANDO CARRERA

NOV. 1985

FUNCIONES QUE DEBE REALIZAR UN SISTEMA OPERATIVO

- 1) Control de los trabajos
- 2) Tener un lenguaje de control de trabajos.
- 3) Mantener los errores
- 4) Mantener la Entrada/Salida
- 5) Cambio de las interrupciones
- 6) Cambio de las celdas de trabajos
- 7) Controlar los recursos
- 8) Mecanismos de Protección
- 9) Acceso Multiplexe
- 10) Interfaz compatible con el operador
- 11) Facilidades para llevar a cabo las tareas

2



3

EXPLICACION DE LOS
NIVELES QUE FORMAN
AL S. O.

NIVEL 1

Es la parte menos transportable
pues está escrita para cada hardware
o equipo específico

tiene 3 partes

- 1) Manejo de interrupciones de bajo nivel
- 2) El Dispatchador que encamina el CPU hacia los diferentes procesos
- 3) Manejo de comunicación entre procesos (en su forma primitiva)

Funciones del manejador de Interrupciones

5

— De entrada Salvar los registros del programa —

1) Determinar quien es el que
interrumpe

2) Atender la interrupcion

Todo esto manejado bajo

EL DESPACHADOR

El Despachador

¿Cuándo Actúa?:

- Después de una interrupción que cambia el STATUS de algún proceso.
- al hacer una llamada a una rutina que no está en memoria principal, por lo cual el proceso actual no puede continuar hasta traer ese código, cuando requiere hacer E/S.
- Después de un trap de error que causa la suspensión del proceso mientras se maneja el error.

FUNCIONES DEL DESPACHADOR

7

Si el proceso que se acaba de suspender es el mejor candidato para seguirse ejecutando regresa a él.

Si no

Salva sus registros

Y

Encuentra al mejor candidato,
Saca sus registros y sigue
ejecutándolo.

(CANDIDATO - PRIORIDAD)

MANEJO DE LA COMUNICACIÓN ENTRE PROCESOS

Los procesos dentro de una computadora

1.) Deben cooperar para mantener los objetivos de los trabajos de los usuarios.

2.) Están compitiendo para usar los recursos tales como:

- Procesador
- memoria
- Archivos
- periféricos

9

Debe de haber el mecanismo para manejar en la comunicación entre procesos

- Exclusión sobre el uso de los recursos
- Simulación cuando necesita que otro proceso haya terminado antes de continuar.
- Prevención de Deadlocks en el uso de los recursos.

NIVEL 3

MANEJO DE PERIFERICOS DE E/S

- Llevar registro del STATUS DE cada periférico
- INCLUIR LAS SOLICITUDES DE E/S
- INICIAR (DAR LUZ VERDE) EL PROCESO DE E/S.

NIVEL 4

MANEJO DE ARCHIVOS

- CREAR *
- BORRAR *
- ABRIR #
- LEER +
- ESCRIBIR +
- CERRAR #

NIVEL 5


MANEJO DE COMAS DE PROCESOS

Y

ASIGNACIÓN DE RECURSOS

(INICIAR : DETENER UN PROCESO)

- CREAR O DESTRUIR UN PROCESO
- ENVIAR O RECIBIR MENSAJES \div PROCESOS
- INTERMITER UN PROCESO
- TERMINAR UN PROCESO



BUS DE DATOS
BUS DE INSTRUCCIONES

COMPONENTES PRINCIPALES
DE UNA MICROCOMPUTADORA.

BUS INTERNO DE DATOS




DIAGRAMA DEL Z80





**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS


I B M

NOV. 1985






COMPUTADORA PERSONAL



PC XT 5160



características generales


MICROPROCESADOR
8088

HASTA 640 KB
GRAM


3 MODELOS

256 KB de
memoria

1 Diskette
360 KB



MODELO 068




MODELO 078

256 KB de
memoria

2 Diskettes
360 KB

MODELO 086



256 KB de
memoria

1 Diskette
360 KB


1 Disco 10 MB

Adaptador Asincrono

PC XT 5160

7

Opciones



- * Incrementos de Memoria
- * 8087
- * Disco Adicional


PC AT 5170

características
generales

MICROPROCESADOR
80286


HASTA 3 MB RAM

3 MODELOS



8

MODELO 068



1 DISKETTE
1.2 MB


256 KB (RAM)

1 DISKETTE 1.2 MB


1 DISCO 20 MB

512 KB (RAM)

ADAPTADOR SERIE
PARALELO



MODELO 099



1 DISKETE 1.2 MB
1 DISCO 30 MB
512 KB RAM
ADAPTADOR SERIE
PARALELO


MODELLO 239


12

Opções


- AUMENTO DE MEMÓRIA
- EXPANSÃO DEBUT
- GABINETE DE PISO
- 5ª UNIDADE DE DISCO/ DISQUETE

PC AT 5170





Monitor Monocromático




5151-001

Texto

MONITOR A COLOR


5153

Texto
Gráficas



IMPRESORA DE COLOR

5182-002



De 35 a 200 Caracteres/seg.
Hasta 8 colores de Impresión
Capacidad de Gráficas

COLOR JET PRINTER

- 7 Colores
- 100 cps
- Gráficas
- Tinta Impulsada

PROPRINTER

- 200 cps
- Gráficas
- Calidad NEO
- Impresión de Matriz

5161-002



* DISCO DURO DE 10 MB

- Requiere Adaptador de Disco

* 8 SLOTS DE EXPANSION

Opciones Generales

20


- ★ Puertos Serie/Paralelo
- ★ Interface GPIB (IEEE 488)
- ★ Convertidor Analógico Digital
- ★ Drives de Discos y Diskettes

SOFTWARE



1. SISTEMAS OPERATIVOS
2. LENGUAJES
3. PAQUETES COMERCIALES
4. PRODUCTIVIDAD
5. SISTEMAS DE OFICINA
6. COMUNICACIONES


SISTEMAS OPERATIVOS

DISK
OPERATING
SYSTEM



PC-IX
XENIX







DE CALCULO

MULTIPLAN

	A	B	C	D
1	Material	\$	1000	
2	M.Obra	\$	1000	
3	P.Fábrica	\$	100	
4			-----	
5	C. de Ven	\$	2100	

En Español

PROCESADORES DE TEXTO




En Español

CONECTIVIDAD

- 1 SISTEMAS MAYORES
- 2 S/36 Y S/38
- 3 PC NETWORK

COMUNICACIONES

- * Síncrona (BSC y SDLC) y
Asíncrona (Start/Stop)
- * RS232-C
- * Software de Emulación
 - = 3270 (BSC y SDLC)
 - = 3101 (START/STOP)



- * CONEXION A S/36 Y S/38
- * LOCAL Y REMOTA
- * SOFTWARE ADICIONAL

CONEXION LOCAL


- * TARJETA ADAPTADORA 5250
+ PROGRAMA DE CONTROL
- * EMULA 5291 O 5292-1 Y UNA
IMPRESORA 5256 O 5219
- * 2 SESIONES DE HOST Y 1 DE PC
- * ESTACIONES DE TRABAJO ADICIONALES
CON "CABLE THROUGH"
- * PC XT Y PC AT

CONEXION REMOTA


* VIA UNIDAD DE CONTROL
5251-12 O 5294

* VIA MODEMS

* VIA UNIDAD DE CONTROL
5251-12 O 5294



MISMO H/W Y S/W QUE PARA
CONEXION LOCAL



MISMAS FUNCIONES

* VIA MODEMS


* TARJETA SDLC Y PROGRAMA
DE CONTROL REMOTO

* EMULA 5294 CON 5291 O 5292-1
Y UNA IMPRESORA 5256 O 5219

* 2 SESIONES DE HOST Y 1 DE PC




FUNDONES SIMILARES A LAS
DE LA SERIE 05




38

- ✓ IMPRESION EN S/36
- ✓ PRODUCCION DE FORMADOS
- ✓ 8 CONJUNTOS
- ✓ 92 MB
- ✓ DISCOS VIRTUALES DE
- ✓ TRANSFERENCIA ARCHIVOS
- ✓ CENTROS/36 V.P.C.




39

EMULACION DE S/370




EMULACION DE 3270



BSC

ADAPTADOR BSC

9600 BPS



3270 BSC
 EMULATOR
 PROGRAM

EMULACION DE 3270

ADAPTADOR SDLC

3000 EPS

EMULACION PC

3270

EMULACION DE 3270



ADAPTADOR

3278/79

+


3278/79 CONTROL PROGRAM


UNIDAD DE CONTROL



(SOLO PC XT)

CABLE COAXIAL





PC Network

- * Bajo costo
- * Se comparte la información, las impresoras y los discos de los usuarios de la red
- * IBM PC XT, PC AT y PPC

PC Network

CARACTERISTICAS

2 Mbps

Hasta 72 Estaciones

1000 pies de radio

Protocolo CSMA/CD

PC Network

CARACTERISTICAS

Broadband (bajo costo)

Cable coaxial CATV (estándar)

Kits de Expansion Preensamblados
(no se requiere balancear la Red)


PC Network Hardware



IBM PC NETWORK ADAPTER
Q1 FOR ESN/ENQ




TRANSLATOR UNIT
Q1 FOR RED3



CABLEADO

PC Network Software



* DOS 3.1

* IBM PC Network Program



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**


MICROPROCESADORES Y MICROCOMPUTADORAS

ON Y X

NOV. 1985

Series C5000-XL

Descripción del Producto



Familia de Sistemas Multi-Usuario de 16/32 bits

Toda la línea funciona con el sistema operativo UNIX

La Computadora C5000-XL se basa en la nueva generación del procesador Motorola 68010/20 con una frecuencia de reloj de 10 Mhz y con una capacidad de memoria de hasta 8 Megabytes dentro de la misma caja. Cuenta con manejo de memoria dinámica lo que permite, por ejemplo, ejecutar un solo programa cuyo código objeto utiliza 4 Mbytes de memoria; si se exceden actúan los procesos de interacción con el disco ('swapping') en forma transparente para los usuarios.

La longitud de palabra del canal de datos del modelo basado en el M68010 es de 16 bits y canal de direcciones de 32. Con el procesador M68020, el primer microprocesador de MOTOROLA de 32 bits tanto en el canal de datos como en el de direcciones, bajo una frecuencia de reloj de hasta 12 Mh. se expandirán próximamente las capacidades del equipo C5000-XL ya que su arquitectura fue diseñada originalmente para ambos modelos.

Satisface los Requerimientos de su Empresa

Manejo del sistema operativo UNIX V de multiprogramación.

Lenguajes de programación "C", BASIC, BUSINESS BASIC, COBOL, FORTRAN IV y 77, PASCAL y FOREST.

Eficiente en ambientes que demandan muchos recursos de cómputo.

Toda la biblioteca de aplicaciones (sistema estadístico, paquete administrativo, control de gestión, etc.), utilerías (bases de datos, procesadores de palabras), 'supercalc', generadores de código, etc.), lenguajes de programación y ayudas de programación en general con que contamos para el sistema operativo UNIX está disponible para este equipo.

Este equipo es compatible, a través del uso del paquete TELEUNIX (apoyado por la biblioteca de comunicaciones de UNIX) y de otros medios propios, con cualquiera de las demás series de ONYX y con muchas otras computadoras comerciales a nivel de 'software' y de comunicaciones.

Por lo que respecta al sistema operativo del sistema C5000 XL, se trata de la última versión de Western Electric con todas las mejoras sobre UNIX V y con las expansiones y optimizaciones de Berkeley. Ejecutándose bajo esta nueva arquitectura de ONYX responde en forma sumamente eficiente en ambientes que demandan muchos recursos de cómputo.

Características del Sistema

La filosofía de la arquitectura de este equipo se basa en un canal de alta velocidad desde el cual se manejan los controladores de comunicaciones, áreas de memoria común, memoria 'cache' la interfase SCSI estándar para medios de almacenamiento magnéticos como discos tipo 'winchester', unidades de cinta de cartucho de 1/4", cintas de 9 canales (800/1600 bpi), Interfase a ETHERNET, etc. Esta tecnología ofrece una gran flexibilidad en el crecimiento y una gran compatibilidad a los nuevos dispositivos periféricos que aparecen continuamente en el mercado.

Adicionalmente, el sistema cuenta con facilidades de autodiagnóstico propias y un modo de operación independiente ('standalone') que cuenta con los co-

mandos básicos de manejo de disco y manejo general de UNIX en un PROM ('firmware') para el caso en que no pueda cargarse el sistema operativo desde disco y se requiera efectuar un mantenimiento o recuperar información después de una falla.

La cantidad de recursos de entrada/salida del equipo y la flexibilidad en su aplicación permite un amplio crecimiento a un costo muy bajo comparado con la tecnología tradicional de minicomputadoras y grandes arquitecturas. La capacidad del procesador es suficiente para atender a decenas de estaciones de trabajo de manera eficiente. Como opción se ofrecen frentes de comunicaciones para 8 puertos apoyados por un procesador de 16 bits y 'buffers' de hasta 512.

Kbytes para aplicaciones especiales. Se pueden conectar hasta tres frentes inteligentes que descargan considerablemente al procesador central de las labores de entrada/salida.

Asimismo se pueden configurar topologías de redes sumamente flexibles y poderosas al contar con múltiples facilidades de comunicaciones disponibles para su enlace con otros procesadores, recursos periféricos y redes locales tipo ETHERNET utilizando la última tecnología en comunicaciones tanto en 'hardware' como en 'software'.

Opciones del Sistema

Sistema Operativo UNIX V

El sistema operativo es el sistema UNIX V de Western Electric. Adaptado específicamente para esta familia de computadoras, ofrece un medio poderoso, inteligente y de multi-programación que normalmente se asocia sólo a los grandes sistemas de computación. El sistema operativo UNIX lleva a cabo el control de los programas y las funciones de manejo de archivos, que generalmente requieren programación cuando se realizan bajo otros sistemas operativos.

El sistema operativo UNIX usa las facilidades de protección del 'Hardware' para mantener la integridad del sistema y de los programas. Su capacidad dinámica de manejo de memoria y multiprogramación permiten al usuario tener actividades múltiples y concurrentes, haciendo de esta manera un uso óptimo de los recursos. UNIX proporciona facilidades para controlar los accesos al sistema y asegura un ambiente de multiusuario, en el que todos los usuarios quedan protegidos uno del otro.

Su capacidad de procesamiento en lotes o 'batch' ('Background') permite que múltiples procesos estén ejecutándose al mismo tiempo desde una sola terminal. Su sistema de manejo de colas de impresión ('SPOOLING') asegura el uso ordenado de los dispositivos de salida en el entorno de la multiprogramación.

La capacidad de manejo de datos incluye una completa protección de los archivos, entradas y salidas independientes de los dispositivos, y organización jerárquica de archivos y directorios.

Lenguajes de Programación

Los lenguajes de programación del sistema operativo UNIX tienen una gran variedad de aplicaciones comerciales, científicas y computacionales en general. El lenguaje nativo "C", que está incluido en el Sistema Operativo UNIX, es un lenguaje estructurado de propósito general, bien equipado para realizar aplicaciones numéricas, de procesamiento de textos y de bases de datos. Aunque "C" usa las posibilidades de varias computadoras, es independiente de la arquitectura de cualquier máquina en particular. Es por eso que con él es fácil escribir programas portables.

El COBOL es una versión interactiva certificada del estándar internacional ANSI 1974. Ofrece posibilidad

La capacidad de crecimiento abarca desde 1024 kb hasta 8 Mbytes de memoria principal, desde 53 Mb hasta 1 Gigabyte en disco magnético (dependiendo de la capacidad de las unidades utilizadas, 53, 85, o mayores y pueden contenerse dos unidades dentro de la misma caja expandibles externamente), almacenamiento en cinta de 9 canales y/o cartucho magnético de 17 Mb. y desde 6 hasta 24 terminales.

des muy completas de entrada-salida, incluyendo organización de archivos de forma secuencial, aleatoria y secuencial-indexada. La interactividad simplifica la programación cuando se elaboran aplicaciones que requieren de especificaciones particulares en las pantallas de despliegue, para ayudar al operador en la captura de datos.

BASIC es un lenguaje orientado a la empresa, con capacidad para cálculos con decimales y manejo elaborado de datos alfanuméricos. Es especialmente propio para el "formateo" de la pantalla y para aplicaciones de captura de datos. Su poderosa capacidad de impresión facilita la generación y el uso de formas preimpresas.

FORTRAN es el estándar ANSI X3.9-178, con extensiones para simplificar los esfuerzos de conversión de los programas hechos en el lenguaje FORTRAN 66.

El compilador genera código reentrante para tener una eficiencia máxima en el manejo de la memoria. El código generado por el compilador es totalmente compatible con "C" y hay extensiones que ayudan para hacer la interfase de los procedimientos de "C" con las rutinas de FORTRAN. Maneja enteros de palabra y de media palabra. Todos los cálculos son realizados con precisión de 63 bits. Se cuenta adicionalmente con una poderosa versión FORTRAN 77 y con FOREST (FORTRAN ESTRUCTURADO, en español).

PASCAL es un lenguaje de alto nivel, apto para realizar programación estructurada, con lo que se simplifica la identificación y corrección de errores lógicos y de diseño, obteniendo una mayor eficiencia en los tiempos de desarrollo. El PASCAL ofrecido por ONYX bajo el sistema operativo UNIX es la versión "UCSD" (Universidad de San Diego), que proporciona más capacidad interactiva que otras versiones anteriores.

Terminales

Los sistemas funcionan con un amplio rango de terminales, incluyendo la ONYX DT/80. La DT/80 ofrece 24 líneas con 80 caracteres por línea.

La terminal ONYX ha sido diseñada para facilidad de uso y confort del operador. El teclado separable tiene 67 teclas organizadas como en una máquina de escribir en español. Un área numérica auxiliar ofre-

de la programación de funciones, que pueden ser usadas para realizar operaciones complejas y repetitivas con una sencilla digitación. El teclado se conecta al sistema mediante un cable en espiral de un metro, permitiendo al usuario colocarlo en la posición más conveniente. El despliegue tiene una pantalla verde

de fósforo antirreflejante de 12 pulgadas, la cual reduce a un mínimo el esfuerzo ocular. El avance continuo, gráficas lineales, control de intensidad, video inverso, y parpadeo son posibilidades estándar incluidas.

Apoyo al Sistema

Existe una amplia gama de productos y servicios disponibles a todos los usuarios. La documentación de los productos es completa y concisa y los manuales introductorios ayudan al nuevo usuario a familiarizarse con el sistema. Se cuenta con instalaciones completas y experimentados instructores para capacitar a los nuevos clientes en el uso de los productos Onyx. Los seminarios incluyen sesiones teóricas y prácticas, para que los usuarios adquieran experiencia con el sistema antes de emplearlo por ellos mismos.

Los servicios de instalación incluyen la demostración del sistema así como la explicación de su operación y las necesidades de mantenimiento.

La calidad de los productos Onyx está asegurado por una serie de pruebas rigurosas efectuadas antes de enviarlos al cliente. Todos los equipos Onyx ('Hardware') tienen una garantía de 90 días. Si, por alguna razón se presenta algún problema, se dispone de una extensa organización de apoyo para dar mantenimiento preventivo y servicio de reparaciones en las instalaciones del cliente.

Especificaciones

Procesador	68010, 8/10 MHz	Cinta Magnética	Cinta de 1/4 de pulgada tipo cartucho. Densidad de grabación de 6400 bpi, velocidad de avance de 90 pps, capacidad de 17 Mbytes (sin formato).
Memoria	1 Mbyte expandible a 8 Mbytes. Verificación de paridad.	Dimensiones	15.75 cms. x 63 cms. x 69.6 cms.
Puertos	6 a 14 RS-232 C. puerto paralelo de 8 bits (tipo centronics).	Peso	38.64 kgs.
Discos Tecnología Winchester C5000	Disco rígido de 5 1/4", con 53/85 Mb (sin formato), 30 msec tiempo promedio de acceso.	Medio Ambiente de operación	Temperatura: 10 - 40° C. Humedad: 20%-80%, sin condensación. Electricidad: 110 v, 60 Hz, 200 W.

Importante

Todo el material contenido en este folleto es un resumen solamente. Está sujeto a cambios y se proporciona como una guía general. Los detalles y las especificaciones concernientes al uso y

operación de los equipos y programas se encuentran en los manuales técnicos respectivos, que se pueden obtener con los representantes locales de ventas.

MICROLOGICA DE LA LAGUNA, S.A. DE C.V.

Delegación 80 Nte
Tehuacan, Coahuila c.p. 27000
(171) 218-06

MICROLOGICA DEL GOLFO

Km. 334 1/2 Córdoba-Fortín
Fortín de las Flores, Veracruz
(271) 263-99

MICROLOGICA DEL PACIFICO SUR

Barra de Pailson 40
Casa Martini-9 Col. Costa Azul
Cerro de las Águilas, Guerrero
(745) 452-54

MICROLOGICA DEL SURESTE, S.A. DE C.V.

Calle 21 151 A. Dept. A
Col. Campeste
Mérida, Yucatán
(992) 785-88

MICROLOGICA DE OCCIDENTE, S.A. DE C.V.

Av. del Sur 2366
Guadalajara, Jalisco
(36) 15-62-54

MICROLOGICA DEL CENTRO, S.A. DE C.V.

Alvaro Obregón y 5 de Mayo 60 piso.
León, Guanajuato
(471) 463-56



**MICROLOGICA
APLICADA SA**

Hidalgo No. 61 Col. San Jerónimo

10200 México, D.F. TELEX: 1764268 MILAME

595-28-12

595-85-94



**DIVISION DE EDUCACION CONTINUA
FACULTAD DE INGENIERIA U.N.A.M.**

MICROPROCESADORES Y MICROCOMPUTADORAS

SIGMA - COMODORE

NOVIEMBRE, 1985.

COMPUTADOR

C-64

SIGMA - COMMODORE

CARACTERISTICAS

2

EL COMPUTADOR C-64 FUE DISEÑADO PENSANDO EN SATISFACER LAS NECESIDADES DE LA FAMILIA EN CUANTO A COMPUTACION SE REFIERE. SIN EMBARGO, SU POTENCIA ES TAL QUE SATISFACE CASI TODAS LAS NECESIDADES DEL PEQUEÑO COMERCIO Y ALGUNAS DE LA GRAN INDUSTRIA.

LAS CARACTERISTICAS MAS IMPORTANTES DE ESTE COMPUTADOR SON:

MICROPROCESADOR	6510A RELoj 1.02MHz. % COMPATIBLE CON EL 6502.
ROM.	20K DE ROM QUE INCLUYEN SISTEMA OPERATIVO E INTERPRETA- DOR DE BASIC.
MEMORIA.	64K RAM. 150-200 ns.
DESPLGADO.	25 LINEAS DE TEXTO CON 40 CARACTERES CADA UNA.
COLORES.	16 FONDOS
CARACTERES.	LETRAS MAYUSCULAS Y MINUSCULAS, SIMBOLOS, NU- MEROS, CARACTERES INVERTIDOS Y TODOS LOS CARACTERES PET.
MODOS DE DESPLIEGUE.	TEXTO Y GRAFICOS DE ALTA RESOLUCION.
RESOLUCION.	320x200 PIXELS

SPRITES

8 INDEPENDIENTES C/U DE 24x21 PIXELS Y HASTA 4 COLORES. EXPANDIBLES HORIZONTAL Y VERTICALMENTE. DETECCION DE CHOQUES ENTRE SPRITES Y DATO PARA CHOQUE DE SPRITE

SONIDO

EL C-1. 6581, INCLUYE UN GENERADOR DE 3 TONOS CON 9 OCTAVAS C/U. Y CON CAPACIDAD DE SONIDO EXTERNO.

TECLADO.

TIPO MAQUINA DE ESCRIBIR CON 66 TELLAS. 2 PARA EL CURSOR, 6 DE FUNCIONES PROGRAMABLES HASTA UN TOTAL DE 8. INCLUYE UN CORTON TO DE CARACTERES MAYUSCULAS Y MINUSCULAS MAS UN CONJUNTO DE CARACTERES GRAFICOS.

ENTRADAS / SALIDAS

- PUERTO DE USUARIO
- PUERTO SERIE
- PUERTO PARA CARTUCHO.
- 2 PUERTOS PARA PALANCA DE CONTROL.
- PUERTO DE VIDEO
- PUERTO PARA MANEJADOR DE CASSETTE.

LENGUAJE

BASIC 2.0 CON 70 COMANDOS Y CON CAPACIDAD DE EDICION EN PANTALLA.


PERIFERICOS

- DISK DRIVE (C-1541)
- CASSETTERA (C-1580)
- MONITOR A COLOR (1702)


DIAGRAMA A BLOQUES

4

0







CIRCUITO DE RESET




FUENTE DE ALIMENTACION.

J	CNT1
5	SPI
9	ATN
6	CNT2
7	SP2
8	PC2
M	PAC
C	PB0
D	PB1
E	PB2
F	PB3
H	PB4
J	PB5
K	PB6
L	PB7
B	FLAG2
2	RESET
3	9VAC ~
10	9VAC ~
11	9VAC ~
1	
12	
A	
N	




I/O AND ROM ADDRESS DECODING AND EXPANSION PORT



CARTRIDGE / EXPANSION (44-PIN FEMALE)

RAM CONTROL LOGIC.



DIRECTORIO DE ALUMNOS DEL CURSO "MICROPROCESADORES Y MICROCOMPUTADORAS"
IMPARTIDO EN ESTA DIVISION DEL 25 DE NOVIEMBRE AL 7 DE DICIEMBRE 1985.

- 1.- ALAMILLA BRAULIO
I.C.A.
- 2.- ALVARADO REYES SAMUEL PORFIRIO
MINISTERIO DE SALUD PUBLICA HONDURAS
INGENIERO DE SANEAMIENTO AMBIENTAL
BARRIO EL CENTRO TEGUCIGALPA. D.C.
22-19-27
CASA No. 20 GM
COL. JARDINES LOARDUR TEGA. D.C.
HONDURAS
33-37-55
- 3.- ALVAREZ LANGARICA ALFONSO
S. C. T. DIREC. GRAL. DESARROLLO URBANO
- 4.- ANDINO SANCHEZ MAURICIO EDUARDO
MINISTERIO DE SALUD PUBLICA
INGENIERO SANEAMIENTO AMBIENTAL
EL CENTRO TEGUCIGALPA HONDURAS
22-19-27
AV. CONCEPCION 11 Y 12 CALLE B;
CASA No. 1031 COMAYAGUERA, D.C.
HONDURAS, C.A.
- 5.- ARMENDARIZ JORGE
COMISION ESTATAL DE AGUA Y SANEAMIENTO
JEFE MANTO. DE SISTEMAS
FELIX GUZMAN No. 10 ESQ. JOSELILLO
COL. DEL PARQUE
358-66-31 ext. 127
NORTE 84 A 4743
COL. NVA. TENOCHTITLAN
DELEGACION GUSTAVO A. AMDERO
07890 MEXICO, D. F.
760-73-68
- 6.- BARRON PEDRO
S. C. T. DIREC. GRAL. DESARRO URBANO
- 7.- BOLAÑOS GOMEZ HERIBERTO JAVIER
COMISION ESTATAL DE AGUA Y SANEAMIENTO
COORDINADOR TECNICO DE SISTEMAS
FELIX GUZMAN No. 10
PARQUE NAUCALPAN DE JUAREZ
358-66-61
CTO. ESCULTORES No. 88 CD. SATELITE
NAUCALPAN DE JUAREZ, EDO. MEXICO
568-49-70
- 8.- CABALLERO C. IVO GERARDO
S. C. T. DIREC. GRAL. DESARROLLO TEC.
- 9.- CANSECO ARAGON ESTEBAN
CONSTRUCTORA METRO
AUXILIAR TECNICO
VIADUCTO RIO BECERRA No. 27
COL. NAPOLES
03810 MEXICO, D.F.
382-06-69
CUITLAHUAC No. 95-5
COL. GUADALUPE VICTORIA
DELEGACION GUSTAVO A. MADERO
587-44-30

- 10.- CANSECO A. HECTOR
I. C. A.
- 11.- CRUZ BERNAL JOSE GUADALUPE
COMISION ESTATAL DE AGUA Y SANEAMIENTO
JEFE DE DEPARTAMENTO
FELIX GUZMAN No. 10
EL PARQUE, NAUCALPAN DE JUAREZ
395-29-86
- 12.- CHAVEZ HERNANDEZ ARTURO
SEGUROS MONTERREY, S.A.
INGENIERO EN TELEPROCESO
PRESIDENTE MASARIK No. 8
POLANCO
DELEGACION MIGUEL HIDALGO
250-27-82
- 13.- DIAZ ARRONIZ ROBERTO
S. C. T.
- 14.- DIAZ MEJIA PROFITIO
MINISTERIO DE SALUD PUBLICA HONDURAS
INGENIERO SANEAMIENTO AMBIENTAL
BARRIO EL CENTRO
TUGIC_GALPA D. C. HONDURAS
22-29-27
- 15.- FRAGOSO VILLARRUEL MARIA CONCEPCION
S. A. R. H.
- 16.- GALLEGOS IBARRA EDUARDO OCTAVIO
COVITUR
COORDINADOR DE INSTALACIONES
AV. UNIVERSIDAD No. 800
COL. STA. CRUZ ATOYAC
DELEGACION BENITO JUAREZ
03310 MEXICO, D. F.
688-89-55
- 17.- GALVEZ GARCIA JOSE DE JESUS
DIREC. GRAL. ING. DE SISTEMAS
ANALISTA PROGRAMADOR
AV. MICHOACAN S/N
COL. TEPALCATES
DELEGACION IXTAPALAPA
691-71-71
18. GARCIA NUÑEZ MANUEL
S. S. T.
- 19.- GARCIA TEJERO MARIA DEL CARMEN
GRUPO ICA DIV. CONSTRUC. INDUSTRIAL
PROGRAMADOR
VIADUCTO No. 72
COL. TACUBAYA
DELEGACION MIGUEL HIDALGO
11870 MEXICO, D.F.
515-56-37
- CARRET. NAUCALPAN TOLUCA No. 1011:
COL. SAN RAFAEL CHAMILPA
53660 NAUCALPAN DE JUAREZ
- CALLE 2502 No. 52
COL. SAN JUAN DE ARAGON
DELEGACION GUSTAVO A. MADERO
04920 MEXICO, D. F.
794-29-56
- TUGICIGALPA, HONDURAS
- VIZCAINAS No. 75-8
LOMAS VERDES V SECCION
53220 NAUCALPAN DE JUAREZ
- AV. 508 No. 6
SAN JUAN DE ARAGON
DELEGACION GUSTAVO A. MADERO
07420 MEXICO, D/F/
551-27-59
- 753-92-80

20.- GARCIA FLORES ESTEBAN
ICA CONSTRUCCION INDUSTRIAL

21.- GONZALEZ MONDRAGON JORGE
S.C. T. DIREC. GRAL. DESARROLLO TECNOLOGICO

22.- HERNANDEZ DOMINGUEZ J. LUIS
S. C. T.
ANALISTA SISTEMAS ESP. DE COMPUTO
EJE CENTRAL LAZARO CARDENAS 567-2er. PISO
COL. NARVARTE
DELEGACION BENITO JUAREZ
03020 MEXICO, D. F.
519-26-26

2-5-11 FRAC/ FCO. VILLA
DELEGACION ATZCAPOTZALCO
02420 MEXICO, D. F.
394-70-78

23.- HERNANDEZ RAMIREZ CARLOS
S. C. T.
INGENIERO ESPECIALIZADO
EJE CENTRAL LAZARO CARDENAS No. 567
COL. NARVARTE
DELEGACION BENITO JUAREZ
03028 MEXICO, D. F.
530-20-99

SUR 119 A MAZN 41 LOTE 46
COL. J. ROSAS
DELEGACION IZTACALCO
08700 MEXICO, D. F.

24.- LOPEZ CERON ANTULIO
CIDET S. C. T.
TECNICO ESPECIALIZADO EN TELECOMUNICACIONES
AV. DE LAS TELECOMUNICACIONES S/N
COL/ GUADALUPE DEL MORAL
DELEGACION IZTAPALAPA
692-08-97

CALLE DEL RINCON MZA. 30GTO. 404
DELEGACION TLALPAN
14100 MEXICO, D.F.
652-25-93

25.- LOPEZ MENDIZABAL VICTOR
S. A. R. H.

26.- MAGAÑA CARRILLO JUAN F.
S. C. T.
ANALISTA DE SISTEMAS VIAS TERRESTRES
ALTADENA No. 23
COL/ NAPOLES
687-62-99 ext. 207, 208 y 227

AV. UNIVERSIDAD No. 2820 A-2
DELEGACION COYOACAN
04310 MEXICO, D. F.

27.- MARTINEZ GARZA FERNANDEZ RICARDO ALFONSO
CENTRO DE CALCULO FAC INGENIERIA
SUBCOORDINADOR ACADEMICO
CD. UNIVERSITARIA
550-57-34

TAJIN No. 566
COL. LETRAN VALLE
DELEGACION BENITO JUAREZ
03650 MEXICO, D. F.
575-30-03

28.- MORALES TELLEZ ENRIQUE
S/ c. T.

- 29.- MUÑOZ VELDIVERESO JESUS ROGELIO
ELECTRODIVERSIONES, S. A.
JEFE DE TALLER DE ELECTRONICA
AV. CUITLAHUAC No. 422
COL. AGUILERA
DELEGACION AZCAPOTZALCO
CALLE NORTE 88 No. 622-5
COL. GERTRUDIS SANCHEZ
DELEGACION GUSTAVO A. MADERO
- 30.- OSNAYA FLORES HUMBERTO
GRUPO ICA DIV. CONSTRUCC. PESADA
ANALISTA DE SISTEMAS
VIADUCTO No. 82
COL. TACUBAYA
DELEGACION MIGUEL HIDALGO
11870 MEXICO, D. F.
777-35-99
VICENTE GUERRERO No. 43
COL. CHIMALCOYOTL
DELEGACION TLALPAN
24630 MEXICO, D.F.
573-96-76
- 31.- RANGEL VARGAS RICARDO
S. C. T.
- 32.- RAZO MORENO JUAN MANUEL
S. C. T.
- 33.- RODRIGUEZ RIOS VICTOR MANUEL
COMISION DE VIALIDAD Y TRANSP. URBANO
COORDINADOR DE MANDO CONTRALIZADO
AV. UNIVERSIDAD No. 800
CALZ. MEXICO TULYEHUALCO No. 2858
ZAPOTITLAN, TLAHUAC
13300
- 34.- SANCHEZ CALVILLO ENNIO J.
S. C. T.
- 35.- SANCHEZ MENDOZA RAFAEL
COMISION DE VIALIDAD Y TRASNP. URBANO
SUPERVISOR INSTALACIONES ELECTROMECC.
AV. UNIVERSIDAD No. 800-3er. PISO
COL. STA. CRUZ ATOYAC
DELEGACION BENITO JUAREZ
03310 MEXICO, D. F.
688-89055
AV. 26 DE SEPTIEMBRE No. 224
26090 XOCHIMILCO, D. F.
676-48-01
- 36.- TORRES LORA JOSE JAIME
563-26-57
AV. 582 No. 30
SAN JUAN DE ARAGON
DELEGACION GUSTAVO A. MADERO
796-22-96
- 37.- URIZA AGUILAR HERIBERTO GUADALUPE
S. C. T.
SUPERVISOR AREA SOPORTE TECNICO
CENTRO DE COMPUTO INFOMET
EJE LAZARO CARDENAS 567-2er. PISO
COL. NARVARTE
DELEGACION BENITO JUAREZ
02060 MEXICO, D. F.
UNIDAD 2 DEPTO. 222
COL. JARDIN BALBUENA
DELEGACION VENUSTIANO CARRANZA
15200 MEXICO, D. F.
762-62-84

38.- YAZQUEZ, YAZQUEZ IGNACIO
ICA CONSTRUCCION PESADA

39.- VELAZQUEZ QUEZADA JORGE
DIREC. GRAL. TELECOMUNICACIONES
ING. ESP. TELECOMUNICACIONES
EJE CENTRAL LAZARO CARDENAS No. 567
COL. NARVARTE
DELEGACION BENITO JUAREZ
03028 MEXICO, D. F.
530-20-99

GLORIETA DE BUCARELI No. 39
COL. EVOLUCION
57700 NETZAHUALCOYOTL EDO. MEXICO
529-62-77

40.- VILLANUEVA MENDIETA ALEJANDRO
D. G. T.
OPERADOR DE SISTEMAS ESP. COMPUTO
LAZARO CARDENAS No. 567
COL. NARVARTE
DELEGACION BENITO JUAREZ
00320 MEXICO, D. F.
519-26-26

SUR 82 No. 426 INT. 4
DELEGACION VENUSTIANO CARRANZA
15820 MEXICO, D. F.
768-52-65